实验十三 帧同步信号提取实验
帧同步实验报告
帧同步实验报告
实验目的：
本次实验旨在掌握帧同步原理、实现帧同步并进行数据解码。
实验原理：
帧同步是在数据传输中保证数据包在接收端的正确性和完整性的一项重要技术。
帧同步技术的实现需要采用同步信号来保证接收端与发送端的时间同步，从而使接收端能够将数据包正确地区分开来。
实验步骤：
1.配置实验环境：使用Verilog HDL进行代码编写，ModelSim 进行仿真。
2.编写帧同步模块：根据实验原理编写帧同步模块，实现同步信号的产生、时钟与数据同步。
3.编写数据解码模块：根据实验要求编写数据解码模块，将接收到的数据进行解码并显示在屏幕上。
4.进行仿真实验：使用ModelSim进行仿真实验并进行数据观察与分析。
实验结果：
经过本次实验，我们成功实现了帧同步技术，并且实现了接收到数据的解码与显示。
通过观察数据我们可以发现，在同步信号的作用下，数据包能够正确地区分开来，并且数据的完整性得到了保障。
从而验证了帧同步技术的重要性和实用性。
实验总结：
帧同步技术在现代通信和网络传输中有着广泛的应用。
通过本次实验我们深刻地掌握了帧同步技术的原理和实现方法，并且通过仿真实验验证了帧同步技术的可行性和实用性。
这对我们今后的学习和工作都将有着重要的启示作用。
帧同步提取实验报告
帧同步提取实验报告一、实验背景哎呀，在这个信息爆炸的时代呢，各种信号的处理可是超级重要的。
帧同步提取呢，就像是在一堆乱码里找到那把正确的钥匙，打开有序信息的大门。
咱在学习通信相关知识的时候，这帧同步提取就是一个必须要攻克的小堡垒，它对于保证数据准确传输啥的可有着大作用呢。
二、实验目的咱做这个实验呀，就是想搞清楚帧同步提取到底是咋回事儿呗。
想知道怎么从复杂的信号流里把帧同步信号准确地找出来，还有就是想了解这个过程里用到的那些个原理和方法。
就像探索一个神秘的宝藏，想把里面的宝贝都挖出来看看。
三、实验设备和材料咱用到的设备可不少呢。
有信号发生器，这家伙就像是一个信号的源头，不断地给咱提供信号。
还有示波器，这就像是一双敏锐的眼睛，可以让咱看到信号的波形啥的。
然后就是各种连接线啦，就像桥梁一样把各个设备连接起来。
四、实验步骤1. 首先得把设备连接好呀。
把信号发生器和示波器用那些连接线连起来，这可不能马虎，就像搭积木一样，每一块都得放对位置。
要是连错了，后面的实验就全乱套了。
2. 然后调整信号发生器的参数。
设置合适的频率、幅度啥的，就像给它下命令一样，让它产生咱们需要的信号。
这个过程得小心翼翼的，就像走钢丝一样，参数稍微不对，那出来的信号就不是咱想要的了。
3. 接着呢，在示波器上观察信号的波形。
这时候就像是在看一幅神秘的画，要从那些弯弯曲曲的线条里找到帧同步信号的特征。
有时候可能看半天都看不出来，得有点耐心呢。
4. 再根据观察到的波形，运用咱们学过的算法和原理来提取帧同步信号。
这就像是解谜一样，要把那些隐藏在波形里的信息找出来。
5. 最后呢，对提取出来的帧同步信号进行验证。
看看是不是真的准确提取到了，要是不准确，就得回头检查是哪一步出了问题。
五、实验结果经过一番折腾，咱还真的成功提取出了帧同步信号呢。
在示波器上看到那个清晰的帧同步信号波形的时候，心里可高兴了，就像打游戏通关了一样。
不过呢，这个结果也不是十全十美的，在提取过程中还是存在一些小误差的。
实验十一 帧同步信号提取实验
实验十一帧同步信号提取实验一、实验目的1、掌握用集中插入法提取帧同步信号的原理与实现方法。
2、了解帧同步系统的性能分析。
二、实验内容1、提取复用模块时分复用数据的帧同步信号。
2、提取信号源模块NRZ码的帧同步信号。
三、实验仪器1、信号源模块一块2、基带同步提取模块一块3、频带同步提取模块一块4、复用模块一块5、20M双踪示波器一台四、实验原理基带同步提取模块和频带同步提取模块均采用集中插入法提取帧同步信号。
接收端收到NRZ码数据后，已知同步码组，从接收NRZ码中检测到这个特定的同步码组后，产生一个窄脉冲输出。
基带同步提取模块提取时分复用数据的帧同步信号，时分复用数据32位一帧，每帧的24位信息码元之前，集中插入8位的同步码组“01110010”（巴克码1110010前面补一位0），提取出的帧同步信号为窄帧，对应同步码组的第一位“0”。
频带同步提取模块提取NRZ码的帧同步信号，NRZ码要求24位一帧，每帧的16位信息码元之前，集中插入8位的同步码组“11100100”（巴克码1110010后面补一位0），提取出的帧同步信号为窄帧，对应同步码组后的第一位数据。
五、实验步骤1、将模块小心地固定在主机箱中，确保电源接触良好。
2、插上电源线，打开主机箱右侧的交流开关，再分别按下四个模块中的电源开关，对应的发光二极管灯亮，四个模块均开始工作。
（注意，此处只是验证通电是否成功，在实验中均是先连线，后打开电源做实验，不要带电连线）3、实验连线如下：信号源模块复用模块2048K——————————2048K64K——————————位同步（时分复用输入）8K ——————————帧同步（时分复用输入）复用模块基带同步提取模块数据（时分复用输出）————NRZ输入（帧同步提取）位同步（时分复用输出）————BS输入（帧同步提取）4、时分复用数据帧同步提取（1）复用模块“第三路复用数据码型拨码设置”拨码开关任意设置。
实验十位同步信号提取实验
实验十位同步信号提取实验一、实验目的1、掌握用数字锁相环提取位同步信号的原理与实现方法。
2、了解位同步系统的性能分析。
二、实验内容1、观察数字锁相环提取位同步信号的过程。
2、提取信号源模块NRZ码的位同步信号。
三、实验仪器1、信号源模块一块2、基带同步提取模块一块3、频带同步提取模块一块4、20M双踪示波器一台四、实验原理实验中基于闭环同步法的原理，设计数字锁相环，提取位同步信号，如下图26-1所示。
图26-1 数字锁相环提取位同步信号原理框图数字锁相环是由高稳定度振荡器（晶振或钟振）、分频器、相位比较器和控制器组成。
其中，控制器包括上图中的扣除门、添加门和或门。
设要提取的位同步信号的频率为f，则要求振荡器的振荡频率为M f赫兹，其中M为分频器的分频系数。
窄脉冲形成器的作用是将振荡波形变成两个脉冲，分别送给添加门和扣除门。
要求这两个脉冲相位刚好相差180°。
添加门为常闭门，在没有滞后脉冲控制时，这里的滞后脉冲和超前脉冲由相位比较器比较后产生，此门始终关闭，输出低电平；扣除门为常开门，在没有超前脉冲控制时，来自振荡器的窄脉冲信号顺利通过扣除门。
振荡器窄脉冲经或门送入M次分频器中分频，输出频率为f赫兹的脉冲信号。
该信号再经过脉冲形成电路，输出规则的位同步信号。
相位比相器反映接收码元与M次分频器的输出信号，即本地时钟信号，之间的相位关系。
如本地时钟信号超前于接收码元的相位，则比相器输出一个超前脉冲，加到扣除门，扣除一个振荡脉冲，这样分频器的输出脉冲的相位就滞后了1/M周期。
如本地时钟信号滞后于接收码元的相位，则比相器输出一个滞后脉冲，加到添加门，控制添加门打开，加入一个振荡脉冲到或门。
由于加到添加门的与加到扣除门的两个振荡脉冲信号的相位相差180°，即这两个信号在时间上是错开的，因此当从添加门加入一个窄脉冲到或门时，相当于在扣除门输出的振荡信号中间插入了一个窄脉冲，也就使分频器输入端添加了一个脉冲，这样分频器输出相位就提前了1/M周期。
实验十三--帧同步信号提取实验
实验十三 帧同步信号提取实验一、实验目的1、掌握巴克码识别原理。
2、掌握同步保护原理。
3、掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1、观察帧同步码无错误时帧同步器的维持态。
2、观察帧同步器的假同步现象、漏识别现象和同步保护现象。
三、实验仪器1、信号源模块2、同步信号提取模块3、20M 双踪示波器 一台4、频率计（选用） 一台5、连接线 若干四、实验原理由于数字通信系统传输的是一个接一个按节拍传送的数字信号单元，即码元，因而在接收端必须按与发送端相同的节拍进行接收，否则，会因收发节拍不一致而导致接收性能变差。
此外，为了表述消息的内容，基带信号都是按消息内容进行编组的，因此，编组的规律在收发之间也必须一致。
在数字通信中，称节拍一致为“位同步”，称编组一致为“帧同步”。
在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，它可以是一组特定的码组，也可以是特定宽度的脉冲，可以集中插入，也可以分散插入。
集中式插入法也称为连贯式插入法，即在每帧数据开头集中插入特定码型的帧同步码组，这种帧同步法只适用于同步通信系统，需要位同步信号才能实现。
适合做帧同步码的特殊码组很多，对帧同步码组的要求是它们的自相关函数尽可能尖锐，便于从随机数字信息序列中识别出这些帧同步码组，从而准确定位一帧数据的起始时刻。
由于这些特殊码组123{,,,...,}n x x x x 是一个非周期序列或有限序列，在求它的自相关函数时，除了在时延j ＝0的情况下，序列中的全部元素都参加相关运算外，在j ≠0的情况下，序列中只有部分元素参加相关运算，其表示式为∑-=+=jn i j i i x x j R 1)( （13－1）通常把这种非周期序列的自相关函数称为局部自相关函数。
对同步码组的另一个要求是识别器应该尽量简单。
目前，一种常用的帧同步码组是巴克码。
巴克码是一种非周期序列。
一个n 位的巴克码组为{x 1，x 2，x 3，…，x n }，其中x i 取值为＋1或－1，它的局部自相关函数为⎪⎩⎪⎨⎧≥<<±===∑-=+nj n j j n x x j R j n i j i i 00100)(1或 （13－2） 目前已找到的所有巴克码组如表13-1所列。
帧同步电路实验报告
帧同步电路实验报告一、实验目的本次实验旨在理解帧同步的原理以及如何设计和实现一个简单的帧同步电路。
二、实验原理帧同步是指在数据传输过程中，接收方能够准确识别出每一个帧的起始点和终止点，确保数据的传输正确和完整。
帧同步电路一般由以下几个部分组成：1. 帧起始检测：通过检测数据信号的起始标志位，判断帧的开始位置。
2. 帧结束检测：通过判断数据信号的终止标志位，确定帧的结束位置。
3. 数据缓存：用于存储接收到的数据，以便后续的处理。
4. 同步信号生成：根据接收到的帧同步信号，生成同步信号，确保数据的同步传输。
三、实验器材1. FPGA开发板2. 电脑3. JTAG下载线四、实验步骤1. 首先，根据实验原理，设计帧同步电路的框图。
确定所需的功能模块和信号连接方式。
2. 在FPGA开发板上搭建电路，连接各个功能模块和信号线。
3. 使用Verilog HDL或者VHDL语言编写帧同步电路的代码，并进行仿真验证。
4. 将代码下载到FPGA开发板上，并进行实际测试。
五、实验结果与分析经过实验，我们成功实现了一个简单的帧同步电路。
通过测试，我们发现帧同步电路能够准确识别每一个帧的起始和终止位置，并将数据正确地传输到后续的处理模块。
同时，我们还注意到帧同步电路的设计需要考虑以下几个方面：1. 起始和终止标志位的选择：在设计帧同步电路时，需要选择适合具体应用场景的起始和终止标志位，以确保准确识别。
2. 帧同步信号的生成：帧同步电路需要根据接收到的帧同步信号生成同步信号，确保数据的同步传输。
生成同步信号需要考虑时序问题，以确保正确性和稳定性。
3. 数据缓存：帧同步电路需要使用缓存存储接收到的数据。
缓存的设计需要考虑数据的容量和访问速度，以满足实际需求。
六、实验总结通过本次实验，我们深入了解了帧同步电路的原理和设计方法。
帧同步电路在数据传输中起着重要的作用，能够确保数据的正确和完整。
在实际应用中，帧同步电路的设计需要根据具体需求进行调整和优化，以提高数据传输的效率和可靠性。
实验十五 帧同步信号提取实验
实验十五 帧同步信号提取实验一、实验目的1． 掌握巴克码识别原理。
2． 掌握同步保护原理。
3． 掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1． 观察帧同步码无错误时帧同步器的维持态。
2． 观察帧同步器的假同步现象、漏识别现象和同步保护现象。
三、实验器材1． 信号源模块2． 同步信号提取模块3． 20M 双踪示波器一台 4． 频率计（选用） 一台四、实验原理由于数字通信系统传输的是一个接一个按节拍传送的数字信号单元，即码元，因而在接收端必须按与发送端相同的节拍进行接收，否则，会因收发节拍不一致而导致接收性能变差。
此外，为了表述消息的内容，基带信号都是按消息内容进行编组的，因此，编组的规律在收发之间也必须一致。
在数字通信中，称节拍一致为“位同步”，称编组一致为“帧同步”。
在时分复用通信体统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，它可以是一组特定的码组，也可以是特定宽度的脉冲，可以集中插入，也可以分散插入。
集中式插入法也称为连贯式插入法，即在每帧数据开头集中插入特定码型的帧同步码组，这种帧同步法只适用于同步通信系统，需要位同步信号才能实现。
适合做帧同步码的特殊码组很多，对帧同步码组的要求是它们的自相关函数尽可能尖锐，便于从随机数字信息序列中识别出这些帧同步码组，从而准确定位一帧数据的起始时刻。
由于这些特殊码组123{,,,,}n x x x x 是一个非周期序列或有限序列，在求它的自相关函数时，除了在时延j ＝0的情况下，序列中的全部元素都参加相关运算外；在j ≠0的情况下，序列中只有部分元素参加相关运算，其表示式为∑-=+=jn i j i i x x j R 1)( （15－1）通常把这种非周期序列的自相关函数称为局部自相关函数。
对同步码组的另一个要求是识别器应该尽量简单。
目前，一种常用的帧同步码组是巴克码。
巴克码是一种非周期序列。
一个n 位的巴克码组为{x 1，x 2，x 3，…，x n }，其中x i 取值为＋1或－1，它的局部自相关函数为⎪⎩⎪⎨⎧≥<<±===∑-=+nj n j j n x x j R j n i j i i 00100)(1或 （15－2） 目前已找到的所有巴克码组如表15-1所列。
滤波法及数字锁相环法位同步提取实验和帧同步提取实验教学文案
滤波法及数字锁相环法位同步提取实验和帧同步提取实验滤波法及数字锁相环法位同步提取实验和帧同步提取实验一、实验目的1、掌握滤波法提取位同步信号的原理及其对信息码的要求；2、掌握用数字锁相环提取位同步信号的原理及其对信息代码的要求；3、掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念；4、掌握巴克码识别原理；5、掌握同步保护原理；6、掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1、熟悉实验箱2、滤波法位同步带通滤波器幅频特性测量；3、滤波法位同步恢复观测；4、数字锁相环位同步观测；5、帧同步提取实验。
三、实验条件/器材滤波法及数字锁相环法位同步提取实验：1、主控&信号源、8号（基带传输编译码）、13号（载波同步及位同步）模块2、双踪示波器（模拟/数字）3、连接线若干帧同步提取实验：1、主控&信号源、7号模块2、双踪示波器（模拟/数字）3、连接线若干四、实验原理滤波法及数字锁相环法位同步提取实验原理见通信原理综合实验指导书P129-P134;帧同步提取实验原理见通信原理综合实验指导书P141。
五、实验过程及结果分析（一）熟悉实验箱（二）滤波法位同步带通滤波器幅频特性测量1、连线及相关设置（1）关电，连线。
（2）开电，设置主控，选择【信号源】→【输出波形】。
设置输出波形为正弦波，调节相应旋钮，使其输出频率为200Khz，峰峰值3V。
（3）此时系统初始状态为：输入信号为频率200KHz、幅度为3V的正弦波。
2、实验操作及波形观测分别观测13号模块的“滤波法位同步输入”和“BPF-Out”，改变信号源的频率，测量“BPF-Out”的幅度填入下表，并绘制幅频特性曲线。
（三）滤波法位同步恢复观测1、连线及相关设置（1）关电，连线。
（2）开电，设置主控菜单，选择【主菜单】→【通信原理】→【滤波法及数字锁相环位同步法提取】。
将13号模块S2拨上。
将S4拨为1000.（3）此时系统初始状态为：输入PN为256K。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验十三 帧同步信号提取实验一、实验目的1、掌握巴克码识别原理。
2、掌握同步保护原理。
3、掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1、观察帧同步码无错误时帧同步器的维持态。
2、观察帧同步器的假同步现象、漏识别现象和同步保护现象。
三、实验仪器1、信号源模块2、同步信号提取模块3、20M 双踪示波器 一台4、频率计（选用） 一台5、连接线 若干四、实验原理由于数字通信系统传输的是一个接一个按节拍传送的数字信号单元，即码元，因而在接收端必须按与发送端相同的节拍进行接收，否则，会因收发节拍不一致而导致接收性能变差。
此外，为了表述消息的内容，基带信号都是按消息内容进行编组的，因此，编组的规律在收发之间也必须一致。
在数字通信中，称节拍一致为“位同步”，称编组一致为“帧同步”。
在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，它可以是一组特定的码组，也可以是特定宽度的脉冲，可以集中插入，也可以分散插入。
集中式插入法也称为连贯式插入法，即在每帧数据开头集中插入特定码型的帧同步码组，这种帧同步法只适用于同步通信系统，需要位同步信号才能实现。
适合做帧同步码的特殊码组很多，对帧同步码组的要求是它们的自相关函数尽可能尖锐，便于从随机数字信息序列中识别出这些帧同步码组，从而准确定位一帧数据的起始时刻。
由于这些特殊码组123{,,,...,}n x x x x 是一个非周期序列或有限序列，在求它的自相关函数时，除了在时延j ＝0的情况下，序列中的全部元素都参加相关运算外，在j ≠0的情况下，序列中只有部分元素参加相关运算，其表示式为∑-=+=jn i j i i x x j R 1)( （13－1）通常把这种非周期序列的自相关函数称为局部自相关函数。
对同步码组的另一个要求是识别器应该尽量简单。
目前，一种常用的帧同步码组是巴克码。
巴克码是一种非周期序列。
一个n 位的巴克码组为{x 1，x 2，x 3，…，x n }，其中x i 取值为＋1或－1，它的局部自相关函数为⎪⎩⎪⎨⎧≥<<±===∑-=+nj n j j n x x j R j n i ji i 00100)(1或 （13－2） 目前已找到的所有巴克码组如表13-1所列。
表13-1 巴克码组以七位巴克码组{＋＋＋――＋－}为例，求出它的自相关函数如下：当j ＝0时 71111111=++++++==∑=71i 2i x j R )( 当j ＝1时 0111111=--+-+==+=∑x x 1i 71i i j R )(按式（13－1）可求出j ＝2、3、4、5、6、7时的R （j ）值分别为－1、0、－1、0、－1、0；另外，再求出j 为负值时的自相关函数值，两者一起画在图13-1中。
由图可见，其自相关函数在j ＝0时出现尖锐的单峰。
图13-1 七位巴克码的自相关函数图13-2 七位巴克码识别器巴克码识别器是比较容易实现的，这里也以七位巴克码为例，用7级移位寄存器、相加器和判决器就可以组成一识别器，如图13-2所示。
当输入数据的“1”存入移位寄存器时，“1”端的输出电平为＋1，而“0”端的输出电平为－1；反之，存入数据“0”时，“0”端的输出电平为＋1，“1”端的输出电平为－1。
各移位寄存器输出端的接法和巴克码的规律一致，这样识别器实际上就是对输入的巴克码进行相关运算。
当七位巴克码在图13-3（a ）中的t 1时刻正好已全部进入了7级移位寄存器时，7级移位寄存器输出端都输出＋1，相加后得最大输出＋7；若判别器的判决门限电平定为＋6，那么就在七位巴克码的最后一位“0”进入识别器时，识别器输出一帧同步脉冲表示一帧的开头，如图13-3（b）所示。
图13-3 识别器的输出波形帧同步系统要求建立时间很短，并且在帧同步建立后应有较强的抗干扰能力。
通常用漏同步概率P 1、假同步概率P 2来衡量这些性能。
这里，主要是分析集中插入法的性能。
1、漏同步概率P 1由于干扰的影响会引起同步码组中的一些码元发生错误，从而使识别器漏识别已发出的同步码组。
出现这种情况的概率就称为漏同步概率P 1。
例如图13-2识别器的判决门限电平为＋6，若由于干扰，七位巴克码有一位错误，这时相加输出为＋5，小于判决门限，识别器漏识别了帧同步码组；若在这种情况下，将判决门限电平降为＋4，识别器就不会漏识别，这时判决器容许七位同步码组中有一个错误码元。
现在就来计算漏同步概率：设p 为码元错误概率，n 为同步码组的码元数，m 为判决器容许码组中的错误码元最大数，则同步码组码元n 中所有不超过m 个错误码元的码组都能被识别器识别，因而，未漏概率为∑=--m r r n r r n p p C0)1(故得漏同步概率为∑=---=m r r n rr n p p C P 01)1(1 （13－3）2、假同步概率P 2在消息码元中，也可能出现与所要识别的同步码组相同的码组，这时会被识别器误认为是同步码组而实现假同步，出现这种情况的可能性就称为假同步概率P 2。
因此，计算假同步概率P 2就是计算信息码元中能被判为同步码组的组合数与所有可能的码组数之比。
设二进制信息码元出现“0”和“1”的概率相等，都为1/2，则由该二进制码元组成n 位码组的所有可能码组数为2n 个，而其中能被判为同步码组的组合数显然也与m 有关。
若m ＝0，只有一个（C n 0）码组能被识别；若m ＝1，即与原同步码组差一位的码组都能被识别，共有C n 1个码组。
依此类推，就可求出信息码元中可被判为同步码组的组合数∑=m r r n C 0，因而可得假同步概率为 ∑=-=m r r n n CP 022 （13－4）比较式（13－3）和式（13－4）可见，m 增大，即判决门限电平降低时，P 1减小，但P 2增大，所以这两项指标是有矛盾的，判决门限的选取要兼顾两者。
在分析判决门限电平对P 1和P 2的影响时，讲到两者是有矛盾的。
我们希望在同步建立时要可靠，也就是假同步概率P 2要小；而在同步建立以后，就要具有一定的抗干扰性能，也就是漏同步概率P 1要小。
为了满足以上要求以及改善同步系统性能，帧同步电路应加有保护措施。
最常用的保护措施是将帧同步的工作划分为两种状态——捕捉态和维持态。
终端接收机由非同步工作状态转入同步工作的过程，称为“捕捉态”，终端机进入同步工作后则称为“维持态”。
可把捕捉过程分成两步进行，先在信码中找到与该时刻本地帧同步码型相同的信码码位。
当找到和帧同步码型一致的信码码位后，再进行第二步，即逐帧比较下去，也就是在该时隙上按本地同步码的周期进行比较。
在比较过程中，一旦发现在收端本地同步码的相位与信码码型不同时，则重新移一个码元相位，重新从第一步开始找帧同步码位，以上两步交替进行，即可建立真正的同步。
分散式插入法也称为“间隔式插入法”，它并不是将帧同步码组集中插入数据码流中，而是常以1比特帧同步码按一定的分布规律分散地插在数据流中。
在本实验中，帧同步码是采用集中插入法集中插入到NRZ 码的2～8位的。
帧同步码识别电路所能识别的帧同步码的码型设置为1110010，并且当输入的NRZ 码的码速率为15.625KHz 、10KHz 、8KHz 、4KHz 时，才能正常提取帧同步码。
这一点请特别注意。
在信号源模块产生的NRZ 码中，帧同步码是集中插入到每帧信号的2～8位的，因此只要帧同步码识别电路在码流中能识别到与设置的帧同步码相同的码组，就会输出一个一致脉冲。
在本实验中是采用滑动窗口来检测帧同步码的，如图13-4所示。
(a)(b)图13-4 帧同步码滑动窗口识别示意图图13-4中虚线框就是由单片机U10控制的一个7位的滑动窗口，这个窗口是固定不动的，但输入的NRZ 码在位同步提取电路提取出来的位同步信号的控制下，逐位向前移动（如图13-4（a ）所示），该时刻移入滑动窗口的7位码与帧同步码不同，所以帧同步码识别电路没有输出，而当该序列再右移一位（如图13-4（b ）所示）之后，移入滑动窗口的7位码与帧同步码完全相同，此时帧同步码识别电路才会有一致脉冲输出。
不难看出，若信息数据中含有与帧同步码完全相同的码元序列，则系统将进入错误的同步维持状态，由于在这里是连续传输以24位为周期的周期信号，所以此状态将维持下去。
但在实际的信息传输中不会连续传输这种周期信号，因此连续几帧都输出假识别信号的概率极小，所以这种错误的同步维持状态存在的时间是短暂的。
在本实验中，帧同步识别器第一次识别到的与帧同步码相同的码元序列被认为一定就是正确的帧同步码而不会是与帧同步码完全相同的数据（因为当各模块上电复位后NRZ 码是从第一位开始输入帧同步识别电路的，而帧同步集中插入在NRZ 码的第二位至第八位，所以帧同步识别电路第一次识别到的与帧同步码相同的码元序列一定就是正确的帧同步码）。
此后只要识别器输出一致脉冲信号，就将该信号延迟24位以后再与第一次识别到的帧同步信号比较，若相位相同，则输出正确的帧同步信号，若相位不同，则判断为假识别信号，给予滤除。
图13-5 帧同步电路原理图五、实验步骤1、将信号源模块、同步信号提取模块小心地固定在主机箱中，确保电源接触良好。
2、插上电源线，打开主机箱右侧的交流开关，再分别按下两个模块中的开关POWER1、POWER2，对应的发光二极管LED01、LED02发光，按一下信号源模块的复位键，两个模块均开始工作。
（注意，此处只是验证通电是否成功，在实验中均是先连线，后打开电源做实验，不要带电连线）3、将信号源模块输出的NRZ码设置为01110010 10101010 10101010，将信号源位同步信号的频率设置为15.625KHz，将同步信号提取模块的拨码开关SW01的第一位拨上，即将数字锁相环的本振频率设置为15.625KHz。
4、将信号源模块产生的NRZ码送入同步信号提取模块的信号输入点“NRZ1-IN”，用示波器双踪同时观察信号输出点“帧同步输出”的波形与送入的NRZ码的波形。
5、将信号源输出的NRZ码设置为01110010 10101010 01110010，用示波器双踪同时观察信号输出点“帧同步输出”与“假识别输出”的波形，比较两个波形的差异。
六、输入、输出点参考说明1、输入点参考说明NRZ1-IN：N RZ码输入点。
2、输出点参考说明帧同步输出：提取的帧同步信号输出点。
假识别输出：当数据信号中含有与帧同步码相同的码组时，假帧同步信号输出点。
3、拨码开关SW01的1、2、3、4位分别对应数字锁相环的15.625KHz、10KHz、8KHz、4KHz四种本振频率。
七、实验报告要求1、分析实验电路的工作原理，叙述其工作过程。