帧同步信号恢复实验报告
帧同步实验报告
帧同步实验报告
实验目的：
本次实验旨在掌握帧同步原理、实现帧同步并进行数据解码。
实验原理：
帧同步是在数据传输中保证数据包在接收端的正确性和完整性的一项重要技术。
帧同步技术的实现需要采用同步信号来保证接收端与发送端的时间同步，从而使接收端能够将数据包正确地区分开来。
实验步骤：
1.配置实验环境：使用Verilog HDL进行代码编写，ModelSim 进行仿真。
2.编写帧同步模块：根据实验原理编写帧同步模块，实现同步信号的产生、时钟与数据同步。
3.编写数据解码模块：根据实验要求编写数据解码模块，将接收到的数据进行解码并显示在屏幕上。
4.进行仿真实验：使用ModelSim进行仿真实验并进行数据观察与分析。
实验结果：
经过本次实验，我们成功实现了帧同步技术，并且实现了接收到数据的解码与显示。
通过观察数据我们可以发现，在同步信号的作用下，数据包能够正确地区分开来，并且数据的完整性得到了保障。
从而验证了帧同步技术的重要性和实用性。
实验总结：
帧同步技术在现代通信和网络传输中有着广泛的应用。
通过本次实验我们深刻地掌握了帧同步技术的原理和实现方法，并且通过仿真实验验证了帧同步技术的可行性和实用性。
这对我们今后的学习和工作都将有着重要的启示作用。
帧同步提取实验报告
帧同步提取实验报告一、实验背景哎呀，在这个信息爆炸的时代呢，各种信号的处理可是超级重要的。
帧同步提取呢，就像是在一堆乱码里找到那把正确的钥匙，打开有序信息的大门。
咱在学习通信相关知识的时候，这帧同步提取就是一个必须要攻克的小堡垒，它对于保证数据准确传输啥的可有着大作用呢。
二、实验目的咱做这个实验呀，就是想搞清楚帧同步提取到底是咋回事儿呗。
想知道怎么从复杂的信号流里把帧同步信号准确地找出来，还有就是想了解这个过程里用到的那些个原理和方法。
就像探索一个神秘的宝藏，想把里面的宝贝都挖出来看看。
三、实验设备和材料咱用到的设备可不少呢。
有信号发生器，这家伙就像是一个信号的源头，不断地给咱提供信号。
还有示波器，这就像是一双敏锐的眼睛，可以让咱看到信号的波形啥的。
然后就是各种连接线啦，就像桥梁一样把各个设备连接起来。
四、实验步骤1. 首先得把设备连接好呀。
把信号发生器和示波器用那些连接线连起来，这可不能马虎，就像搭积木一样，每一块都得放对位置。
要是连错了，后面的实验就全乱套了。
2. 然后调整信号发生器的参数。
设置合适的频率、幅度啥的，就像给它下命令一样，让它产生咱们需要的信号。
这个过程得小心翼翼的，就像走钢丝一样，参数稍微不对，那出来的信号就不是咱想要的了。
3. 接着呢，在示波器上观察信号的波形。
这时候就像是在看一幅神秘的画，要从那些弯弯曲曲的线条里找到帧同步信号的特征。
有时候可能看半天都看不出来，得有点耐心呢。
4. 再根据观察到的波形，运用咱们学过的算法和原理来提取帧同步信号。
这就像是解谜一样，要把那些隐藏在波形里的信息找出来。
5. 最后呢，对提取出来的帧同步信号进行验证。
看看是不是真的准确提取到了，要是不准确，就得回头检查是哪一步出了问题。
五、实验结果经过一番折腾，咱还真的成功提取出了帧同步信号呢。
在示波器上看到那个清晰的帧同步信号波形的时候，心里可高兴了，就像打游戏通关了一样。
不过呢，这个结果也不是十全十美的，在提取过程中还是存在一些小误差的。
帧同步电路实验报告
帧同步电路实验报告一、实验目的本次实验旨在理解帧同步的原理以及如何设计和实现一个简单的帧同步电路。
二、实验原理帧同步是指在数据传输过程中，接收方能够准确识别出每一个帧的起始点和终止点，确保数据的传输正确和完整。
帧同步电路一般由以下几个部分组成：1. 帧起始检测：通过检测数据信号的起始标志位，判断帧的开始位置。
2. 帧结束检测：通过判断数据信号的终止标志位，确定帧的结束位置。
3. 数据缓存：用于存储接收到的数据，以便后续的处理。
4. 同步信号生成：根据接收到的帧同步信号，生成同步信号，确保数据的同步传输。
三、实验器材1. FPGA开发板2. 电脑3. JTAG下载线四、实验步骤1. 首先，根据实验原理，设计帧同步电路的框图。
确定所需的功能模块和信号连接方式。
2. 在FPGA开发板上搭建电路，连接各个功能模块和信号线。
3. 使用Verilog HDL或者VHDL语言编写帧同步电路的代码，并进行仿真验证。
4. 将代码下载到FPGA开发板上，并进行实际测试。
五、实验结果与分析经过实验，我们成功实现了一个简单的帧同步电路。
通过测试，我们发现帧同步电路能够准确识别每一个帧的起始和终止位置，并将数据正确地传输到后续的处理模块。
同时，我们还注意到帧同步电路的设计需要考虑以下几个方面：1. 起始和终止标志位的选择：在设计帧同步电路时，需要选择适合具体应用场景的起始和终止标志位，以确保准确识别。
2. 帧同步信号的生成：帧同步电路需要根据接收到的帧同步信号生成同步信号，确保数据的同步传输。
生成同步信号需要考虑时序问题，以确保正确性和稳定性。
3. 数据缓存：帧同步电路需要使用缓存存储接收到的数据。
缓存的设计需要考虑数据的容量和访问速度，以满足实际需求。
六、实验总结通过本次实验，我们深入了解了帧同步电路的原理和设计方法。
帧同步电路在数据传输中起着重要的作用，能够确保数据的正确和完整。
在实际应用中，帧同步电路的设计需要根据具体需求进行调整和优化，以提高数据传输的效率和可靠性。
帧成形及其传输实验完整实验报告
成形及其传输实验1．实验原理原理框图如上所示。
2．实验器材JH5001通信原理实验器材，双踪示波器三．实验内容1．发送传输帧结构观察（1）复接模块同步指示测试点接通道1，解复接模块复接针信号测试点接通道2。
波形如下：根据波形图可得知，同步是从真同步信号的下降沿开始的。
（2）通道1接复接信号的真内话音数据测试点，通道2接ADPCM模块的测试点波形如下：AmpcmPcm由图根据测量，可得ADPCM/PCM数据与Frame Data信号之间的时延为16T（3）通道1接复接信号的帧内话音数据测试点，通道2接发端帧同步测试点。
波形如下：在帧结构中，帧同步时隙固定，开关时隙，特殊吗时隙固定，只有话路时隙图形中不固定，会出现波形晃动。
（4）通道1接发送m序列输出端，通道2接接受m序列输出端。
波形如下：（15位m序列）（7位m序列）通信系统可以产生4种不同的序列，没改变一次发生和接收端都会随之改变，从图中可以看到波形一致，但是有有一个时钟的延迟。
另注：在途中不能读出15位m序列，因为帧结构中只给出8位，只能读出15位中的8位。
二.接复接信号指示观测（1）通道1接帧复接模块同步指示测试点，通道2接解复接模块帧同步指示测试点。
波形如下：（2）变化一致。
（3）通道1接发段m序列信号测试点，通道2接解复接输出m序列输出端。
波形如下：由实验观测帧内m序列数据随之一致变化。
经复接/解复接系统传输的时延是0.5个时钟。
3.误同步观察在通信系统中，误码率选择有4种情况，可以观测到当误码率为0时，LED灯固定几个亮（另几个闪烁），同步。
当误码率不为0时，LED循环亮，不同步。
信号的恢复实验报告
信号的恢复实验报告信号的恢复实验报告引言信号的恢复是一项重要的实验课题，它涉及到信号传输、噪声抑制和信息恢复等方面。
本实验旨在通过模拟实验的方式，研究信号的恢复过程，并探究不同参数对信号恢复效果的影响。
实验设计与方法本实验采用了模拟电路设计与实验的方法。
首先，我们使用函数发生器产生一个正弦信号作为原始信号，并通过一个噪声发生器添加高斯白噪声。
接下来，我们将带有噪声的信号传入一个滤波器，以抑制噪声。
最后，我们通过一个放大器对信号进行放大，使其恢复到原始信号的水平。
实验步骤1. 连接电路：将函数发生器的输出与噪声发生器相连，然后将其输出与滤波器相连，最后将滤波器的输出与放大器相连。
2. 设置参数：调整函数发生器的频率和幅度，以产生适当的原始信号。
同时，调整噪声发生器的参数，以产生合适的高斯白噪声。
3. 测量信号：使用示波器测量信号在不同阶段的波形，并记录数据。
4. 分析结果：根据实验数据，分析信号的恢复效果，并探究不同参数对信号恢复的影响。
实验结果与讨论通过实验，我们观察到信号在传输过程中受到了噪声的干扰，波形发生了畸变。
然而，在经过滤波器和放大器的处理后，信号成功地恢复到了原始的正弦波形。
我们进一步分析了不同参数对信号恢复效果的影响。
首先，我们改变了滤波器的截止频率。
结果显示，当截止频率较低时，滤波器能够有效地抑制噪声，但也会对原始信号造成一定的衰减。
相反，当截止频率较高时，滤波器对噪声的抑制效果较差，但对原始信号的衰减较小。
因此，在实际应用中，需要根据具体情况选择合适的截止频率。
此外，我们还改变了放大器的增益。
实验结果显示，适当的放大器增益可以将信号恢复到原始水平，但过高的增益会引入更多的噪声，从而导致信号质量下降。
因此，在实际应用中，需要根据信号的特点和噪声水平选择合适的放大器增益。
结论通过本实验，我们深入研究了信号的恢复过程，并探究了不同参数对信号恢复效果的影响。
实验结果表明，滤波器和放大器在信号恢复中起到了关键作用。
实验十三 帧同步信号提取实验
实验十三 帧同步信号提取实验一、实验目的1、掌握巴克码识别原理。
2、掌握同步保护原理。
3、掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1、观察帧同步码无错误时帧同步器的维持态。
2、观察帧同步器的假同步现象、漏识别现象和同步保护现象。
三、实验仪器1、信号源模块2、同步信号提取模块3、20M 双踪示波器 一台4、频率计（选用） 一台5、连接线 若干四、实验原理由于数字通信系统传输的是一个接一个按节拍传送的数字信号单元，即码元，因而在接收端必须按与发送端相同的节拍进行接收，否则，会因收发节拍不一致而导致接收性能变差。
此外，为了表述消息的内容，基带信号都是按消息内容进行编组的，因此，编组的规律在收发之间也必须一致。
在数字通信中，称节拍一致为“位同步”，称编组一致为“帧同步”。
在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，它可以是一组特定的码组，也可以是特定宽度的脉冲，可以集中插入，也可以分散插入。
集中式插入法也称为连贯式插入法，即在每帧数据开头集中插入特定码型的帧同步码组，这种帧同步法只适用于同步通信系统，需要位同步信号才能实现。
适合做帧同步码的特殊码组很多，对帧同步码组的要求是它们的自相关函数尽可能尖锐，便于从随机数字信息序列中识别出这些帧同步码组，从而准确定位一帧数据的起始时刻。
由于这些特殊码组123{,,,...,}n x x x x 是一个非周期序列或有限序列，在求它的自相关函数时，除了在时延j ＝0的情况下，序列中的全部元素都参加相关运算外，在j ≠0的情况下，序列中只有部分元素参加相关运算，其表示式为∑-=+=jn i j i i x x j R 1)( （13－1）通常把这种非周期序列的自相关函数称为局部自相关函数。
对同步码组的另一个要求是识别器应该尽量简单。
目前，一种常用的帧同步码组是巴克码。
巴克码是一种非周期序列。
一个n 位的巴克码组为{x 1，x 2，x 3，…，x n }，其中x i 取值为＋1或－1，它的局部自相关函数为⎪⎩⎪⎨⎧≥<<±===∑-=+nj n j j n x x j R j n i ji i 00100)(1或 （13－2） 目前已找到的所有巴克码组如表13-1所列。
时分复用与帧同步实验
实验 19 时分复用与帧同步实验一、实验目的1．掌握时分复用解复用基本原理；2．掌握巴克码识别原理；3．掌握同步保护原理；4．掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验原理1. 时分复用解复用数字复接数字复接的方法主要有按位复接、按字复接和按帧复接三种；按照复接时各路信号时钟的情况，复接方式可分为同步复接、异步复接与准同步复接三种。
本实验中选择了按帧复接的方法和方式。
下面介绍一下“按帧复接”方法和“准同步复接”方式的概念。
按帧复接是每次复接一个支路的一帧数据，复接以后的码顺序为：第 1 路的 F0、第 2 路的 F0、第 3 路的 F0、第 4 路的 F0、……，第 1 路的 F1.第2 路的 F1.第 3 路的 F1.第 4 路的F1.……，后面依次类推。
也就是说，各路的第 F0 依次取过来，再循环取以后的各帧数据。
这种复接方法的特点是：每次复接一支路信号的一帧，因此复接时不破坏原来各个帧的结构，有利于交换。
同步复接指被复接的各个输入支路信号在时钟上必须是同步的，即各个支路的时钟频率完全相同的复接方式。
为了接收端能够正确接收各支路信码及分接的需要，各支路在复接时，插入一定数量的帧同步码、告警码及信令等，PCM 基群就是这样复接起来的。
准同步复接是在同步复接分接的基础上发展起来的，相对于同步复接增加了码速调整和码速恢复环节。
在复接前必须将各支路的码速都调整到规定值后才能复接。
本实验中数字复接系统方框图，如下图所示：图2-1 时分复用解复用框图定时单元给设备提供一个统一的基准时钟。
码速调整单元把速率不同的各支路信号，调整成与复接设备定时完全同步的数字信号，以便由复接单元把各支路信号复接成一个数字流。
本实验中，码速调整单元将 PCM 编码数据、CVSD 编码数据、拨码器开关设置的 8BIT 数据都调整为同步的 256KHZ 码元，然后复接进同一个数据码流中,并在第 1 路时隙中加入帧同步信号.本实验中同步复接的帧结构如下图所示。
光纤通信实验报告
福建农林大学金山学院信息工程类实验报告课程名称：光纤通信姓名：系：信息与机电工程系专业：电子信息工程年级：2011学号：指导教师：职称：2014年12月29日实验项目列表福建农林大学金山学院信息工程类实验报告实验一固定速率时分复用解复用实验1．实验目的1）熟悉集中插入帧同步码时分复用信号的帧结构特点。
2）掌握固定速率时分复用的数字分接原理。
3)掌握帧同步码的识别原理。
2．实验内容1)用使用固定速率信号源、固定速率时分复用复接端接口及固定速率时分复用分接端接口三个模块连成一个理想信道时分复用数字通信系统，使系统正常工作。
2)用示波器观察集群信号（FY_OUT）、位同步信号（BS）及帧同步信号（FS），熟悉它们的对应关系。
3)阅读实验指导，学习简单时分复用的数字分接原理。
4)观察信号源发光管与终端发光管的显示对应关系，观察直接时分复用与解复用的实验效果。
3．实验仪器示波器，RC-GT-II型光纤通信实验系统。
4．基本原理（一）数字分接的基本组成：在实际应用中，通常总是把数字复接器和数字分接器装在一起做成一个设备，称为复接分接器(缩写为Muldex)。
在这里我们继续讨论数字分接器。
数字分接器的基本组成如图2-1所示。
数字分接器的作用是把一个合路数字信号分解为原来支路的数字信号。
数字分接器由同步、定时、分接和恢复单元所组成。
定时单元的作用是为分接和恢复单元提供基准时间信号，它只能由接收的时钟来推动。
同步单元的作用是为定时单元提供控制信号，使分接器的基准时间与复接器的基准时间信号保持正确的相位关系，即保持同步。
分接单元与复接单元相对应，分接单元的作用是把输入的合路数字信号(高次群)实施时间分离。
分接器的恢复单元与复接器的调整单元相对应，恢复单元的作用是把分离后的信号恢复成为原来的支路数字信号。
图2-1 数字分接器的基本组成（二）所用实验模块的结构原理：本实验使用固定速率信号源、固定速率时分复用复接端接口及固定速率时分复用分接端接口三个模块。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验八 帧同步信号恢复实验一、实验目的1. 掌握巴克码识别原理。
2. 掌握同步保护原理。
3. 掌握假同步、漏同步、捕捉态、维持态概念。
二、实验内容1. 观察帧同步码无错误时帧同步器的维持态。
2. 观察帧同步码有一位错误时帧同步器的维持态和捕捉态。
3. 观察同步器的假同步现象和同步保护作用。
三、基本原理 （A ）原理说明一、帧同步码插入方式及码型 1．集中插入（连贯插入）在一帧开始的n 位集中插入n 比特帧同步码，PDH 中的A 律PCM 基群、二次群、三次、四次群，μ律PCM 二次群、三次群、四次群以及SDH 中各个等级的同步传输模块都采用集中插入式。
2．分散插入式（间隔插入式）n 比特帧同步码分散地插入到n 帧内，每帧插入1比持，μ律PCM 基群及△M 系统采用分散插入式。
分散插入式无国际标准，集中插入式有国际标准。
帧同步码出现的周期为帧周期的整数信，即在每N 帧（N≥1）的相同位置插入帧同步码。
3．帧同步码码型选择原则 （1）假同步概率小（2）有尖锐的自相关特性，以减小漏同步概率如A 律PCM 基群的帧同步码为001101，设“1”对应正电平1，“0”码对应负电平-1，则此帧同步码的自相关特性如下图所示0 1 2 345 6-6 -5 -4 -3 -2 -1-1-1-1-1-5-5-5-5333 3j7 R(j)二、帧同步码识别介绍常用的集中插入帧同步码的识别方法。
设帧同码为0011011，当帧同步码全部进入移位寄存器时它的7个输出端全为高电平，相加器3个输出端全为高电平，表示u i =1+2+4=7。
门限L 由3个输入电平决定，它们的权值分别为1，2，4。
比较器的功能为⎩⎨⎧<≥=L u Lu u i io ,0,1据此可得以下波形：三、识别器性能设误码率为P e ，n 帧码位，L=n-m ，（即允许帧同步码错m 位），求漏识别概率P 1和假识别概率P 2以及同步识别时间t s 。
1．漏识别概率正确识别概率为∑=--mn e e n P P C 0)1(γγγγ，故∑=---=mn eep P n P 01)1((1γγγγ，m=0时e nP P ≈1门限L 越低，P e 越小，则漏识别概率越小。
2．假识别概率n 位信码产生一个假识别信号的概率为n mnnP m C P -=-===∑202202时γγ门限越高，帧码位数越多，则假识别概率越小。
3．同步识别时间t sP 1=P 2=0时，t s =NT s ，N 为一个同步帧中码元位数，T s 为码元宽度 一个同步帧中产生一个假识别信号概率为22)(NP P n N ≈-，故当P 1≠0、P 2≠0时s s NT NP P t )1(21++=分散插入帧同步码的同步识别时间为 s s T N t 2=Lu 0 移位寄存器PCM 码流 u 0可见集中插入式同步识别时间远小于分散插入式的同步识别时间。
四、同步保护无同步保护时，同步系统的漏同步概率P L 等于识别器漏识别概率P 1，假同步概率P j 等于识别器的假识别概率平P 2。
由上述分析可见。
当信道误码率一定时，增大帧码长度、降低门限可减少漏同步概率，同时使假同步概率也足够低，但帧码太长，将降低有效信息的传输速度，是不允许的。
这一矛盾可用同步保护电路解决。
1．后方保护当帧同步系统处于捕捉态时，连续α个同步帧时间内识别器有输出时，同步系统进入同步状态，输出帧同步信号。
此措施可减小假同步概率。
也可以在采取此措施的同时提高门限电平以进一步减小假同步概率。
2．前方保护当帧同步系统处于同步态时，连续β个同步帧时间内识别器检测不到帧同步码，则系统回到捕捉态。
此措施可以减小漏同步（假失步）概率。
也可以在采取此措施的同时降低限电平，以进一步减小漏同步概率。
3．同步性能设门限等于帧码码元数n ，同步帧长为N 比持，同步周期为T F 秒，则αβn j e L N P nP P -⋅==2)(同步建立时间 F ep T nP N t ααα⋅++++=]2)1(2)1(1[（B ）电路原理在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，可以集中插入、也可以分散插入。
本实验系统中帧同步码为7位巴克码，集中插入到每帧的第2至第8个码元位置上。
帧同步模块的原理框图及电原理图分别如图8-1、图8-2所示。
本模块有以下测试点及输入输出点： ∙ NRZ-IN 数字基带信号输入点 ∙ BS-IN 位同步信号输入点 ∙ GAL 巴克码识别器输出信号测试点 ∙ ÷24 24分频器输出信号测试点 ∙ TH 判决门限电平测试点 ∙ FS-OUT 帧同步信号输出点/测试点 图8-1中各单元与图8-2中元器件的对应关系如下： ∙ ÷24分频器 计数器； ∙ 移位寄存器 四位移位寄存器 ∙ 相加器 可编程逻辑器件 ∙ 判决器 可编程逻辑器件∙单稳单稳态触发器∙与门1 与门∙与门2 与门∙与门3 与门∙与门4 与门∙或门或门∙ ÷3分频器计数器∙触发器JK触发器图8-1 帧同步模块原理框图从总体上看，本模块可分为巴克码识别器及同步保护两部分。
巴克码识别器包括移位寄存器、相加器和判决器，图8-1中的其余部分完成同步保护功能。
移位寄存器由两片74175组成，移位时钟信号是位同步信号。
当7位巴克码全部进入移位寄存器时，UFS4的Q1、Q2、Q3、Q4及UFS5的Q2、Q3、Q4都为1，它们输入到相加器UFS6的数据输入端D0~D6，UFS6的输出端Y0、Y1、Y2都为1，表示输入端为7个1。
若Y2Y1Y0=100时，表示输入端有4个1，依此类推，Y2Y1Y0的不同状态表示了UFS6输入端为1的个数。
判决器UFS6有6个输入端。
IN2、IN1、IN0分别与UFS6的Y2、Y1、Y0相连，L2、L1、L0与判决门限控制电压相连，L2、L1已设置为1，而L0由同步保护部分控制，可能为1也可能为0。
在帧同步模块电路中有发光二极管指示灯P3与判决门限控制电压相对应，即与L0对应，灯亮对应1，灯熄对应0。
判决电平测试点TH就是L0信号，它与指示灯P3状态相对应。
当L2L1L0=111时门限为7，灯亮，TH为高电平；当L2L1L0=110时门限为6，P3熄，TH为低电平。
当U52输入端为1的个数（即UFS6的IN2IN1IN0）大于或等于判决门限于L2L1L0，识别器就会输出一个脉冲信号。
当基带信号里的帧同步码无错误时（七位全对），把位同步信号和数字基带信号输入给移位寄存器，识别器就会有帧同步识别信号GAL输出，各种信号波形及时序关系如图8-3所示，GAL信号的上升沿与最后一位帧同步码的结束时刻对齐。
图中还给出了÷24信号及帧同步器最终输出的帧同步信号FS-OUT，FS-OUT的上升沿稍迟后于GAL的上升沿。
S-INGAL÷24FS-OUT图8-3 帧同步器信号波形÷24信号是将位同步信号进行24分频得到的，其周期与帧同步信号的周期相同（因为一帧24位是确定的），但其相位不一定符合要求。
当识别器输出一个GAL脉冲信号时（即捕获到一组正确的帧同步码），在GAL信号和同步保护器的作用下，÷24电路置零，从而使输出的÷24信号下降沿与GAL信号的上升沿对齐。
÷24信号再送给后级的单稳电路，单稳设置为下降沿触发，其输出信号的上升沿比÷24信号的下降沿稍有延迟。
同步器最终输出的帧同步信号FS-OUT是由同步保护器中的与门3对单稳输出的信号及状态触发器的Q端输出信号进行“与”运算得到的。
电路中同步保护器的作用是减小假同步和漏同步。
当无基带信号输入（或虽有基带信号输入但相加器输出低于门限值）时，识别器没有输出（即输出为0），与门1关闭、与门2打开，单稳输出信号通过与门2后输入到÷3电路，÷3电路的输出信号使状态触发器置“0”，从而关闭与门3，同步器无输出信号，此时Q的高电平把判决器的门限置为7（P3灯亮）、且关闭或门、打开与门1，同步器处于捕捉态。
只要识别器输出一个GAL信号（因为判决门限比较高，这个GAL信号是正确的帧同步信号的概率很高），与门4就可以输出一个置零脉冲使÷24分频器置零，÷24分频器输出与GAL信号同频同相的的周期信号（见图8-3）。
识别器输出的GAL脉冲信号通过与门1后使状态触发器置“1”，从而打开与门3，输出帧同步信号FS-OUT，同时使判决器门限降为6（P3灯熄）、打开或门、同步器进入维持状态。
在维持状态下，因为判决门限较低，故识别器的漏识别概率减小，假识别概率增加。
但假识别信号与单稳输出信号不同步，故与门1、与门4不输出假识别信号，从而使假识别信号不影响÷24电路的工作状态，与门3输出的仍是正确的帧同步信号。
实验中可根据判决门限指示灯P3判断同步器处于何种状态，P3亮为捕捉态，P3熄为同步态。
在维持状态下，识别器也可能出现漏识别。
但由于漏识别概率比较小，连续几帧出现漏识别的概率更小。
只要识别器不连续出现三次漏识别，则÷3电路不输出脉冲信号，维持状态保持不变。
若识别器连续出现三次漏识别，则÷3电路输出一个脉冲信号，使维持状态变为捕捉态，重新捕捉帧同步码。
不难看出，若识别器第一次输出的脉冲信号为假识别信号（即首次捕获到的是信息数据中与帧同步码完全相同的码元序列），则系统将进入错误的同步维持状态，由于本实验系统是连续传输以一帧为周期的周期信号，所以此状态将维持图8-2 帧同步模块电路图下去，但在实际的信息传输中不会连续传送这种周期信号，因此连续几帧都输出假识别信号的概率极小，所以这种错误的同步维持状态存在的时间是短暂的。
当然，同步保护器中的÷3电路的分频比也可以设置为其它值，此值越大，在维持状态下允许的识别器的漏识别概率也越大。
在维持态下对同步信号的保护措施称为前方保护，在捕捉态下的同步保护措施称为后方保护。
本同步器中捕捉态下的高门限属于后方保护措施之一，它可以减少假同步概率，当然还可以采取其它电路措施进行后方保护。
低门限及÷3电路属于前方保护，它可以保护已建立起来的帧同步信号，避免识别器偶尔出现的漏识别造成帧同步器丢失帧同步信号即减少漏同步概率。
同步器中的其它保护电路用来减少维持态下的假同步概率。
四、实验步骤本实验的连线如下所示。
其中的NRZ_OUT可以是数字信号源模块的NRZ_OUT，也可以是经过调制与解调后的数字信号NRZ_OUT（例如：2FSK解调模块的NRZ_OUT与2DPSK 解调模块的NRZ_OUT）。
BS_OUT可以是数字信号源模块的BS_OUT，也可以是位同步恢复出的位同步信号BS_OUT（例如VCO锁相环方式恢复的BS_OUT 与微分整流型数字锁相环方式恢复的BS_OUT）。