基于FPGA的卷积编译码器的设计与实现
卷积Turbo码编译码器FPGA实现的研究的开题报告
卷积Turbo码编译码器FPGA实现的研究的开题报告一、选题背景Turbo码是一种采用卷积码进行串联的编码方法，由Claude Berrou在1993年首次提出，具有很好的误码性能和容错能力，被广泛应用于通信系统中。
Turbo码目前已被标准化为3GPP、DVB、IEEE等一系列标准，并在行业中得到广泛应用。
FPGA是一种可编程逻辑器件，具有高集成度、低功耗、高时钟频率、可重构性强等优点。
FPGA的应用范围非常广泛，涵盖了计算机、通信、工业控制等领域。
将Turbo码应用于FPGA中，能够极大地提高通信系统的性能和可靠性。
因此，本文研究卷积Turbo码编译码器FPGA实现的方法和技巧，旨在探索如何将Turbo码应用于FPGA中，提高通信系统的性能和可靠性。
二、研究目的和意义Turbo编码是一种通过串联多个卷积码编码器来实现的编码方式，通过迭代译码可以获得很好的误码性能。
Turbo码被广泛应用于现代通信系统中，例如3GPP、DVB等标准。
在这些应用中，Turbo码的编码和解码都需要用到大量的计算和存储资源。
FPGA作为一种可编程逻辑器件，可以提供高度的可重构性和高性能计算能力，为Turbo码的应用提供了很好的条件。
通过将Turbo码应用于FPGA中，可以大幅提高通信系统的性能和可靠性。
本文旨在研究卷积Turbo码编译码器FPGA实现的方法和技巧，探索如何在FPGA中高效地实现Turbo码编译码器，提高通信系统的性能和可靠性，具有理论研究和实践应用的双重意义。
三、研究内容1. 卷积Turbo码的基本原理及编码、解码算法的介绍；2. Turbo码FPGA实现的硬件结构设计思路分析，包括编码器、MAP 解码器、BCJR解码器等部分；3. Turbo码编码器、MAP解码器、BCJR解码器FPGA实现的详细设计，包括使用的语言、模块划分和接口设计等；4. FPGA实现性能的评估，包括时延、功耗和资源利用率等方面的综合评估；5. 对比不同算法和实现方式的性能差异，得出基于FPGA实现的Turbo码的最优解决方案。
基于FPGA的卷积码的编-译码器设计
基于FPGA的卷积码的编/译码器设计卷积码是Elias 在1955 年最早提出的，稍后，Wozencraft 在1957 年提出了一种有效译码方法，即序列译码。
Massey 在1963 年提出了一种性能稍差，但比较实用的门限译码方法，由于这一实用性进展使卷积码从理论走向实用。
而后Viterbi 在1967 年提出了最大似然译码法，该方法对存储器级数较小卷积码的译码很容易实现，并具有效率高、速度快、译码器简单等特点，人们后来称其为维特比算法或维特比译码，广泛应用于现代通信中。
本文主要论述了基于Xilinx 公司的FPGA 的卷积编码器及相应的维特比译码器的研究，并在幸存路径存储与译码输出判决方面提出了改进算法，从而使译码器结构得到简化。
1 卷积码的编码原理与实现卷积码是一种重要的前向纠错编码FEC，用(n，k，m)表示。
分组码不同，其监督元与本组的信息元和前若干组的信息元有关。
这种编码的纠错能力强，不仅可纠正随机差错，而且可纠正突发差错。
卷积码根据需要，有不同的结构及相应的纠错能力，但都有类似的编码规律。
卷积码的编码器是一个具有k 个输入位(端)、n 个输出位(端)，m 级移位寄存器的有限状态记忆系统。
通常称为时序网络。
其中R=k／n 为编码效率，m 为约束长度。
卷积码编码原理如图1 所示。
卷积编码充分利用各组信息元之间的相关性，在误码率和复杂度相同的情况下性能优于分组码，并且最佳译码更易实现，因此在通信系统中得到广泛应用。
但是卷积码没有严格的代数结构，尚未找到严密的数学手段将纠错性能与码的构成有规律地联系起来，目前大都采用计算机搜索好码。
通常是(2，1，3)卷积码，本文以生成多项式G=(111，101)的(2，1，3)卷积码为例介。
基于FPGA的HDB3编译码器的设计与实现
文章编号 ：０９— ５ ２ ２ １ ０ ０ ３ ０ １０ ２ ５ （０２）６— ０ ６— ３ 中图分类号 ：Ｐ １ Ｔ ３ｌ 文献标识码 ： Ａ
基于 ＦＧ Ｐ Ａ的 Ｈ Ｂ Ｄ ３编 译 码 器 的设计 与 实现
李精华 ，陈 磊 ，吴 慧峰
（ 桂林航天工业高等专科学校电子工程系 ，桂林 ５ １ ０ ） ４ ０ ４
前 ３个 连 “ ” 为破坏节 “ ０ Ｖ” ０称 ００ ；
数字 传 输接 口中均采 用 Ｈ Ｂ Ｄ ３码 ， 此设 计一 款性 因
价比高的 Ｈ Ｂ Ｄ ３编译码器是非常有价值的。在市场 上使 用 的 Ｃ ２ １３芯 片虽 然 具 有 ＨＤ ３的编 译 译 Ｄ ２０ Ｂ 码 功 能 ， 需要 配 置同步 提取 和 电压极 性转换 电路 ， 但
ＨＤＢ３ ￣ ｄｅ ｓ ｓ ｉ ｌ ｎ ｈ ｃｒ ｕｉ， ｔａ ｙ ｎ ｒ ｌ ｂ ｅ ｎ ｈ ｏ ｅ ａ ｉｎ， ｏｖ ｓ ｔ ｅ ｉｓ ｅ ｆｒ ｈ ｏ ｅ ｉ ｓｍｐ ｅ ｉ ｔｅ ｉｃ ｔ ｓｅ ｄ ａ ｄ ｅｉ ｌ ｉ ｔ ｅ ｐ ｒ ｔ ａ ｏ ｓ ｌ ｅ ｈ ｓ ｕ ｓ ｏ ｔ ｅ
Ｌ ｉｇｈ ａ ＩＪｎ — ｕ ，ＣＨＥ ｅ ，Ｗ Ｕ Ｈｕ — ｎ ＮＬｉ ｉｆ ｇ ｅ
（ ｅ ａｔ ｎ ｆ ｌｃ ｏ ｉ Ｅ ｇｎ ｅｉｇ ｕ ｉ ｏ ｅｅｏ ｒｓａｅＴ ｃ ｎ ｌｇ ， ｉｎ５ １０ ，Ｃ ｉａ Ｄ ｐ ｒｍｅｔ ｅｔ ｎｃ ｎｉｅｒ ，Ｇ ｌｎＣ ｌ ｇ ｆ ｏｐ ｃ ｅｈ ｏ ｙ Ｇｕｌ ４ ０ ｏＥ ｒ ｎ ｌ Ａｅ ｏ ｉ ４ ｈｎ ）
Ａｂ ｔ ａ ｔ ｓｒ ｃ ：Ｔ ｉ ａ ｒｉ ｔ ｄ ｃ ｓａ ｄ ｓ ｎ ｏ ｈ ｓ ｐ ｅ ｒ ｕ ｅ ｅ ｉ ｆ ＨＤＢ ｏ ｅ ｓｂ ｓ ｄ ｏ Ｐ ｎ ｏ ｇ ３ ｃ ｄ ｃ ａ ｅ ｎ Ｆ ＧＡ， ｒｓ ｎ ｓ ｔ ｅ ｓ ｌ ｔ ｎ ｗｉ ｐ ｅｅ ｔ ｈ ｉ ａｉ ｔ ｍｕ ｏ ｈ
卷积编码及Viterbi译码的低时延FPGA设计实现
卷积编码及Viterbi译码的低时延FPGA设计实现张健，吴倩文，高泽峰，周志刚(杭州电子科技大学电子信息学院袁浙江杭州310018)摘要：针对毫米波通信的高速率和低时延设计要求,设计实现1/2码率(2,1,7)卷积码的低时延译码。
采用高度并行优化实现框架、低延时的最小值选择方式，获得Viterbi硬判决译码算法的输出遥利用基于Xilinx公司的Artix7-xc7a200t芯片综合后，译码器的数据输出延时约89个时钟周期，最高工作频率可达203.92MHz遥结果表明，该译码器可支持吉比特级的数据传输速率，实现了低延时、高速率的编译码器遥关键词：毫米波通信；卷积码；Viterbi译码；system generator中图分类号：TN911.22文献标识码：A DOI:10.16157/j.issn.0258-7998.201025中文引用格式：张健袁吴倩文，高泽峰袁等.卷积编码及Viterbi译码的低时延FPGA设计实现[J].电子技术应用，2021,47 (6)：96-99.英文弓I用格式：Zhang Jian,Wu Qianwen,Gao Zefeng,et al.Low-latency FPGA design and implementation of convolutional coding and Viterbi decoding[J].Application of Electronic Technique,2021,47(6)：96-99.Low-latency FPGA design and implementation of convolutionalcoding and Viterbi decodingZhang Jian,Wu Qianwen,Gao Zefeng,Zhou Zhigang(School of Electronic Information,Hangzhou Dianzi University,Hangzhou310018,China)Abstract:Aiming at the high-speed and low-delay design requirements of millimeter wave communications,this paper designs low-delay decoding of convolutional codes with1/2code rate(2,1,7).A highly parallel optimization implementation framework and a low-latency minimum selection method are adopted to obtain the output of the Viterbi hard decision decoding algorithm.After synthesis using the Artix7-xc7a200t chip based on Xilinx,the data output delay of the decoder is about89clock cycles,and the highest operating frequency can reach203.92MHz.The results show that the decoder can support gigabit-level data transmission rates,and realizes a low-latency,high-rate codec.Key words:millimeter wave communication；convolutional code；Viterbi decoding；system generator0引言近年来,5G移动通信技术的发展受到人们的广泛关注,高速率、高可靠、低时延的高能效通信成为毫米波通信中的重要因素［1-2」。
卷积码编码及译码实验 浅谈卷积编码下的FPGA实现
卷积码编码及译码实验浅谈卷积编码下的FPGA实现
卷积编码是现代数字通信系统中常见的一种前向纠错码，区别于常规的线性分组码，卷积编码的码字输出不仅与当前时刻的信息符号输入有关，还与之前输入的信息符号有关。
本文主要是关于卷积码编码及译码实验的相关介绍，并着重分析阐述了基于卷积编码下的FPGA实现。
卷积编码卷积码的编码分为两类：前馈和反馈，在每类中又可分为系统和非系统形式。
我们这里只考虑非系统形式的前馈编码器。
‘
上图是WLAN 802.11a协议中采用的卷积编码器结构，输入比特k=1，输出n=2，存储器长度m=6，编码输出不仅与当前输入有关，还与存储器存储的之前的输入数据有关，具体由之前的哪些数据得到编码输出呢，由生成多项式确定其连接关系。
这里，生成多项式为g0=133（八进制）和g1=171（八进制）（右边是最高位），输出数据A的生成多项式为：
输出数据B的生成多项式为：
生成多项式确定了卷积编码器输出的连接关系。
根据多项式的系数，在相应项进行连接。
生成多项式写成二进制序列的形式分别为：g0 = ［1 0 1 1 0 1 1］和g1 = ［1 1 1 1 0 0 1］（右边是最高位）。
我们假设信息序列u，两个编码器输出序列分别为v（0）和v（1），编码器可以看成一个线性系统，系统的信道响应脉冲最多持续m+1个时间单元，编码输出可以写成编码输入与信道脉冲响应的卷积（即生成多项式），即
其中需要注意的是，所有的加法都是模2加运算。
卷积码编码及译码实验基本原理
1、卷积码编码
卷积码是一种纠错编码，它将输入的k个信息比特编成n个比特输出，特别适合以串行形。
基于FPGA的循环码编译码器设计与实现
基于FPGA的循环码编译码器设计与实现摘要循环码编译码器性能稳定，有较强的检错、纠错能力，在通信、军事方面具有广泛的应用。
本次设计采用基于VHDL语言，以FPGA为硬件载体，设计了一个循环码编译码器。
设计分为编码器和译码器两部分，其中编码器可以为(15,7)循环码进行编码器，译码器电路由迭代译码算法电路、钱氏搜索译码算法电路、差错定位电路以及译码电路等组成。
在MaxplusⅡ开发平台上进行编译、仿真，设计的编码器可以完成7位信息码的循环码编码，译码器可以完成检错和两位错码的纠错，仿真结果证明了编译码器设计合理，达到预期目标。
关键词：VHDL；循环码；编码器；译码器DESIGN AND IMPLEMENTATION OF A CYCLIC CODE OFFPGA-BASED CODECSABSTRACTCyclic code codec performances stable, has strong error detection, error correction capability with a wide range of applications in the communications, military. Designing a Codec with VHDL as development language, and FPGA as hardware support. This design is divided into two parts, the encoder and decoder, and encoder is (15,7) cyclic code encoder, decoder circuit can be divided into iterative decoding algorithm circuit, Chien search circuit decoding algorithm, error location circuit and decoding circuits, etc. After compilation, simulation development platform on Maxplus II, the encoder can be completed on 7 cyclic code encoding information code, decoder can complete error detection and error correction two error codes, and it proved the rationality of codec designed, achieved the desired goals.Key words: VHDL; Cyclic code; Encoder; Decoder目录1 绪论 (1)1.1 研究背景以及发展现状 (1)1.2 研究目的及意义 (1)2 相关原理 (3)2.1 线性分组码 (3)2.2 循环码 (4)2.2.1 定义 (4)2.2.2 任一(n,k)循环码的生成多项式 (5)2.2.3 循环码的编码 (6)2.2.4 循环码的译码 (6)2.3 BCH码 (6)3 编译码器设计 (9)3.1 编码器设计原理 (9)3.2 译码器设计原理 (10)3.2.1由接收多项式r(x)求伴随式s (9)3.2.2由伴随式s求出错误位置 (10)4 编译码器实现 (13)4.1 编译码器实现流程图 (13)4.2 编码器实现 (14)4.3 译码器实现 (16)4.3.1 迭代译码算法电路以及相应代码实现 (16)4.3.2 钱氏搜索译码算法电路以及相应代码实现 (16)4.3.3 差错定位电路以及相应代码实现 (18)4.3.4 译码电路以及相应代码实现 (20)4.4 编码器顶层文件生成模块 (23)4.5 译码器顶层文件生成模块 (23)4.6 编译码器模块仿真 (21)4.6.1 编码器模块仿真 (21)4.6.2 译码器模块仿真 (24)4.7 FPGA板级验证 (23)5 总结 (27)参考文献 (26)致谢 (27)附录 (28)附件1：开题报告 (41)附件2：译文及原文影印件 (53)1 绪论1.1 研究背景以及发展现状循环码中，在码集中对两个码组编码，使用非进位相加，和仍属这个码组；这个码组里，把里面任何码组编码，然后对这个码组实行向左循环移位的操作，此时编出码依旧是此码组的[1]。
基于FPGA的卷积编译码器的设计与实现
"&'( +H/<G ) #,!! $*+,-. / 0 WBUE=LC<RF ) #,!5 $,-1 2 3 45 6 '78 9 : ;6 ' A<GGET )
5c < r Í ÎÏ f "&' 'ÐM Ñ Ò # Ó
#,46 $,-1 23 < = /> ? @ AB C . D E 6 ' 7 8
$%&)*+,o/R hg $ 8 9 5 + : ; < ` ! ? N Ì
!4
! 2 4 ef gA d%!ËÌ !? o/Rh g$A ]^_`
"#$D 4
E+)) *#($+(, -. !=2=4 0-/8-FG'#-/(F 0-*)H
"#$D ?
I8)+(FF .+(,)J-+K -. 8)')+7# *)0-*)+
$6'08+309 )= BCDEC FB GBHIE FJE FC<D/F/B=<H I/FECK/ DELBDEC G MCBKHEN GOLJ <G LBNMHEP GFCOLFOCEG GHBQ DELBD/=> K/> LB=GONMF/B= CEGBOCLEG FJ/G M<MEC MCEGE=FED < =BIEH DELBDEC DEG/>= <MMCB<LJ QJ/LJ /G <MMH/ED %&'( RE<FOCEG FJE M<FJ GFBC<>E <=D DELBD/=> FJE BOFMOF QBCSED /= M<C<HHEH <=D FJE GFBCED M<FJ IELFBC <=D GF<FE IELFBC GT=LJCB=/UED- 2JE DEG/>= G/NOH<F/B= /G MCBIED KT )*+,-./- 2JE DELBD/=> CEGOHFG QECE LBCCELF FJE DELBDEC LBOHD >EF FJE GBOCLE LBDE EHENE=F FJE GMEED /=LCE<GED <=D FJE DELBDEC LBNMHEP/FT G/NMH/R/ED- )= FJE <LFO<H GBRFQ<CEDER/=ED C<D/B LBNNO=/L<F/B= GTGFEN FJE E=LBD/=> <=D DELBD/=> M<CF BR LJ<==EH /G <MMH/ED FB EPLEHHE=F MECRBCN<=LE:&; <18,'9 LB=IBHOF/B=<H LBDE I/FECK/ DELBDEC %&'( GBRFQ<CEDER/=ED C<D/B *01
基于FPGA的移动通信中卷积码编码器设计
基于FPGA的移动通信中卷积码编码器设计肖娟;刘倩;徐震【期刊名称】《现代电子技术》【年(卷),期】2012(035)005【摘要】Convolution code is an error controlling code with better performance. The principle of convolutional code is introduced and a (2,1,9) convolutional code encoder based on FPGA using VHDL hardware description language is implemented. Then, the simulation results are proposed and verified on the FPGA. Simulation and test results show that the design can achieve the desired design requirements and can be usedin actual projects.%卷积码是一种性能优良的差错控制编码.介绍了卷积码编码原理,基于FPGA利用VHDL硬件描述语言实现了一个(2,1,9)卷积码编码器.给出了仿真结果,并在FPGA器件上验证实现.仿真及测试结果表明,达到了预期的设计要求,并用于实际项目中.【总页数】3页(P65-67)【作者】肖娟;刘倩;徐震【作者单位】武汉工业学院电气与电子工程学院,湖北武汉430023;武汉工业学院电气与电子工程学院,湖北武汉430023;武汉工业学院电气与电子工程学院,湖北武汉430023【正文语种】中文【中图分类】TN92-34【相关文献】1.基于EDA技术的卷积码编码器的设计与仿真 [J], 徐佳;赵晓宇2.基于FPGA的咬尾卷积码编码器的实现 [J], 王润荣;张向东;许兵舰3.卷积码编码器和Viterbi译码器的FPGA实现 [J], 孙磊4.CDMA手机卷积码编码器的设计与FPGA的实现 [J], 龙光利5.基于FPGA的CDMA基站卷积码编码器的设计 [J], 龙光利因版权原因，仅展示原文概要，查看原文内容请购买。
LTE中卷积码的译码器设计与FPGA实现
LTE中卷积码的译码器设计与FPGA实现李冬冬【摘要】Based on Tail-biting convolutional code of LTE, Viterbi Algorithm which is a optimal decoding algorithm of convolutional codes is introduced. The fixed-delay decoding scheme is adopted to reduce the decoding complexity according to the circular property of Tail-biting convolutional code. By using all parallel structure and simple trace back memory method, a fixed-delay decoder with higher speed and lower complexity is designed. The decoder was implemented and verified with FPGA. The results of verification show that the performance of the decoder meets the requirements of LTE syetem.%基于长期演进(LTE)的Tail-biting卷积码,介绍了维特比译码算法,它是一种最优的卷积码译码算法.由于Tail-biting卷积码的循环特性,采用固定延迟译码的方法,降低了译码复杂度.通过使用全并行的结构及简单的回溯存储方法,设计了一个具有高速和低复杂度的固定延迟译码器.在FPGA上实现并验证,验证结果表明译码器的性能满足了LTE系统的要求.【期刊名称】《现代电子技术》【年(卷),期】2011(034)013【总页数】4页(P46-48,52)【关键词】LTE；Tail-biting卷积码；维特比译码算法；固定延迟译码；FPGA 【作者】李冬冬【作者单位】北京工业大学北京市嵌入式系统重点实验室，北京 100124【正文语种】中文【中图分类】TN919.3-340 引言LTE(Long Term Evolution)[1]是“准4G”的技术，以OFDM/FDMA和MIMO为其核心技术。
基于FPGA的HDB3码的编译码器与译码器设计(软件设计)
昆明学院2013 届毕业论文（设计）论文（设计）题目基于FPGA的HDB3码的编码器与译码器设计（软件设计）子课题题目姓名周艳学号 201004090147所属院系自动控制与机械工程学院专业年级 2010级通信技术1班指导教师任杰2013年 5月HDB3码是基带传输码型之一，因为它具有无直流分量、低频分量少、连0数不超过3个这些特点，所以有利于信号的恢复和检验，所以HDB3码被广泛应用到井下电缆遥传系统以及高速长距离书记通信中等。
FPGA具有成本低、可靠性高、开发周期短、可重复编程等特点。
利用EDA技术，可对其实现硬件设计软件化，加速了数字系统设计的效率，降低了设计成本。
本文先对HDB3码，FPGA器件和EDA技术的发展背景进行简述。
接着阐述EDA技术中常用的VHDL语言的发展与优点，并以VHDL为核心，简要说明硬件电路的设计的方法步骤。
然后介绍HDB3码的编译码原理以及其特点。
最后，对HDB3码的编译原理进行重点分析，并且以VHDL语言为主，分别对编码器部分和译码器部分的具体实现方法进行说明，给出具体设计的思考方案和程序流程图，并对设计方案进行软件仿真，同时给出仿真结果并对其进行分析，证明设计方案的正确性。
关键词：HDB3码；FPGA；EDA;VHDL;编译码HDB3 code is one of codes used in the transmission system. It has no DC components and a few of LF components. Moreover, it has continuous zeros no more than three. The features of HDB3 code help the signal to be rebuilt and be checked for error easily, so HDB3 code is the commonly used code in the transmission system. Low cost, dependability, short design cycle and repeated program ability are the features of FPGA. You can design hardware of digital circuits by using software as a result of using FPGA with EDA. It will construct the digital system quickly system quickly and reduce the cost of design.This paper first introduces the development and background of HDB3.FPGA and EDA, and then expands VHDL. which is commonly used as design-entry language for EDA.A summary of digital circuits’ design by using VHDL is provided.Moreover, the principle and decoder is designed by using VHDL. Finally, the plan of design, the flow of software design and the simulated waveform of HDB3 encoder and decoder is presented, showing correctness of the design.Keywords: HDB3 code; FPGA ; EDA ; VHDL; Encoder and Decoder目录第一章概述 (1)1.1 HDB3码的简述 (1)1.2 FPGA简介 (2)1.2.1 FPGA的发展历程 (2)1.2.2 FPGA基本结构及其特点 (3)1.3 EDA技术 (4)1.4 VHDL硬件描述语言 (4)1.4.1 简介 (4)1.4.2 VHDL具有的特点 (5)1.4.3 VHDL的优点 (7)1.4.4 VHDL设计硬件电路的方法 (7)第二章 HDB3码的编译规则 (10)2.1主要的基带传输码型 (10)2.1.1 NRZ码的编码规则 (10)2.1.2 AMI码的编码规则 (10)2.2 HDB3码的编码规则 (11)2.3 HDB3码的译码规则 (12)2.4 HDB3码的检错能力 (12)第三章 HDB3编码器的FPGA实现 (13)3.1 HDB3码编码器的实现分析 (13)3.2 HDB3码编码器的设计思路 (13)3.2.1 4连‘0’的检出加V及判‘1’极性 (13)3.2.2 取代节的选取 (13)3.3设计建模 (14)3.3.1插“V”码模块设计及仿真 (15)3.3.2插“B”码模块设计及仿真 (17)3.3.3 HDB3编码器的极性转换模块设计及仿真 (20)第四章 HDB3译码器的FPGA实现 (24)4.1 译码器的实现分析 (24)4.2 HDB3译码器的设计思路 (24)4.3 V的检测 (25)4.4 扣V扣B (25)4.5 设计建模 (25)4.5.1扣V扣B的实现 (26)4.6 软件仿真 (26)第五章结论 (28)参考文献 (29)附录 (30)谢辞 (38)第一章概述1.1 HDB3码的简述HDB3（High Density Bipolar of order 3code）码的全称是三阶高密度双极性码，又称为四连“0”取代码，它是一种AMI码的改进，保持了AMI码的优点而克服其缺点。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ｓｏａ ｅ ａ ｄ ｄ ｃ ｄ ｎ ｈ ｕ ｐ ｔｗ ｒ ｅ ｎ ｐ ｒ ｌ ｌ ａ ｄ ｔ ｅ ｓｏ ｅ ａｈ ｖ ｃ ｏ ｎ ｔｔ ｅ ｔ ｒ ｙ ｃ ｒ ｎ ｚ ｄ Ｔ ｅ ｄ ｓｇ ｔ ｒｇ ｎ ｅ ｏ ｉ ｇ ｔ ｅ ｏ ｔｕ ｏ ｋ ｄ ｉ ａ ａ ｅ ， ｎ ｈ ｔ ｒ ｄ ｐ ｔ ｅ ｔ ｒａ ｄ ｓａｅ ｖ ｃ ｏ ｓ ｎ ｈ ｏ ｉｅ ． ｈ ｅ ｉｎ ｌ ｓｍｕ ａｉｎ ｉ ｐ ｏ ｅ ｙ Ｉ Ｅ ．ｉ Ｔ ｅ ｄ ｃ ｄ ｎ ｅ ｕ ｔ ｗ ｒ ｏ ｒ ｃ ．ｔ ｅ ｄ ｃ ｄ ｒ ｃ ｕ ｄ ｇ ｔｔ ｅ ｓ ｕ ｃ ｏ ｅ ｅ ｅ ｎ ，ｔ ｅ ｉ ｌ ｔ ｓ ｒｖ ｄ ｂ Ｓ ９ ２ ． ｈ ｅ ｏ ｉ ｇ ｒ ｓ ｌ ｅ ｅ ｃ ｒｅ ｔ ｈ ｅ ｏ ｅ ｏ ｌ ｅ ｈ ｏ ｒ ｅ ｃ ｄ ｌｍｅ ｔ ｈ ｏ ｓ
Ｄｅ ｉｎ ａ ｄ ｉ ｌｍ ｅ ｔ ｔ ｎ ｏ ｏ ｖ ｌ ｔ ｎ ｌ ｏ ｅ ａ ｅ ｎ Ｆ ｓｇ ｎ ｍｐ ｅ ｎ ａ ｉ ｆｃ ｎ ｏ ｕ ｉ ａ ｄ ｃｂ ｓ ｄ ｏ ＰＧＡ ｏ ｏ ｃ
ＬＩ ｒａ Ｕ ｎｇ，ＺＨＡＮＧ ｎ Ｍｉ
（ ｕｌ ｎ ｅｓｙｏ ｌ ｔ ｎｃＴ ｃｎｌ ｙ Ｇ ｉｎ５ １０ Ｃ ｉａ Ｇ ｉｎＵ ｉ ｒｉ ｅ ｒ ｉ ｅｈｏｏ ， ｕｌ ４ ０４， ｈｎ ） ｉ ｖ ｔ ｆＥ ｃ ｏ ｇ ｉ
Ａｂ ｔ ａ ｔ ｎ ｏ ｄ ｒ ｔ ｏ ｖ ｈ ｒ ｄｔ ｎ ｌ ｖ ｔｒ ｉ ｄ ｃ ｄ ｒ Ｓ ｐ ｏ ｌｍ ｕ ｈ ａ ｏ ｌｘ ｓ ｕ ｔｒ ｓ ｓ ｗ ｄ ｃ ｄｎ ， ｂｇ ｓｒ ｃ ：Ｉ ｒ ｅ ｏ ｓ ｌ ｅ ｔ ｅ ｔａ ｉ ｏ ａ ｉ ｂ ｅ ｏ ｅ ’ ｒｂ ｅ ｓ ｃ ｓ ｃ ｍｐ ｅ ｔ ｃｕ ｅ ， ｌ ｅ ｏ ｉ ｇ ｉ ｅ ｒ ｏ ｉ ｃ ｎ ｕ ｔ ｎ ｒ ｓ ｕ ｃ ｓ ｈ ｓ ｐ ｐ ｒ ｐ ｅ ｅ ｔ ｄ ａ ｎ ｖ ｌｄ ｃ ｄ ｒ ｄ ｓｇ ｐ ｒ ａ ｈ， ｉ ｈ ｉ ｐ ｌ ｄ Ｆ ＧＡ ｆ ａｕ ｅ ，ｔ ｅ ｐ ｔ ｏ ｓ ｍｐ ｉ ｅ ｏ ｒ ｅ ．ｔ ｉ ａ ｅ ｒ ｓ ｎ ｅ ｏ ｅ ｅ ｏ ｅ ｅ ｉｎ ａ ｐ ｏ ｃ ｗｈｃ ｓ ａ ｐ ｉ Ｐ ｅ ｔ ｒｓ ｈ ａｈ ｏ ｅ
系统 中信 道 编 解码 部 分 得 到 应 用 ． 能 优 良。 性 关 键 词 ：卷 积 码 ；维特 比 ；Ｆ ＧＡ；软 件 无 线 电 （ ＤＲ） Ｐ Ｓ
中图 分 类 号 ： Ｎ ２ Ｔ ９
文 献 标 识 码 ： Ａ
文 章 编 号 ：６ ４ ６ ３ （０Ｏ ０ — ｌ８ ０ １７ — ２ ６ ２ １ ） ８ ０ ６ — ３
效 率 ． 为 约 束 长 度 。卷 积码 编 码 原 理 如 图 １ 种 有 效译 码 方 法 ， 即序 列 译 码 。 ｓｅ 在 Ｍａｓｙ １６ ９ ３年 提 出 了一 种性 能稍 差 ，但 比较 实 用 的 门 限 译 码 方 法 ， 由 于这 一 实 用 性 进 展使 卷积 码 从 理 论 走 向 实用 。而 后 Ｖｔ ｂ ｉｒｉ ｅ 在 １６ ９７年 提 出 了最 大似 然译 码 法 ，该 方 法 对 存 储 器 级 数 较
第 １ ８卷 第 ８期
Ｖｏ ． ８ １１ Ｎｏ８ ．
电子设 计工 程
Ｅｌ ｃｒ ｎｉ ｓｇ ｇｎ ｅ ｉ ｇ ｅ ｔｏ ｃ Ｄｅ ｉ ｎ Ｅｎ ｉ ｅ ｒｎ
２１ ０ ０年 ８月
Ａｕ ．２ ０ ｇ ０１
基于 Ｆ Ｇ 的卷积 编译码 器 的设计 与实现 Ｐ Ａ
刘 杨 ． 敏 章
ｓ ｅ ｄ ｉ ｃｅ ｓ ｄ ａ ｄ ｔ ｅ ｄ ｃ ｄ ｒ ｃ ｍｐ ｅ ｉ ｉ ｌ ｅ ．Ｉ ｈ ｃｕ ｌ ｓ ｆ ａ ｅ ｄ ｆ ｅ ａ ｉ ｏ ｐ ｅ ｎ ｒ ａ ｅ ｎ ｈ ｅ ｏ ｅ ｏ ｌ ｘｔ ｓ ｙ ｍｐ ｉ ｄ ｎ ｔ ｅ ａ ｔ ａ ｏ ｔ ｒ — ｅ ｎ ｄ ｒ ｄ ｏ ｃ ｍｍｕ ｉ ａｉｎ ｓ ｓｅ 。ｔ ｅ ｉ ｆ ｗ ｉ ｎｃ ｔ ｙｔｍ ｏ ｈ ｅ ｃ ｄ ｎ ｎ ｅ ｏ ｉ ｇ ｐ ｒ ｏ ｈ ｎ ｅ ｓａ ｐ ｉｄ ｔ ｘ ｅ ｌｎ ｅ ｏ ｍａ ｃ ． ｎ ｏ ｉ ｇ ａ ｄ ｄ ｃ ｄ ｎ ａ ｔ ｆｃ ａ ｎ ｌ ｐ ｌ ｏ ｅ ｃ ｌ ｔ ｒ ｒ ｎ ｅ ｉ ｅ ｅ ｐｆ
（ 林 电 子 科技 大 学 广 西 桂 林 ５ １０ ） 桂 ４ ０ ４ 摘 要 ： 了解 决 传 统 的 维特 比译 码 器结 构 复 杂 、 码 速 度 慢 、 为 译 消耗 资 源 大的 问题 ， 出一 种 新 型 的 适 用 于 Ｆ Ｇ 提 Ｐ Ａ特 点 ， 路 径 存 储 与 译 码 输 出 并行 工作 ， 步存 储 路 径 矢量 和 状 态 矢 量 的译 码 器设 计 方 案 。 同 该设 计 方 案 通 过 在 Ｉ Ｅ ． 中仿 真 Ｓ ９２ ｉ 验 证 ． 码 结 果 正 确 ， 到 编 码 前 的 原 始码 元 ， 度 显 著提 高 ， 码 器复 杂 程 度 明 显 降低 。 在 实际 的软 件 无 线 电通 信 译 得 速 译 并
Ｋｅ ｒ ｓ ｃ ｎ ｏｕｉｎ ｌｃ ｄ ｖｔｒｉ ｅ ｏ ｅ ；Ｆ ＧＡ；ｓｆ ａｅｄ ｆ ｅ ａ ｉ Ｓ ｙ ｗｏ ｄ ： ｏ ｖｌｔ ａ ｏ ｅ； ｉ ｂ ｃ ｄ ｒ Ｐ ｏ ｅ ｄ ｏｔ ｒ—ｅ ｎ ｄｒｄｏ（ ＤＲ） ｗ ｉ
卷 积 码 是 Ｅ ｉｓ １ ５ ｌ 在 ９ ５年最 早 提 出的 ，稍 后 ， ｚｎ ｒｆ ａ Ｗｏｅ ｃａｔ