微机原理第5章存储器系统
合集下载
微机原理第五章 存储器
eg：要将6116SRAM放在8088CPU最低地址区域
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
第五章微机原理课后习题参考答案
习题五一. 思考题⒈半导体存储器主要分为哪几类？简述它们的用途和区别。
答：按照存取方式分，半导体存储器主要分为随机存取存储器RAM（包括静态RAM和动态RAM）和只读存储器ROM（包括掩膜只读存储器，可编程只读存储器，可擦除只读存储器和电可擦除只读存储器）。
RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读\写操作。
一般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器；但目前也有一些RAM 芯片，由于内部带有电池，断电后信息不会丢失，具有非易失性。
RAM的用途主要是用来存放原始数据，中间结果或程序，与CPU或外部设备交换信息。
而ROM在微机系统运行过程中，只能对其进行读操作，不能随机地进行写操作。
断电后ROM中的信息不会消失，具有非易失性。
ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。
根据制造工艺的不同，随机读写存储器RAM主要有双极型和MOS型两类。
双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器；MOS型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。
⒉存储芯片结构由哪几部分组成？简述各部分的主要功能。
答：存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读\写驱动电路及控制电路等部分组成。
存储体是存储器芯片的核心，它由多个基本存储单元组成，每个基本存储单元可存储一位二进制信息，具有0和1两种状态。
每个存储单元有一个唯一的地址，供CPU访问。
地址寄存器用来存放CPU访问的存储单元地址，该地址经地址译码器译码后选中芯片内某个指定的存储单元。
通常在微机中，访问地址由地址锁存器提供，存储单元地址由地址锁存器输出后，经地址总线送到存储器芯片内直接进行译码。
地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译码”，选择与此地址相对应的存储单元，以便对该单元进行读\写操作。
微机原理第5章半导体存储器(精)
2
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作
&
•
•
0
0
BA
0
1
AB
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作
&
•
•
0
0
BA
0
1
AB
微机原理第5章存储器系统
71
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
微机原理与单片机接口技术课后题参考答案_1-6章_
第 1 章 概述
一、填空题
1． 运算器、控制器 和 寄存器组 集成在一块芯片上，被称作微处理器。 2．总线按其功能可分 数据总线 、 地址总线 和 控制总线 三种不同类型的总 线。 3． 迄今为止电子计算机所共同遵循的工作原理是 程序存储 和 程序控制 的工 作原理。这种原理又称为 冯· 诺依曼型 原理。 4．写出下列原码机器数的真值；若分别作为反码和补码时，其表示的真值又分 别是多少？ (1) （0110 1110）二进制原码＝（＋110 1110）二进制真值＝（＋110）十进制真值 （0110 1110）二进制反码＝（＋110 1110）二进制真值＝（＋110）十进制真值 (0110 1110）二进制补码＝（＋110 1110）二进制真值＝（＋110）十进制真值 (2) （1011 0101）二进制原码＝（－011 0101）二进制真值＝（－53）十进制真值 （1011 0101）二进制反码＝（－100 1010）二进制真值＝（－74）十进制真值 （1011 0101）二进制补码＝（－100 1011）二进制真值＝（－75）十进制真值 5．写出下列二进制数的原码、反码和补码（设字长为 8 位） 。 (1) (＋101 0110)二进制真值＝(0101 0110)原码＝(0101 0110)反码＝(0101 0110)补码 (2) (－101 0110)二进制真值＝(1101 0110)原码＝(1010 1001)反码＝(1010 1010)补码 6.［X］补=78H，则［-X］补=（88）H。 7．已知 X1= +0010100，Y1= +0100001，X2= 0010100，Y2= 0100001，试计 算下列各式（设字长为 8 位） 。 (1) [X1＋Y1]补= [X1]补＋ [Y1]补= 0001 0100 ＋ 0010 0001 = 0011 0101 (2) [X1－Y2]补= [X1]补＋ [－Y2]补= 0001 0100 ＋ 0010 0001 = 0011 0101 (3) [X2－Y2]补= [X2]补＋ [－Y2]补= 1110 1100 ＋ 0010 0001 = 0000 1101 (4) [X2＋Y2]补= [X2]补＋ [Y2]补= 1110 1100 ＋ 1101 1111 = 1100 1011 8．将下列十六进制数分别转换成二进制、八进制、十进制和 BCD 数。 （1）(5D.BA)16=（0101,1101.1011,1010）2＝（135.564）8＝（93. 7265625）10 =（1001,0011.0111,0010,0110,0101,0110,0010,0101）BCD （2）(1001.0101,1)2=（9.34375）10＝（11.26）8＝（9.58）16 =（1001.0011,0100,0011,0111,0101）BCD 9．写出下列字符的 ASCII 码。 (1) ‗9‘＝（39H）ASCII 码 (3) ‗$‘ ＝（24H）ASCII 码 (5) ‗b‘ ＝（62H）ASCII 码 (7) ‗换行‘ ＝（0AH）ASCII 码 (2) ‗C‘ ＝（43H）ASCII 码 (4) ‗空格‘ ＝（20H）ASCII 码 (6) ‗回车‘ ＝（0DH）ASCII 码 (8) ‗报警符‘ ＝（07H）ASCII 码
一、填空题
1． 运算器、控制器 和 寄存器组 集成在一块芯片上，被称作微处理器。 2．总线按其功能可分 数据总线 、 地址总线 和 控制总线 三种不同类型的总 线。 3． 迄今为止电子计算机所共同遵循的工作原理是 程序存储 和 程序控制 的工 作原理。这种原理又称为 冯· 诺依曼型 原理。 4．写出下列原码机器数的真值；若分别作为反码和补码时，其表示的真值又分 别是多少？ (1) （0110 1110）二进制原码＝（＋110 1110）二进制真值＝（＋110）十进制真值 （0110 1110）二进制反码＝（＋110 1110）二进制真值＝（＋110）十进制真值 (0110 1110）二进制补码＝（＋110 1110）二进制真值＝（＋110）十进制真值 (2) （1011 0101）二进制原码＝（－011 0101）二进制真值＝（－53）十进制真值 （1011 0101）二进制反码＝（－100 1010）二进制真值＝（－74）十进制真值 （1011 0101）二进制补码＝（－100 1011）二进制真值＝（－75）十进制真值 5．写出下列二进制数的原码、反码和补码（设字长为 8 位） 。 (1) (＋101 0110)二进制真值＝(0101 0110)原码＝(0101 0110)反码＝(0101 0110)补码 (2) (－101 0110)二进制真值＝(1101 0110)原码＝(1010 1001)反码＝(1010 1010)补码 6.［X］补=78H，则［-X］补=（88）H。 7．已知 X1= +0010100，Y1= +0100001，X2= 0010100，Y2= 0100001，试计 算下列各式（设字长为 8 位） 。 (1) [X1＋Y1]补= [X1]补＋ [Y1]补= 0001 0100 ＋ 0010 0001 = 0011 0101 (2) [X1－Y2]补= [X1]补＋ [－Y2]补= 0001 0100 ＋ 0010 0001 = 0011 0101 (3) [X2－Y2]补= [X2]补＋ [－Y2]补= 1110 1100 ＋ 0010 0001 = 0000 1101 (4) [X2＋Y2]补= [X2]补＋ [Y2]补= 1110 1100 ＋ 1101 1111 = 1100 1011 8．将下列十六进制数分别转换成二进制、八进制、十进制和 BCD 数。 （1）(5D.BA)16=（0101,1101.1011,1010）2＝（135.564）8＝（93. 7265625）10 =（1001,0011.0111,0010,0110,0101,0110,0010,0101）BCD （2）(1001.0101,1)2=（9.34375）10＝（11.26）8＝（9.58）16 =（1001.0011,0100,0011,0111,0101）BCD 9．写出下列字符的 ASCII 码。 (1) ‗9‘＝（39H）ASCII 码 (3) ‗$‘ ＝（24H）ASCII 码 (5) ‗b‘ ＝（62H）ASCII 码 (7) ‗换行‘ ＝（0AH）ASCII 码 (2) ‗C‘ ＝（43H）ASCII 码 (4) ‗空格‘ ＝（20H）ASCII 码 (6) ‗回车‘ ＝（0DH）ASCII 码 (8) ‗报警符‘ ＝（07H）ASCII 码
大学微机原理半导体存储器详解演示文稿
当加入写脉冲，某些存储单元熔丝熔断，信息永久写入，
不可再次改写。
PROM基本存储电路
PROM的写入要由专用的电路（大
电流、高电压）和程序完成。
第17页，共36页。
第5章 半导体存储器
5.3.2 可擦除的PROM 一、EPROM（紫外线可擦除） 用户可以多次编程。用紫外线照射可全部擦除原有信息（擦除后内容 全为“1” ），便可再次改写。
一、RAM原理
构成
存储体（R-S触发器构成的存储矩阵） 外围电路 译码电路、缓冲器
I/O控制电路
0
0
地
1
1
数
址
存储
据
n位 译
矩阵
缓
地址 码 2n-1
m
冲
器
器
m位 数据
CS 控制 逻辑
R/W
存储芯片构成示意图
第6页，共36页。
第5章 半导体存储器
地址译码器：
接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片
3. 按存储器的功能来分类 ✓按存储器与CPU的关系分类
控制存储器CM 、主存储器MM 、高速缓冲存储器Cache 、
外存储器EM ；
✓按存储器的读写功能分类 读写存储器RWM 、只读存储器ROM；
✓按数据存储单元的寻址方式分类
随机存取存储器RAM 、顺序存取存储器SAM 、直接存取存储器DAM ；
内存储单元的选址。
控制逻辑电路：
接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号， 控制数据的读出和写入。
数据缓冲器：
寄存来自CPU的写入数据或从存储体内读出的数据。
存储体：
存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。
不可再次改写。
PROM基本存储电路
PROM的写入要由专用的电路（大
电流、高电压）和程序完成。
第17页，共36页。
第5章 半导体存储器
5.3.2 可擦除的PROM 一、EPROM（紫外线可擦除） 用户可以多次编程。用紫外线照射可全部擦除原有信息（擦除后内容 全为“1” ），便可再次改写。
一、RAM原理
构成
存储体（R-S触发器构成的存储矩阵） 外围电路 译码电路、缓冲器
I/O控制电路
0
0
地
1
1
数
址
存储
据
n位 译
矩阵
缓
地址 码 2n-1
m
冲
器
器
m位 数据
CS 控制 逻辑
R/W
存储芯片构成示意图
第6页，共36页。
第5章 半导体存储器
地址译码器：
接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片
3. 按存储器的功能来分类 ✓按存储器与CPU的关系分类
控制存储器CM 、主存储器MM 、高速缓冲存储器Cache 、
外存储器EM ；
✓按存储器的读写功能分类 读写存储器RWM 、只读存储器ROM；
✓按数据存储单元的寻址方式分类
随机存取存储器RAM 、顺序存取存储器SAM 、直接存取存储器DAM ；
内存储单元的选址。
控制逻辑电路：
接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号， 控制数据的读出和写入。
数据缓冲器：
寄存来自CPU的写入数据或从存储体内读出的数据。
存储体：
存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。
微机原理第5版(周荷琴)第五章.pptx
例 5.4 用1K×4的SRAM芯片2114构成4K×8的存储器。 先作位扩展， 2 片 2114并接成一组 1KB存储器；再对 4 组作字扩展，用24译码器对这4组进行片选。
3. 形成片选信号的三种方法 1）线选法
用某1位高位地址做片选，低位地址与芯片地址线相连
实现片内寻址。电路简单但空间浪费大，因部分地址 线未参与译码，会地址重叠和地址不连续。 例5.5 有2块2764 EPROM芯片，用线选法对它们进行寻 址。画出译码电路示意图，并列出地址范围。 2764 容 量 8KB=23×210=213 字 节 ， 共 有 13 根 地 址 线 A12A0。可在地址总线A19A13中任选2根作线选译码 信号，当然地址范围会不同。 CE 让A13、A14接芯片1、2的片选 端，A12A0接芯片1、 2的地址线A12A0 ，就实现了线选法寻址。 这样， A13=0 选中 2764(1) ， A14=0 选中 2764(2) 。它们 不能同时选中。A12A0从000H变到FFFH，就能顺序 访问被选中芯片中的8K个字节。
2）字扩展
芯片位数已符合，只要增加地址范围，即字扩展增加
字数或容量。 例5.3 用16K×8芯片字扩展为64K×8存储器。 用4个芯片，A13A0、D7 D0、WE 线均并联，设计1 个24译码器，为各芯片提供片选信号 CS3 CS0 。
3）字位扩展
存储器芯片的容量和位数都需要进行扩展。
§5.4 存储器与CPU的连接
5.4.1 设计接口应考虑的问题
5.4.2 存储器接口设计
5.4.2 存储器接口设计
1. 地址译码器
存储器由多个芯片构成，CPU进行读/写操作时，
首先应选中特定的芯片，称为片选，然后从该芯 片中选择所要访问的存储单元。片选和访存的信 息，来源于CPU执行存储器读/写指令时，送到地 址总线上的地址信息，其中的高位用来生成片选 信号，低位直接连到芯片的地址线上，去实现片 内寻址。 用高位地址信息实现片选的电路称为地址译码器， 有门电路译码器、 N中取一译码器和 PLD（ Programmable Logic Device，可编程逻辑器件）译码 器等几种。如果用 FPGA 设计硬件系统，还可用 FPGA芯片的一部分来实现地址译码。 74LS138是常用的8中取1译码器。
微机原理(存储器系统)
只读存储器是一种对其内容只能读出不能写入的存储器。
可擦除可编程只读存储器EPROM(Erasible Programmable
ROM)和电可擦除可编程只读存储器EEPROM(Electric Erasible Programmable ROM)以及近年来发展起来的快擦型 存储器(Flash Memory)具有EEPROM的特点。
C1
C2
2）写入时， T1.T2均导通，数 据线上的信息对C1进行充放电
2018年11月28日
11
(1) 单译码
单译码方式又称字结构，全部地址码只用一 个电路译码，译码输出的选择线直接选中对应 的存储单元。这一方式需要的选择线数较多， 只适用于容量较小的存储器。
(2) 双译码
在双译码结构中，将地址译码器分成行译码器
(又叫X译码器)和列译码器(又叫Y译码器)两部分，
行列选择线交叉处即为所选中的内存单元，这种方 式的特点是译码输出线较少。
+5V WE* CS2 A8 A9 A11 OE* A10 CS1* D7 D6 D5 D4 D3
26
2018年11月28日
SRAM 6264的功能
工作方式 CS1* CS2 WE* OE* D7 ~ D0
未选中 未选中 写操作 读操作
1 × 0 0
× 0 1 1
× × 0 1
× × 1 0
高阻 高阻 输入 输出
2018年11月28日 2
4.1.1
存储器分类
1．按构成存储器的器件和存储介质分类
按构成存储器的器件和存储介质主要可分为： 磁芯存储器、半导体存储器、光电存储器、磁膜、 磁泡和其它磁表面存储器以及光盘存储器等。 从五十年代开始，磁芯存储器曾一度成为主 存储器的主要存储介质。但从七十年代起，半导 体存储器逐渐取代了磁芯存储器的地位。目前， 绝大多数计算机都使用的是半导体存储器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
将每片的地址线、控制线并联，数据线分 别引出。
位扩展特点：
存储器的单元数不变，位数增加。
57
字扩展
地址空间的扩展
芯片每个单元中的字长满足，但单元数不满足。
扩展原则：
每个芯片的地址线、数据线、控制线并联。 片选端分别引出，以使每个芯片有不同的地址范围。
58
字扩展示意图
DB
D0～D7
通常使用的译码器有： 74LS138/9
38
3）部分地址译码
用部分高位地址信号（而不是全部）作为译码 信号，使得被选中得存储器芯片占有几组不同 的地址范围。
下例使用高5位地址作为译码信号，从而使被 选中芯片的每个单元都占有两个地址，即这两 个地址都指向同一个单元。
39
部分地址译码例
1
A19
33
6264芯片全地址译码例
A19
A12
A0
1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 片首地址
A19
A12
A0
1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 片尾地址
该6264芯片的地址范围 = F0000H~F1FFFH
34
全地址译码例
动态RAM集成度高，引脚数目受到小型化封装的限制 内部具有行地址锁存器和列地址锁存器，并带有读出再
生放大器，提高信号输出功率
47
2. 典型DRAM芯片2164A
2164A：64K×1bit 采用行地址和列地址
来确定一个单元； 行列地址分时传送，
共用一组地址信号线； 地址信号线的数量仅
为同等容量SRAM芯 片的一半。
3
存储器分类
按所处的位置不同，分为：
内存和外存 内存：存放当前运行所需要的程序和数据，以便向CPU
快速提供信息，存取速度快，但容量较小，且价格较高 外存：用来存放当前暂时不参与运行的程序、数据和文
件，以及一些永久性保存的程序、数据和文件，存储容 量大，价格低，但存取速度较慢
4
按存储介质，分为：
微机原理第5章存储器系统
单击此处添加副标题内容 单击此处输入你的正文，文字是您思想的提炼，为了最终演示 发布的良好效果，请尽量言简意赅的阐述观点。
第5章
存储器系统
2
主要内容：
存储器系统的概念 半导体存储器的分类及其特点 半导体存储芯片的外部特性及其与系统的连接 存储器扩展技术 高速缓存
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
用多片存储芯片构成一个需要的内存空间； 各存储器芯片在整个内存中占据不同的地址范
围； 任一时刻仅有一片（或一组）被选中。
存储器芯片的存储容量等于：
单元数×每单元的位数
扩展 单元
字节数
字长
扩展 字长
52
2. 存储器扩展方法
位扩展 字扩展 字位扩展
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
10
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
11
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
命中率（H） T=H*T1+（1-H）*T2
单位容量价格（C） 访问效率（e）
66
2. EPROM 2764
8K×8bit芯片 地址信号：A0 —— A12 数据信号：D0 —— D7 输出信号：OE 片选信号：CE 编程脉冲输入：PGM 其引脚与SRAM 6264完全兼容.
67
2764的工作方式
数据读出 标准编程方式
编程写入 快速编程方式
擦除
编程写入：
每出现一个编程负脉冲就写入一个字节数据
存储容量
存储单元个数×每单元的二进制数位数
存取时间
实现一次读/写所需要的时间
存取周期
连续启动两次独立的存储器操作所需间隔的最小 时间
可靠性 功耗
19
§5.2 随机存取存储器
掌握：
SRAM与DRAM的主要特点 几种常用存储器芯片及其与系统的连接 存储器扩展技术
20
一、静态存储器SRAM
将两个或两个以上速度、容量和价格各不相同 的存储器用硬件、软件或软硬件相结合的方法
连接起来
构成存储系统。
系统的存储速度接近最快的存储器，容量接近 最大的存储器。
8
2. 两种存储系统
在一般计算机中主要有两种存储系统：
主存储器 Cache存储系统
高速缓冲存储器
主存储器 虚拟存储系统
磁盘存储器
9
Cache存储系统
1
A17
1 A16
&
0 A15
0 A14
1
0 A13
6264 CS1
高位地址： 1×11000
1011000，1111000
两组地址： F0000H —— F1FFFH
B0000H —— B1FFFH
40
例5-1
用存储器芯片SRAM6116(2K×8b)构成一个4KB 的存储器，要求其地址范围在78000H~78FFFH之 间。
若干存储元构成一个存储单元。
15
2. 内存储器的分类
随机存取存储器（RAM） 内存储器
只读存储器（ROM）
16
随机存取存储器（RAM）
静态存储器（SRAM） RAM
动态存储器（DRAM）
17
只读存储器（ROM）
只读存储器
掩模ROM 一次性可写ROM EPROM EEPROM
18
3. 主要技术指标
71
3. 工作方式
数据读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
全地址译码 部分地址译码
29
1）逻辑门组合---全地址译码
全地址译码有两 种：逻辑门组合 法、译码器法
逻辑门组合法： 依靠门电路对地 址线进行组合， 从而得到需要的 地址范围
使用“与”、
“或”、“非”、
“与非”、“或
非”等
30
例
1
A19
1
A18
1
A17
1
A16
&
0 A15 0 A14 0 A13
1
1
SRAM 6264
CS1
0
CS2
+5V
31
存储器地址
内存地址
片选地址
高位地址
片内地址
低位地址
32
6264芯片的编址
A19
A12
A0
X X X X X X X 0 0 0 0 0 0 0 0 0 0 0 0 0 片首地址
A19
A12
A0
X X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 片尾地址
22
2. 典型SRAM芯片
主要引脚功能 工作时序 与系统的连接使用
23
典型SRAM芯片
SRAM6264：
容量：8K X 8b 双列直插式芯片，
28个引脚，其中一 个空引脚
24
SRAM 6264 控制信号
25
SRAM 6264 写时序
26
SRAM 6264 读时序
27
3. 8088总线信号
68
二、EEPROM
69
1. 特点
可在线编程写入； 掉电后内容不丢失； 电可擦除。
70
2. 典型EEPROM芯片98C64A
8K×8bit芯片； 13根地址线（A0 —— A12）； 8位数据线（D0 —— D7）； 输出允许信号（OE）； 写允许信号（WE）； 选片信号（CE）； 状态输出端（READY / BUSY）。
A19
A12
A0
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 片尾地址
36
全地址译码例
高位地址：0011111
SRAM 6264
0 A19 0 A18 1 A17 1 A16
1 A15 1 A14 1 A13
1
&
CS1
0
CS2
+5V
37
2）译码器全地址译码
使用译码器对高位地 址进行译码，全部地 址线参加单元地址编 码
60
字扩展例
高位地址：
芯片1： 0 0 1 0 芯片2： 0 0 1 1
MEMR
&
MEMW
A19
A19 A18
A16
A18
A17
A17
A16
74LS138
G1 G2A
Y2 G2B
C Y3
B A
芯片1 芯片2
61
字位扩展
设计过程：
根据内存容量及芯片容量确定所需存储芯片数； 进行位扩展以满足字长要求； 进行字扩展以满足容量要求。 若已有存储芯片的容量为L×K，要构成容量为M ×N的存 储器，需要的芯片数为：
8 0 RD、WR 8 8
总 线
MEMR、MEMW
存储器
A19-A0
IOR、IOW 、AEN
A15-A0
输入/输出
28
4. SRAM接口设计
存储器与CPU的接口应该包括三部分内容：
与地址总线的接口 与数据总线的接口 与相应控制线的接口
存储器接口设计关键在于片选信号的连接 片选有两种设计方法
位扩展特点：
存储器的单元数不变，位数增加。
57
字扩展
地址空间的扩展
芯片每个单元中的字长满足，但单元数不满足。
扩展原则：
每个芯片的地址线、数据线、控制线并联。 片选端分别引出，以使每个芯片有不同的地址范围。
58
字扩展示意图
DB
D0～D7
通常使用的译码器有： 74LS138/9
38
3）部分地址译码
用部分高位地址信号（而不是全部）作为译码 信号，使得被选中得存储器芯片占有几组不同 的地址范围。
下例使用高5位地址作为译码信号，从而使被 选中芯片的每个单元都占有两个地址，即这两 个地址都指向同一个单元。
39
部分地址译码例
1
A19
33
6264芯片全地址译码例
A19
A12
A0
1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 片首地址
A19
A12
A0
1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 片尾地址
该6264芯片的地址范围 = F0000H~F1FFFH
34
全地址译码例
动态RAM集成度高，引脚数目受到小型化封装的限制 内部具有行地址锁存器和列地址锁存器，并带有读出再
生放大器，提高信号输出功率
47
2. 典型DRAM芯片2164A
2164A：64K×1bit 采用行地址和列地址
来确定一个单元； 行列地址分时传送，
共用一组地址信号线； 地址信号线的数量仅
为同等容量SRAM芯 片的一半。
3
存储器分类
按所处的位置不同，分为：
内存和外存 内存：存放当前运行所需要的程序和数据，以便向CPU
快速提供信息，存取速度快，但容量较小，且价格较高 外存：用来存放当前暂时不参与运行的程序、数据和文
件，以及一些永久性保存的程序、数据和文件，存储容 量大，价格低，但存取速度较慢
4
按存储介质，分为：
微机原理第5章存储器系统
单击此处添加副标题内容 单击此处输入你的正文，文字是您思想的提炼，为了最终演示 发布的良好效果，请尽量言简意赅的阐述观点。
第5章
存储器系统
2
主要内容：
存储器系统的概念 半导体存储器的分类及其特点 半导体存储芯片的外部特性及其与系统的连接 存储器扩展技术 高速缓存
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
用多片存储芯片构成一个需要的内存空间； 各存储器芯片在整个内存中占据不同的地址范
围； 任一时刻仅有一片（或一组）被选中。
存储器芯片的存储容量等于：
单元数×每单元的位数
扩展 单元
字节数
字长
扩展 字长
52
2. 存储器扩展方法
位扩展 字扩展 字位扩展
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
10
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
11
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
命中率（H） T=H*T1+（1-H）*T2
单位容量价格（C） 访问效率（e）
66
2. EPROM 2764
8K×8bit芯片 地址信号：A0 —— A12 数据信号：D0 —— D7 输出信号：OE 片选信号：CE 编程脉冲输入：PGM 其引脚与SRAM 6264完全兼容.
67
2764的工作方式
数据读出 标准编程方式
编程写入 快速编程方式
擦除
编程写入：
每出现一个编程负脉冲就写入一个字节数据
存储容量
存储单元个数×每单元的二进制数位数
存取时间
实现一次读/写所需要的时间
存取周期
连续启动两次独立的存储器操作所需间隔的最小 时间
可靠性 功耗
19
§5.2 随机存取存储器
掌握：
SRAM与DRAM的主要特点 几种常用存储器芯片及其与系统的连接 存储器扩展技术
20
一、静态存储器SRAM
将两个或两个以上速度、容量和价格各不相同 的存储器用硬件、软件或软硬件相结合的方法
连接起来
构成存储系统。
系统的存储速度接近最快的存储器，容量接近 最大的存储器。
8
2. 两种存储系统
在一般计算机中主要有两种存储系统：
主存储器 Cache存储系统
高速缓冲存储器
主存储器 虚拟存储系统
磁盘存储器
9
Cache存储系统
1
A17
1 A16
&
0 A15
0 A14
1
0 A13
6264 CS1
高位地址： 1×11000
1011000，1111000
两组地址： F0000H —— F1FFFH
B0000H —— B1FFFH
40
例5-1
用存储器芯片SRAM6116(2K×8b)构成一个4KB 的存储器，要求其地址范围在78000H~78FFFH之 间。
若干存储元构成一个存储单元。
15
2. 内存储器的分类
随机存取存储器（RAM） 内存储器
只读存储器（ROM）
16
随机存取存储器（RAM）
静态存储器（SRAM） RAM
动态存储器（DRAM）
17
只读存储器（ROM）
只读存储器
掩模ROM 一次性可写ROM EPROM EEPROM
18
3. 主要技术指标
71
3. 工作方式
数据读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
全地址译码 部分地址译码
29
1）逻辑门组合---全地址译码
全地址译码有两 种：逻辑门组合 法、译码器法
逻辑门组合法： 依靠门电路对地 址线进行组合， 从而得到需要的 地址范围
使用“与”、
“或”、“非”、
“与非”、“或
非”等
30
例
1
A19
1
A18
1
A17
1
A16
&
0 A15 0 A14 0 A13
1
1
SRAM 6264
CS1
0
CS2
+5V
31
存储器地址
内存地址
片选地址
高位地址
片内地址
低位地址
32
6264芯片的编址
A19
A12
A0
X X X X X X X 0 0 0 0 0 0 0 0 0 0 0 0 0 片首地址
A19
A12
A0
X X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 片尾地址
22
2. 典型SRAM芯片
主要引脚功能 工作时序 与系统的连接使用
23
典型SRAM芯片
SRAM6264：
容量：8K X 8b 双列直插式芯片，
28个引脚，其中一 个空引脚
24
SRAM 6264 控制信号
25
SRAM 6264 写时序
26
SRAM 6264 读时序
27
3. 8088总线信号
68
二、EEPROM
69
1. 特点
可在线编程写入； 掉电后内容不丢失； 电可擦除。
70
2. 典型EEPROM芯片98C64A
8K×8bit芯片； 13根地址线（A0 —— A12）； 8位数据线（D0 —— D7）； 输出允许信号（OE）； 写允许信号（WE）； 选片信号（CE）； 状态输出端（READY / BUSY）。
A19
A12
A0
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 片尾地址
36
全地址译码例
高位地址：0011111
SRAM 6264
0 A19 0 A18 1 A17 1 A16
1 A15 1 A14 1 A13
1
&
CS1
0
CS2
+5V
37
2）译码器全地址译码
使用译码器对高位地 址进行译码，全部地 址线参加单元地址编 码
60
字扩展例
高位地址：
芯片1： 0 0 1 0 芯片2： 0 0 1 1
MEMR
&
MEMW
A19
A19 A18
A16
A18
A17
A17
A16
74LS138
G1 G2A
Y2 G2B
C Y3
B A
芯片1 芯片2
61
字位扩展
设计过程：
根据内存容量及芯片容量确定所需存储芯片数； 进行位扩展以满足字长要求； 进行字扩展以满足容量要求。 若已有存储芯片的容量为L×K，要构成容量为M ×N的存 储器，需要的芯片数为：
8 0 RD、WR 8 8
总 线
MEMR、MEMW
存储器
A19-A0
IOR、IOW 、AEN
A15-A0
输入/输出
28
4. SRAM接口设计
存储器与CPU的接口应该包括三部分内容：
与地址总线的接口 与数据总线的接口 与相应控制线的接口
存储器接口设计关键在于片选信号的连接 片选有两种设计方法