PCB串扰分析示例
减小PCB微带线间串扰方法分析
带 线 长 度 ： １＝１ ０ｍｍ； 底 厚 度 ： ０ 基
的 影 响 均 不 明 显 ，因 此 在 一 定 情
ｈ １ ６ ｍ； 质 的 相 对 介 电 常 数 ： ， ＝ ．ｍ 介 ￡
＝４． ４。 空 间 和 时 间 步 长 选 取 如 下 ：
△ ｘ＝ △ ｙ＝ △ ｚ＝ ０． ２ｍｍ ，△ ｔ △ ｘ／ ＝
Ｃｅ ｒ Ｉ ｌ ａｔ ｏｎ ＆ ＥＭ Ｃ ｔｆ ｃ ｌ
增 大 孔 直 径 有 利 于 减 小 串 扰 ， 直 径 越 大 线 间 串 扰 越 小 。 孔 因 此 ， 条 件 允 许 的 情 况 下 可 以 在 增 大 孔直 径 来降 低线 间串扰 。
况 下 可 以 增 大 孔 间 距 从 而 减 小 结 构 的 复 杂 度 。 但 是 孔 间 距 并 不 能
任 意 加 大 ， ４给 出 了 在 孔 间 距 为 图
何 ， 因 子 Ｏｆｔ（ ） 可 以 由 公 式 Ａ／ ￣０ 均
０３ （ ／ｐ ） １＝１，… ， ． ｎ ｎ ｍ１ ３ ， ＂ １ ｎＰｍｌ计 算 得 到 ， 其 中 ｎ ｍｌ表 示 Ｐ 的 层 ｐ ＭＬ
见 图 ２。
ｇ＜
（ ３）
其 中 ， 表 示 攻 击 线 上 信 号 蛐
的 最 高 工 作 频 率 ， 表 示 基 底 的 ￡ 有 效 介 电 常 数
３ 数值 结 果 ．
在 上 述 模 型 中 ， 着 孔 直 径 随
（ ｄ） 、 孔 间 距 （ ｇ） 、 防 护 带 与 强
维普资讯
维普资讯
●● ●●・ ． … ．…
认 证 与 电 磁 兼 容 卷
Ｃ ｅ ｒ Ｉ Ｉ ａ ｔ ０ｎ ＆ Ｅ Ｍ Ｃ ｔｆ Ｃ １
近端串扰与远端串扰分析
近端串扰与远端串扰分析1、串扰的产生串扰是指信号在传输通道上传输时，因电磁耦合对相邻传输线产生的影响。
串扰分为容性耦合串扰和感性耦合串扰。
如图所示，线AB 有信号，此传输线称为动态线，与动态线AB 相邻的传输线CD 称为静态线，此线产生耦合信号。
其中，由耦合电容产生的串扰信号在受害网络上可以分为前向串扰和反向串扰Sc,这两个信号极性相同；由耦合电感产生的串扰信号也分成前向串扰串扰和反向串扰Sl，这两个信号极性相反。
2、串扰的仿真仿真模型如下所示：PCB 叠层结构为六层，传输线采用微带线，位于顶层，第二层为参考平面，驱动器采用3.3V CMOS 的MOD 模型，由于只分析串扰，为了避免反射，两线均采用端接技术。
2.1 线间距对串扰的影响线宽为6mil，线长为3in，信号上升时间为1ns，线到参考平面的距离为10mil。
设置传输线间距分别为10mil，20mil,得到静态线的近端串扰和远端串扰如下：线间距为10mil 时的近远端串扰仿真结果线间距为20mil 时的近远端串扰仿真结果线间距对串扰的影响从仿真结果可以看出：近端串扰和远端串扰随着间距的减小而增大。
这是因为两线间的互容Cm 和互感Lm 随着间距的减小而增大，导致总串扰增大，则在实际设计中可以通过增大线间距来抑制串扰。
2.2 耦合长度对串扰的影响保持其他参数不变，线宽为6mil，线间距为10mil，信号上升时间为1ns，线到参考平面距离为10mil。
设置两条传输线的耦合长度分别为1in 和3in，仿真结果如下：从上图可以看出，随着耦合距离的增大，串扰随之增大。
所以易受干扰的网络应该尽量避免与干扰强的网络长距离并行。
2.3 信号上升时间对串扰的影响保持其他参数不变，线宽为6mil，线间距为10mil，线长为3in，线到参考平面距离为10mil。
设置驱动信号上升时间分别为1ns 和3ns，仿真结果如下：从仿真结果可以看出，随着上升时间的减小，串扰越来越严重。
使用Allegro SI分析串扰
使用Allegro SI分析串扰1 概要高速电路板在进行信号完整性分析的时候，和反射一起的串扰噪声的影响也必须考虑。
本文将介绍串扰噪声的理论基础及如何使用Allegro PCB SI对串扰进行分析：2 所谓串扰噪声※ Aggressor 入侵网络※ Victim 受害网络众所周知，信号传输线路周围有电磁场发生。
当有多个传输线并行布线时，各自的电磁场互相作用、信号间的能量相互作用产生的信号波动。
我们称为串扰噪声。
引起串扰噪声的原因、与耦合电容(互感电容) 与耦合电感(互感电感)是密切相关的。
互容是引起串扰的一个重要因素,互容是两导体间简单的电场耦合,这种耦合在电路模型中以互容的形式表现出来。
互容将产生一个与入侵线上电压变换率成正比的噪声电流到受害线：互感是受到Aggressor导线上电流产生的电磁场的影响，在静止的Victim导线上产生感应电流的现象。
感应电流一部分向Victim导线的近端（驱动器方向）产生正向的近端串扰，同时一部分感应电流流向Victim导线的远端（接受器方向）产生反向的远端串扰。
这种现象很容易让人联想到，传输线路像一条平静的河面,电场像水，信号像船，传输线路的耦合程度像岸堤的高度（高的岸堤耦合就弱）、波浪的大小表示串扰噪声的大小。
A河,B河,C河的3个河排列流动的时候、考虑如果当船沿着正中的B河前进。
船前进的话水被推到前方、前方的波浪比较激烈（这个和远端串扰对应）。
船后方、是与船一起伸长的航迹。
（这个和近端串扰对应。
）如果B河发生了的波浪、会流向岸堤内的A河。
另一方面、波浪不易进入岸堤高的C河，而产生波浪。
试着考虑如果在这里，船前进的速度变化了，船的速度上升的话根据船的前进发生的波浪将变得更大、作为结果A 河的波浪也变大。
其次，试着考虑B河和并行流的距离长的情况、并行流的距离长、那么流入的水也就多、作为结果A河的波浪变得大。
上面是串扰噪声一个形象的概述，下面我们就用模拟的方法去确认串扰噪声的行为。
高速电路PCB中串扰的仿真分析与抑制对策
高速电路PCB中串扰的仿真分析与抑制对策作者：周劲松来源：《电子世界》2012年第22期【摘要】针对串扰在高速电路印刷电路板（PCB）设计中造成严重的信号完整性问题，介绍一种可尽早发现串扰引起的问题的方法。
首先利用信号完整性仿真软件HyperLynx，建立两条攻击线夹一条受害线的三线平行耦合串扰仿真模型；然后通过仿真分析传输线平行耦合长度、平行耦合间距、传输线类型、信号层与地平面层之间的介质厚度等因素对串扰噪声的影响；最后综合这些影响因素，并根据PCB设计顺序，给出抑制串扰的详细措施。
实践表明，这些措施对高速PCB的设计，具有实用、可靠和提高设计效率的意义。
【关键词】串扰；高速PCB；信号完整性1.引言随着半导体技术的飞速发展，集成电路（IC）的集成规模越来越大，体积越来越小，速率越来越高。
在高速电路印刷电路板（Printed Circuit Board，PCB）中，由于IC芯片时钟频率的不断提高，开关时间迅速缩减，通用处理器的主频已经达到GHz级，开关时间已由微秒级下降到皮秒级，导致高速PCB上的互连线成为具有传输延迟和特征阻抗参数的传输线。
随着电路的噪声容限和时序容限不断减小，高速信号在互连线上传输时将发生反射、延迟、过冲、振铃、地弹、串扰等问题，从而影响到波形质量的完整性和信号时序的完整性，即产生信号完整性问题[1]。
其中，相邻传输线之间的互感和互容引起的串扰耦合噪声对电路性能的影响尤为严重，串扰是导致高速电路PCB中产生信号完整性问题的主要噪声之一，过大的串扰会引起电路的不稳定或时序混乱，甚至导致系统无法正常工作[2]。
为了缩短高速PCB的设计周期，及早发现串扰引起的问题，利用信号完整性仿真软件，对高速电路PCB中三条并行耦合互连线进行了串扰仿真，分析了传输线平行耦合长度、传输线平行耦合间距、传输线类型、信号层与地平面层之间的介质厚度等因素对串扰的影响，根据PCB设计顺序，给出了高速电路PCB设计中抑制串扰的详细措施。
PCB串扰分析示例
PCB串扰分析示例PCB串扰分析（PCB Crosstalk Analysis）是在PCB设计过程中对信号之间的串扰进行分析和验证的一项重要工作。
串扰是指在PCB中的不同信号线之间出现的相互干扰或干扰现象，可能导致信号失真、噪音增加以及系统性能下降等问题。
因此，通过串扰分析可以及早发现和解决潜在的问题，确保PCB设计的可靠性和稳定性。
下面以一个实际的示例来介绍PCB串扰分析的过程。
假设我们有一个含有多个信号线的PCB板，其中包括时钟信号、数据信号和电源信号等。
我们首先需要绘制出PCB板的电路图，包括所有的信号线连接。
然后，根据电路图，进行布局布线，将不同的信号线分离开来，避免彼此干扰。
接下来，我们将使用一些专业的PCB设计和串扰分析工具，如Altium Designer、Hyperlynx等，进行串扰分析。
首先，我们需要对每个信号线的电压和电流进行建模和仿真。
通过仿真，我们可以得到每个信号线的传输参数，如内阻、电容等。
然后，我们可以使用传输线建模方法来模拟信号线之间的相互耦合和传输特性。
通过建模，我们可以计算得到信号线之间的耦合系数，即串扰系数。
串扰系数表示当一个信号在一个线上驱动时，在相邻线上引起的干扰程度。
接下来，我们可以使用电磁仿真工具对PCB布局进行模拟和仿真。
通过模拟，我们可以分析并评估不同布局方式下的串扰情况。
在模拟和仿真过程中，我们需要关注以下几个方面：1.信号线距离：信号线之间的距离越小，串扰越大。
因此，我们需要合理规划信号线的布局，保持信号线之间的距离。
2.信号线走向：信号线的走向也会影响串扰的程度。
例如，平行走向的信号线会有更大的串扰效应。
因此，我们可以通过改变信号线的走向来减小串扰。
3.信号线层间距离：在多层PCB板设计中，不同层之间的信号线也会相互干扰。
因此，我们需要考虑层间距离的设置，以减小层间串扰。
此外，我们还可以采取一些额外的措施，如使用地平面层、屏蔽罩等，来降低串扰的影响。
PCB影响辐射骚扰超标之分析_郭正铭
1 前言电磁兼容性是电子电器产品一项非常重要的质量指标。
它不仅关系到产品本身的工作可靠性和使用安全性，而且还可能影响其它设备和系统的正常工作，关系到电磁环境和保护问题等。
2 PCB 中的EMC在设备或系统设计的初始阶段,要先明确产品要通过的测试标准要求,以此做为EMC 设计的最终目的,同时从多方面进行电磁兼容设计考虑，把电磁兼容的大部分问题解决在设计定型之前,可得到最高的效费比。
如果等到生产阶段再去解决，非但在技术上带来很大的难度,而且会造成人力、财力和时间的极大浪费。
图1是EMC 设计的效费比图表。
摘要：本文就通过信息产品的PCB LAYOUT 的电源布局不合理而引起的产品辐射骚扰测试超标现象,逐一发现、分析、解决之辐射骚扰超标的问题,然后提出改正之方法并且加以验证之。
最后对以上之现象加以综述,并且对将来类似产品的PCB LAYOUT 提出了建议及见解。
Abstract：This paper makes a discussion on the EMC design rules of power layout by a radiation failure case, then one by one, to find, analyze, and solve the problem of radiation failure, and then make corrections and verification. Finally, the article sums up the above phenomenon and puts forward recommendations and opinions for PCB LAYOUT of similar products in the future.关键词：电磁兼容性；辐射骚扰；印制电路板；电磁干扰Key words：Electromagnetic Compatibility(EMC)；radiated disturbance；PCB；electromagnetic interferencePCB 影响辐射骚扰超标之分析Analysis of the Reason for PCB Impact on Radiated Disturbance Outside the Standard文 | 四川省电子产品监督检验所郭正铭中国赛宝（四川）实验室从图1可以看出,如果前期考虑的很多EMC 措施的话，包括从产品的结构、电路原理图、PCB、软件等多方面的EMC 措施,那这个产品就可能很顺利通过各种标准的EMC 测试,节约了上市时间和产品成本,而且也提高了产品的可靠性。
PCB传输线间串扰抑制方法分析
传输线间单位 长度互电 感, Cii ( i = 1, 2, 3) 为单 位长 度上的
自电容, Cm1 Cm2 Cm 3 分别为传输线间单位长度互电容。
将式 (1) 去耦可得二阶微分方程:
52 5z2
V^
(
z)
=
( jX ) 2LC V^ ( z )
( 6a)
52 5z2
I^
(
z)
=
( jX ) 2LC
2 原理
多层 PCB 上的传 输线 可以 用微 带线 和 带状 线建 模 [2] , 本文仅针对普 通的微带线 模型进 行分析。 将 PCB上 两条平 行传 输线放 置在介质 板同一 面, 如图 1 所示, 其中一 条线一 端接有信号源 , 源内阻为 Zs, 另 一端接 有负载, 阻抗 为 Zl, 称 为发射线; 另一条线 两端接负 载, 阻抗分别 为 RNE 和 RNE, 称 为受扰线, 两条传输线有公共接地平 面。传输线 线宽为 w, 线 间距为 s, 长度为 L, 基板相对介电常数为 Er, 基板厚度为 h。
收稿日期: 2009 - 06- 12
杂, 理论分析比较困难。本文利用网络 级联的方法 来分析加 有保护带的传 输线。该 方法将 加保 护带传 输线 等效 为一系 列端口子网络 级联, 各子网络由传输线 部分和接地 柱部分组 成, 传输线部分用传 输线理 论近 似, 金属接 地柱 用阻 抗模型 近似, 求得各子网络 传输矩 阵, 通过 传输矩 阵将 各子 网络级 联得到传输线 终端响应。通过对结果分析发 现, 加 入保护带 能有效的抑制线间串扰 。同时, 保护带参数 ( 接地柱间 距、半 径 )变化对传输线间串扰有明显影响。
根据传输线理 论, PCB 传输 线满 足下 面两 个条 件时, 传 输线上的电压电流可 用多导体传输线方程表示:
PCB传输线间串扰抑制方法分析
结果表明 ， 加入保护带 能有效地抑制线间串扰 ， 保护带参数 （ 接地柱间距 、 半径 ） 的变化对串扰抑制有明显影 响。研究对工程 中正确设 置保护带 以降低 串扰提供了必要的参考。
关键词 ： 兼容 ； 电磁 串扰 ； 输 线 理 论 ； 护 带 传 保
中 图分 类 号 ：Ｍ１２ Ｔ ５ 文 献 标 识 码 ： Ｂ
，
ａ ｅ ｍｏ ｌ ｒｖａ ｈｏｅｓ ｃｉｎｓａｅ ｕ ｅ ｏ ｓｍｕ ａｅ ｔｅ ｇ ａ ｄ ｔａ ｅ．Ｔｈｅｒ ｓ ｔ ｈ ｗ ｈ ｆ ｃ ｉｅ ｅ ｓｏ ｒ ｓａｋ ｎｅ ｄｅｉ ｆ ｉ ｌ ｅ ｔ ｎｇｏ ｏ ｒ ｓ ｄ ｔ ｉ ｌ ｔ ｈ ｕ ｒ ｒｃ ｅ ｕｌｓｓ ｏ ｔ ｅ ｅｆ ｔｖ ｎ ｓ ｆｃｏｓｔ ｌ ｅ
Ａｎ ｌ ｓｓ ｏ ｏ ｓ ａ ｋ Ｒｅ ｃ ｉ ｎ ｉ ａ ｍ ｉｓｏ ｎ ｓ ｏ ａ ｙ ｉ ｆ Ｃｒ ｓ ｔ ｌ ｄｕ ｔｏ ｎ Ｔｒ ｎｓ ｓ ｉ ｎ Ｌｉ ｅ ｎ ＰＣＢｓ
Ｄ ｉｇ—ｈ ｉＤ Ｎ ｕ ， Ｕ ｈ ｎ— ｉ ｇ Ｕ Ｔｎ ｕ， Ｉ Ｇ Ｊｎ Ｇ Ｏ Ｃ ｅ ｊ ｎ ａ
Ｐ Ｂ电路 设 计 中不 容 回避 ， 经 成 为 电磁 兼 容 的焦 点 问 题 之 Ｃ 已
。
杂 ， 论 分 析 比较 困难 。本 文 利 用 网 络 级 联 的方 法 来 分 析 加 理
有保 护带 的传 输线 。该 方法 将加保 护带 传输 线等效 为一－ 系
列 端 口子 网络 级联 ， 子 网络 由传 输 线 部 分 和接 地 柱 部 分 组 各
ｌ ｅ ， ｅ ｌｉｅ ｉ ｈｌｓ ｈｃ ｅｅｃｎｅｔ ｙｍｉ ｏｔｐ ｎｔｅｔ ｆ ｉ ｈｌｓ ｎ ｒｕｄ ｄ（ｕ ｒ ａｅ ｉ ｓ ｍ ｔ ｌｄｖ ｏ ｉ ｗ ｒ ｏｎｃｅ ｂ ｃ ｓｉｓｏ ｐｏ ｖ ｏ ｄｇｏｎ ｅ ｇａｄｔ ｃ ） ｎ ａ ｆｌ ａ ｅｗ ｈ ｄ ｒ ｒ ｈ ｏ ａ ｅ ａ ｒ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6
未处理 净化进攻线 减小介质厚度 减小耦合长度
4.5
增大线间距
受害线源端上的串扰电压
26
源端与远端串扰的变化比较
远端串扰
158
近端串扰
1082
70 213
114
70 25 15 34
25
未处理 端接 介质厚度
6
4.5
未处理
端接
介质厚度
耦合长度 增大线间距
耦合长度 增大线间距
图示可以看出两端对于改善串扰的效果程度很相似
附件2——用Hyperlynx仿真串扰
串 扰 形 成 机 理
串 扰 问 题 的 发 现串 扰 问来自题 的 解 决小结
1
串 扰 形 成 机 理
• 串扰—是指有害信号从一个线网转移到相邻线网。
信号（噪声源） 攻击线 攻击回路 静态线 受害回路
2
串 扰 问 题 的 发 现
导入 PCB板
本课件针对软件protel 99se 已经制作好的PCB图进行后仿真。
8
对指定线网进行仿真2
② 在菜单栏中激活串扰分析功能，并设置串扰阈值为 125mv,如下图。计算方法：5V×5%÷2 =125mv
9
对指定线网进行仿真3
③ 设置管脚模型，将进攻线网源端的IC1.23模型改为 “COMS,5V,ULTRA-FAST”，受害线网设置为静态常 零。 如下图所示：
10
对指定线网进行仿真4
22
远端上串扰的前后对比1
• 远端上串扰如下图所示：
未处理： 处理后：
峰-峰值：1082mv
峰-峰值：24mv
23
远端上串扰的前后对比2
1082
70
1. 图中长方体柱代表串扰电压的大小
图中串扰电压的单位为毫伏
213 114
2. 从左往右以此为处理串扰的步骤
从图中可知，串扰问题有较大的改善
34
未处理 净化进攻线 减小介质厚度 减小耦合长度
对于重要的信号线网，可将其设计成带状线以获得较好的串扰抑制效果。 在满足系统要求的情况下，尽量使用低边沿速率器件。 工程应用中一般不采用减小介质厚度而采用不同的端接策略。
29
16
减小信号线与返回路径间的介质厚度1
• 为了更好的减小串扰，我们减小信号线与返回路径之间的 介质厚度，由原来的10mile改为6mile,设置如下图所示：
17
减小信号线与返回路径间的介质厚度2
在净化进攻线与受害线的基础上，减小信号线与返回路径 间的介质厚度后的受害线上的串扰情况如下图所示：
④ 在菜单栏中查看耦合区域，如下图所示：
11
对指定线网进行仿真5
⑤ 打开数字示波器，运行串扰仿真，如下图所示：
红：进攻线源端 紫：进攻线远端 黄：受害线源端
绿：受害线远端
从左图可以看 出：受害线远 端上的串扰很 严重，峰-峰值 达：1082mv
12
串 扰 问 题 的 解 决
净化进攻线
减小信号线 与返回路径间的 介质厚度
黄：受害线源端 绿：受害线远端
从左图可以看 出：受害线远 端上的串扰有 明显改善，减 小为原来串扰 的2.9%。 左图 峰-峰值34mv
20
增大线间距1
• 增大耦合区的线间距，设置对话框如下图所示：
21
增大线间距2
• 修改耦合长度后，受害线上串扰如下图所示：
黄：受害线源端 绿：受害线远端
从左图可以看 出：受害线远 端上的串扰有 一定改善，减 小为原来串扰 的2.2%。 左图 峰-峰值24mv
25
增大线间距
受害线远端上的串扰电压
24
源端上串扰的前后对比1
• 源端上串扰如下图所示：
未处理： 处理后：
峰-峰值：158mv
峰-峰值：4.5mv
25
源端上串扰的前后对比2
158
120
70
1. 图中长方体柱代表串扰电压的大小
图中串扰电压的单位为毫伏
25 15
2. 从左往右以此为处理串扰的步骤
从图中可知，串扰问题有较大的改善
5
对整板进行批处理
点击图标
First
如右图进行设置，只选择 “检测串扰项” 点“下一步” 选择串扰的阈值为 125mv 计算方法：5V×5%÷2 =125mv 点“下一步” 修改上升边为1ns, 点击“完成”，生成报告文件
Second
Third
Creatvity
6
对整板进行批处理后的报告文件
报 告 文 件
27
各信号处理前后的对比
• 各信号处理前后如下图所示：
未处理： 处理后：
图示充分说明了改善串扰的效果程度
28
小
结
在PCB设计时减小串扰的方法：
若无法加大线间距，则正确的端接可以消除大部分反射，从而减小串扰。
加大线间距，减小平行走线长度，相邻信号层走线应彼此正交以减小耦合。
若空间允许，可在串扰严重的两线间插入一条防护线降低耦合减小串扰。
1.最大允许的串扰………..125mv 2. 受害线网 NetIC_23
-进攻线网NetIC_21………..476mv
3. 受害线网 NetIC_21 -进攻线网NetIC_23……….476mv
7
对指定线网进行仿真1
① 从报告文件中发现线网NetIC_21和NetIC_23之间存 在严重串扰，故选择NetIC_21作为受害线网，指定对 其进行详细仿真。
从左图可以看 出：受害线远 端上的串扰有 明显改善，减 小为原来串扰 的42.8%。 左图 峰-峰值464mv
15
净化进攻线2
• 在净化进攻线的基础上，进一步对受害线进行源端端接 50Ω的电阻，从而改善受害线上的反射，降低串扰。
黄：受害线源端 绿：受害线远端
从左图可以看 出：受害线远 端上的串扰有 明显改善，减 小为原来串扰 的19.6%。 左图 峰-峰值213mv
黄：受害线源端 绿：受害线远端
从左图可以看 出：受害线远 端上的串扰有 明显改善，减 小为原来串扰 的10.5%。 左图 峰-峰值114mv
18
减小耦合长度1
• 导出端接后的PCB图到拓扑结构图，并修改耦合长度，如 下图所示：
修改前：
修改后：
19
减小耦合长度2
• 修改耦合长度后，受害线上串扰如下图所示：
增大线间距
减小耦合长度
解决串扰 常用的四种方法
13
解决串扰的步骤
Net Net Net Net Net
未经处理的串扰线网
净化进攻线 减小信号线与返回路径间的 介质厚度
减小耦合长度
增大线间距
14
净化进攻线1
• 打开管脚设置对话框，对进攻线网源端接端接电阻50Ω， 此时受害线上的串扰如下图所示：
黄：受害线源端 绿：受害线远端
发 现 串 扰
对整板进 行批处理
发现整个PCB板中存在的串扰问题。
对指定线 网进行仿真
选择串扰最严重的线网，并进行 仿真。
3
导入PCB板1
从Protel中把已画好的PCB文件导出另存为.HYP格式的 文件，放到Hyperlynx的安装文件夹Demo_Files下。
4
导入PCB板2
• 打开Hyperlynx软件，点击图标 打开文件夹，选择刚 才导出的PCB文件，导入到Hyperlynx软件中，如下图：