高速ADC及其在宽带数字接收机中的应用

对本文后面给出的具体应用实例, 在设计过程中, 首先选择 2 至 4 倍 f u 的采样频率开始, 根据系统的
·30·
遥 测 遥 控
2005 年 3 月
要求选择抗混叠滤波器和高速ADC。本系统也基于这一原则设计, 针对系统带宽 250M H z, 即有用信号 f u 可能在DC 至 250M H z 范围内, 选择采样率约 3 倍于有用信号频率, 即 f s 为 800M H z。 2. 2 孔径抖动
0. 5f s
fs
(a)
0. 5f s
fs
(b)
图2 基带抗混叠滤波器过渡带对 系统动态特性的影响
抗混叠滤波器过渡带的陡度要求和采样率之间进行权衡。 选择较高的采样率, 可降低过渡带的陡度要求
(从而降低了滤波器的复杂程度) , 但这要以高速ADC 和高数数据处理为代价。图 2 (b) 示出了在相同的截 止频率的动态范围的条件下, 增加采样率后的效果。
2. 3 ADC 的失真和噪声 实际的采样ADC 包括内部
集成的采样保持器, 不论其结构 如何不同, 均具有如图 4 中所示 信道部分 的噪声和失真源。 信道部分抗混
叠滤波器的不理想, 驱动放大器 的噪声和失真以及直流耦合时的
温漂、交流耦合造成的阻抗变化
等都会使送入 ADC 的采样信号 ADc 质量变差; 宽频带模拟前端放大 器产生的宽频带噪声、非线性失
0. 5f s
fs
1. 5f s
2f s
频率
的信号或镜像。 当 f u 超过 zone1 区时, 其镜像 f s- f u 仍落在 zone1 区, 从图 1
图1 对模拟信号f u以f s采样率采样出现的镜像
看出, 如果无用的信号出现在 zone1 区, 势必产生混叠频率。这与模拟信号的混叠过程类似, 为了去除奈奎
于孔径抖动 tj 的存在, 使得输入的模拟信号值在孔 径时间内是不确定的, 从而导致孔径抖动误差△A (电压误差) ; 从另外一个角度来看, 孔径抖动实际上
导致了采样间隔的不确定, 当仍以标称的时间间隔
对采样信号进行重构时, 其中必然包含孔径抖动误 差所导致的噪声。 由孔径抖动误差所导致的噪声将
图 3 孔径抖动示意图
第 26 卷第 2 期
高速 ADC 及其在宽带数字接收机中的应用
·31·
N ADC
R SND = 20lo g
N
2 ADC
+
Π2 f - 3dB
2. 5N en R FS
2
(2)
其中, N ADC: ADC 的等效噪声, 单位为 ΛV
f - 3dB: ADC 的- 3dB 输入带宽, 单位为M H z
的性能可知 en 为 2. 7nV H z; R FS为 0. 8V 。则计算的 R SND 为- 0. 031dB。可以看出, 用本系统中的驱动电 路来驱动ADC 时, 所产生的信噪加失真比只恶化了 0. 031dB , 所以获得了很好的驱动效果。 2. 4 ADC 的性能测试
ADC 静态测试的方法已研究多年, 国际上已有标准的测试方法, 但静态测试不能反映ADC 的动态特 性, 因此有必要研究动态测试方法。 动态特性包括信噪比 (SN R )、信号与噪声加失真之比、总谐波失真 (THD )、无杂散动态范围 (SFDR )、双音互调失真 (T T IM D ) 等。
采样的频域输出示于图 1, 围绕每 个 f s 的倍频处出现原来信号的镜像或 混叠 ( Im ages o r A lia ses) ( 见图中虚线 f I)。 从 DC 到 0. 5fs 频带定义为奈奎斯 特带宽 (N yqu ist B andw id th) , 整个频谱 可划分为无限个奈奎斯特区, 每个区的
主题词 高速 ADC 宽带接收机 性能测试 频域分析 时域分析
前 言
随着集成电路制造工艺的不断改进, 新材料的引入以及数字信号处理技术的不断进步, 高速模数转换 器 (ADC) 广泛应用于数字信号处理系统, 以实时的数字信号处理取代传统的模拟信号处理方法。 高速 ADC 在雷达、测控、高速数传以及其它高速数据采集系统和宽带数字化接收系统中都得到广泛的应用。尤 其是数字技术广泛应用于各类电子产品的今天, 对信号带宽及传输速率都提出了越来越高的要求, 高速 ADC 作为模拟量转化为数字量的核心部件, 起着不可替代的作用。高速ADC 的应用使得数字部分向天线 方向推进, 整个系统中数字电路的份额急剧上升, 这必将有利于系统整体性能的提高[1]。 这一趋势使得超 宽带数字化接收系统的设计实现成为可能, 解决了一直以来制约着宽带数字化接收技术发展的高速采样 瓶颈问题。
ROS =
fs 2f u
fu
fI
fIΒιβλιοθήκη (1)fIfI
0. 5f s
zone1
zone2
fs
1. 5f s
2f s
zone3
zone4
频率
带宽都等于 0. 5f s。 通常, 将 ADC 输出
fI
的采样数据送至数字信号处理单元作
fu
fI
fI
fI
FFT 处理, 但是 FFT 只能提供 DC 到
0. 5f s 带宽的输出频率, 即出现在 zone1
斯特带宽以外的频率分量, 应该在采样器或ADC 之前进行滤波, 即放置基带抗混叠滤波器。
由上述知, 理想采样器的输入前端没有输入滤波器, 任何一个超出奈奎斯特带宽的任何频率分量 (无
论是信号或噪声) 都被混叠到第一奈奎斯特区。 因此, 几乎所有的采样ADC 都用抗混叠滤波器最大限度 地滤掉不需要的信号和噪声。
孔径抖动又称为孔径时间抖动或孔径不确定,
它是指ADC 采样时钟 (通常作用于采样保持器) 的 各个采样脉冲边沿出现时刻的不确定性, 如图 3 所
示。 对于高速 ADC 而言, 这一特性显得尤为重要。 通常, 孔径抖动 tj 以时间 (p s 量级) 表示 (一般为时 间变化量的有效值) 。对于一个动态模拟信号, 由
如果ADC 的输出送至长度为M 的缓冲存储器, 再经过 FFT 处理器得到频谱输出, 则 FFT 处理同样会带 来误差。
在此给出的ADC 的前端驱动给系统带来了噪声和失真, 这就使得系统的信噪加失真比 (S IND ) 有一 定程度的减小。由后面的分析可知, 这将减小ADC 的有效分辨率, 即有效位数 (ENOB )。所以要求ADC 驱 动 电路的噪声尽可能地小。 系统由于ADC 驱动电路而减小 (损失) 的信噪加失真比 R SND 可用公式 (2) 计 算[6 ]:
1 高速 ADC 的主要特点
高速 ADC 比普通的 ADC 具有下列多种特点: ①一般情况下, 模拟、数字部分均单独供电; ②差分模 拟输入有较强的抑制共模干扰的能力; ③较宽的全功率输入信号带宽, 满足了宽带输入的要求; ④适合高 速传输的数字输出信号格式; ⑤功耗低、性能高[2]。
高速ADC 的主要优点是 (1) 集成度高, 将基准电压源, 采样保持器和增益放大器等外围单元电路与ADC 一起集成到一个芯 片上; (2)ADC 内部的模拟和数字部分单独设有各自的电源, 甚至由独立的地管脚, 这种模拟数字分别供电 的工作方式, 为相应 PCB 的设计提供了方便, 也能获得更好的电气特性, 达到更高的系统性能; (3) 低价格, 低功耗, 迎合了目前多数电子系统的成本控制要求。 同样, 功耗问题越来越多地引起设计 工程师们的关注, 尤其是在航空航天应用领域, 星上弹上产品的能源尤显宝贵, 所以对降低功耗提高产品 的可靠性提再高的要求都不为过; (4) 供电电压逐渐降低, 这使得高速ADC 在低电压系统中有广阔的应用前景, 这也必将是未来高速 ADC 发展的方向; (5) 高速输出数据通常为适合高速传输的信号形式, 如LVD S、LV PECL 等信号形式, 均具有低电压、 低功耗、小摆幅及差分传输等优点, 能够很好地保证采样所得数据的有效而可靠地传输。 随着计算机、通信及雷达等技术的飞速发展, 促使高速ADC 有了长足的进步, 牵动着ADC 制造商研 制出许多新工艺、新结构的高速ADC, 例如出现闪烁 (fla sh ) 并行式 ADC, 多级 (流水线) 式 ADC, 每级一
模拟输入 滤波 放大
* 噪声 * 失真 * 带宽限制
fs
采样保持 * 噪声 * 失真 * 带宽限制 * 孔径抖动 * 带宽限制
N 量化编码
至储存 * 量化噪声 * 微分线性误差 * 积分线性误差
N
频率输出
驱动存储器 M 点FFT处理器
* FFT运算的舍入误差 * FFT的处理带宽等
图4 ADC的噪声和失真源
正确地制定抗混叠滤波器的技术指标是非常重要的。 首先应该知道被采信号的特性。 假定最高有用
频率是 f u, 抗混叠滤波器通过DC 到 f u 的信号, 而衰减掉高于 f u 的信号。假定滤波器的截止频率等于 f u,
从最小衰减到最大衰减有限过渡带对系统的动态范围的影响示于图 2 (a)。
假定输入信号在高于最高有用频率 f u 频带内 仍具有满刻度分量, 从图 2 中阴影部分可以看出, 超
引起高速数据采集系统信噪比 (SN R ) 下降。 因此, 在应用高速 ADC 的系统设计中, 对孔径抖动应予以充 分重视。
通常, ADC 自身的孔径抖动是厂商提供的一项性能指标, 使用者很难控制; 另一方面如果采样时钟的 相噪特性较差, 同样会带来类似孔径抖动的误差。 所以, 为获得较好的采样性能, 必须精心设计高速ADC 的采样时钟, 这也是成功使用高速ADC 的关键。
fu
fs fu
fu
fs fu
过 f s- f u 的镜像信号混叠到DC 到 f u 频带内。由于 DR
混叠信号和实际信号不可区分, 所以限制了动态范
围 (DR ) , DR 的范围示于图 2。 抗混叠滤波器的过渡带 f u 至 f s- f u 宽度, 由