第八章 MCS-51单片机的并口扩展技术
合集下载
第八章MCS-51单片机扩展技术
§8.3 读写控制、地址空间分配
二．存储器地址空间分配
1．线选法
４Ｋ×８ROM
2ｋ×８RAM
§8.3 读写控制、地址空间分配
二．存储器地址空间分配
1．线选法 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 ROM(1) 0 2732 0 0 ROM(2) 1 2732 1 1 RAM(2) 1 6116 1 1 RAM(1) 1 6116 1 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 0 1 1 0 0 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 …….. …….. …….. 7FFFH B000H BFFFH D000H DFFFH E000H 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 ……. 地址范围 7000H
1
1
1
0 1
1
1 1 1 1 1 1 1 1 1 1
EFFFH
§8.3 读写控制、地址空间分配
二．存储器地址空间分配
1．线选法
４Ｋ×８ROM
2ｋ×８RAM
§8.3 读写控制、地址空间分配
二．存储器地址空间分配
1．线选法 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 ROM(1) 0 2732 0 0 ROM(2) 1 2732 1 1 RAM(2) 1 6116 1 1 RAM(1) 1 6116 1 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 0 1 0 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 …….. …….. …….. 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 ……. 地址范围 7000H …….. 7FFFH B000H
第08章MCS51单片机系统扩展
表8-1 线选法三片存储器芯片地址分配表
无关位 A15 A14
片外地址线 A13 A12 A11
二进制表示 片内地址线
A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
16进制表 示
芯 11 片 .. Ⅰ
11
芯 11 片 .. Ⅱ
11
芯 11 片 .. Ⅲ
11
110 ... 110 101 ... 101 011 ... 011
因两根线(A13、A14)未用，故两个芯片各有22=4个重叠的 地址空间。重叠的地址范围如下：
芯片1： 00000000000000000~0001111111111111，即0000H~1FFFH； 00100000000000000~0011111111111111，即2000H~3FFFH； 01000000000000000~0101111111111111，即4000H~5FFFH； 01100000000000000~0111111111111111，即6000H~7FFFH；
00000000000 . .. . . . . .. . . 11111111111 00000000000 . .. . . . . .. . . 11111111111 00000000000 . .. . . . . .. . . 11111111111
F000H ～
F7FFH E800H
～ EFFFH D800H
芯片数目
系统扩展容量 存储器芯片容量
系统字长 存储器芯片字长
（2）地址总线(AB)：地址信号用于寻址存储单元或I/O端口。由 P0口和P2口共同提供。
（3）控制总线(CB)：控制总线用于协调控制数据信 息和地址信息的正确传送。
第八章MCS51单片机的系统扩展
全译码法的特点：
优点： 1. 地址空间连续，且唯一确定，不存在地址
重叠现象 2. 能充分利用内存空间（地址连续）； 3. 当译码器输出端留有空余时，便于继续扩
展存储器或其它外围器件 缺点:电路连接复杂一些。
三、部分译码法
部分译码法：是指单片机片选地 址线中只有一部分参加译码，其余 部分是悬空的。
➢特点：集成度高，功耗小，价格低，电路较 复杂（需要刷新电路和相应的控制逻辑）， 广泛用于存储容量大的微机系统。
（3） 集成RAM（iRAM）
➢iRAM（Integrated RAM）是一种带 刷新逻辑电路的DRAM。因自带刷新逻 辑而简化了与微处理器的连接电路。常 用芯片2186
➢特点：兼有静态、动态RAM的优点。 使用它和使用SRAM一样方便，
(3) 紫外线擦除可编程ROM（EPROM） ➢ 用户利用编程器写入信息 ➢ 其内容可更改：在紫外线照射下使电路复位，原存
信息被擦除，然后重新编程。能反复多次使用。 ➢ EPROM广泛应用于各种微机系统，通常采用的标准
芯片有： 2716（2KB） 、2732（4KB） 2764（8KB） 、27128（16KB） 27256（32KB）、27512（64KB）。
（1） 静态RAM（SRAM）
➢基本存储单元是MOS双稳态触发器。一 个基本存储单元可存储一位二进制信息。 常用芯片6116（2KB），6264（8KB）
➢特点：集成度较低，功耗较大，电路连 接简单，断电信息丢失（易失性），常 用于存储容量较小的微机应用系统
（2） 动态RAM（DRAM）
➢利用MOS管的栅极和源极之间的电容来保 存信息。由于栅源极间电容的电荷量会逐渐 泄 漏 ， 因 此 需 要 刷 新 。 常 用 芯 片 有 2164 （64K位）等。
(信息与通信)第8章+MCS-51单片机系统基本扩展技术
扩展方式
通过地址总线、数据总线和 控制总线与单片机连接，实 现中断系统的扩展。
注意事项
选择合适的中断系统扩展芯 片，考虑中断源数量、优先 级和处理方式等因素，同时 要注意与单片机的兼容性。
定时器/计数器扩展
注意事项
选择合适的定时器/计数器扩展芯 片，考虑定时/计数范围、分辨率 和触发方式等因素，同时要注意 与单片机的兼容性。
扩展方法
通过地址总线、数据总线和控制总线与单片机连接。
注意事项
选择合适的计数模式和触发方式，配置定时/计数初值。
串行通信接口扩展实例
串行通信接口扩展概述
为了实现单片机与其他设备之间的通信，可 以扩展串行通信接口。
实例
使用RS-232标准扩展串行通信接口。
扩展方法
通过串行通信接口与外部设备连接，实现数 据传输。
常用扩展芯片 常用的输入/输出端口扩展芯片包 括8255、8155等。
扩展方式 通过地址总线、数据总线和控制 总线与单片机连接，实现输入/输 出端口的扩展。
中断系统扩展
中断系统扩展概述
为了满足实时处理和多任务 处理的需求，可以对MCS51单片机系统进行中断系统 扩展。
常用扩展芯片
常用的中断系统扩展芯片包 括8259、82C59等。
信息与通信第8章：MCS51单片机系统基本扩展技 术
• MCS-51单片机系统简介 • MCS-51单片机系统基本扩展技术 • MCS-51单片机系统扩展技术实例 • MCS-51单片机系统扩展技术的优势与
挑战 • MCS-51单片机系统扩展技术的未来发
展
01
MCS-51单片机系统简介
MCS-51单片机的特点
03
MCS-51单片机系统扩展技术实例
MCS-51单片机系统扩展技术
图13 常用静态RAM芯片管脚配置
表1 6264的操作方式
图14 6264静态RAM扩展电路
返回本节
3.2 动态RAM扩展电
1．2164A动态RAM扩展 行列地址选通信号 刷新方法 地址信息延时的实现
图15 2164A芯片
图16 64K动态RAM扩展电路
图 17 （a）8051 80 51 和 21 64 总 线 定 时 波 形
图 18 28 17 管 脚 配 置
A
图 19 21 86 集 成 动 态 RAM 扩 展 电 路
返回本节
4 输入/输出口扩展技术
4.1 简单I/O口扩展 4.2 可编程I/O口扩展
返回本章首页
4.1 简单I/O口扩展
1．用并行口扩展I/O口 只要根据“输入三态，输出锁存”与总线相连 的原则，选择74LS系列的TTL电路或MOS电路即 能组成简单的扩展I/O口。例如采用8位三态缓冲 器74LS244组成输入口，采用8D锁存器74LS273， 74LS373，74LS377等组成输出口。 图20给出了一种简单的输入、输出口扩展电 路。当要扩展多个输入/输出口时，可采用图21所 示连接方法。
MCS-51单片机系统扩展技术
1 MCS-51单片机系统扩展的基本概念 2 程序存储器扩展技术 3 数据存储器扩展 4 输入/输出口扩展技术
1 MCS-51单片机系统扩展的基本概念
1.1 MCS-51单片机最小应用系统 1.2 MCS-51单片机的外部扩展性能
返回本章首页
1.1 MCS-51单片机最小应用系统
图 7 27 12 8 A EPROM 扩 展 电 路
返回本节
2.2 EEPROM扩展电路
EEPROM是一种电擦除可编程只读存储器， 其主要特点是能在计算机系统中进行在线修改， 并能在断电的情况下保持修改的结果。因而在智 能化仪器仪表、控制装置等领域得到普遍采用。 常 用 的 EEPROM 芯 片 主 要 有 Intel 2817A 、 2864A等。
第8章 MCS-51单片机的外部扩展技术(二)(徐进老师制作)
表8-1 键值表
4．闭合的键是否释放判别
按键闭合一次只能进行一次功能操作，因此，等按键释放后才能根据键 号执行相应的功能键操作。
8.1.1.4 键盘接口编程举例
【例8-1】设计一个独立式按键的键盘接口，并编写键扫描程序，电路 原理图参见前面的图8-5，键号从上到下分别为0～7。
参考程序见第348～349页
（1）硬件译码方式
硬件译码方式是指利用专门的硬件电路来实现显示字符到字段码的转换，这样的 硬件电路有很多，比如MOTOTOLA公司生产的MC14495芯片就是其中的一种， MC14495是共阴极1位十六进制数-字段码的转换芯片，能够输出用4位二进制表示 形式的1位十六进制数的7位字段码，不带小数点，因此，它只能外接无小数点的 7段LED数码管或小数点不连接的8段LED数码管。 MC14495的内部结构和外部连接如图8-10所示。它由内部锁存器和译码驱动电路 两部分组成，在译码驱动电路部分还包含一个字段码ROM阵列。内部锁存器用于 锁存输入的4位二进制数，以便提供给译码电路译码。译码驱动电路对锁存器的4 位二进制进行译码，产生送往LED数码管的7位字段码。硬件译码时，要显示一 个数字，单片机只需送出这个数字的4位二进制编码，经I/O接口电路并锁存，然 后通过显示译码器，就可以驱动LED显示器中的相应字段发光。
while (1) { }
}
void int0( ) interrupt 0 using 1 //外部中断0程序
{
key=KeyScan();
//获取键值
}
在该程序中，首先设置外部中断0的下降沿触发，并打开相应的中断；然后再 外部中断0的服务例程中，便可以调用扫描法或反转法来获取键值，并根据键 值做相应的处理。
第8章+MCS-51单片机系统基本扩展技术
返回目录
9
8.3.1 外部程序存储器扩展 2．EPROM程序存储器扩展
(1) EPROM芯片及其主要技术特性
----程序存储器扩展
表8-1 常用EPROM存储器的主要技术特性
11:29
天津医科大学生物医学工程学院
返回目录
10
8.3.1 外部程序存储器扩展 (2) 常用EPROM芯片的引脚定义
----程序存储器扩展
11:29
天津医科大学生物医学工程学院
返回目录
36
8.4.2 8255A可编程并行I/O接口扩展
(2) 方式1
11:29
天津医科大学生物医学工程学院
返回目录
37
8.4.2 8255A可编程并行I/O接口扩展
8255没有专门的状态字，而是当工作于方式1和方式2时， 读取端口C的数据，即得状态字.当状态字中有效信息位不满8 位时，所缺的即为对应端口C引脚的输入电平。
11:29
天津医科大学生物医学工程学院
返回目录
17
8.3.2 外部数据存储器扩展
图8-12 MCS-51单片机扩展外部数据存储器的示意图
11:29
天津医科大学生物医学工程学院
返回目录
18
8.3.2 外部数据存储器扩展
图8-13 6116的 引脚定义
11:29
图8-14 MCS-51单片机扩展 外部数据存储器6116的接口电路
11:29
天津医科大学生物医学工程学院
返回目录
32
8.4.2 8255A可编程并行I/O接口扩展
3) 8255A工作方式
由8255A的方式控制字可知，8255A有3种工 作方式，并且不同的端口有不同的工作方式。端 口A可以工作在方式0、方式1和方式2，端口B可 以工作在方式0和方式1，端口C只能工作在方式0。
MCS-51单片机并行接口的扩展
单片机原理与应用
MCS-51单片机并行接口的扩展
如果扩展了外部存储器，真正能够提供给用户使用的就只有P1 口了
因为P2口和P0口通常用来传送外部存储器的地址和数据，P3 口也常用于其第二功能
在实际应用中，经常需要扩展并行I/O接口，以连接更多的并行 设备1.1 MCS-51总线结构常用锁存器IC
1.2 并行输入接口的扩展
从原理上来讲，只要是能三态输出并行数据的器件都可用作并 行输入接口
并行输入接口的扩展
并行输入接口的扩展
1.3 并行输出接口的扩展
从原理上来讲，只要是能锁存并行数据的器件都可用作并行输 出接口
单片机原理与应用
MCS-51单片机并行接口的扩展
如果扩展了外部存储器，真正能够提供给用户使用的就只有P1 口了
因为P2口和P0口通常用来传送外部存储器的地址和数据，P3 口也常用于其第二功能
在实际应用中，经常需要扩展并行I/O接口，以连接更多的并行 设备1.1 MCS-51总线结构常用锁存器IC
1.2 并行输入接口的扩展
从原理上来讲，只要是能三态输出并行数据的器件都可用作并 行输入接口
并行输入接口的扩展
并行输入接口的扩展
1.3 并行输出接口的扩展
从原理上来讲，只要是能锁存并行数据的器件都可用作并行输 出接口
单片机原理与应用
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
27512 27256 A15 A12 A7 A6 A4 A4 A3 A2 A1 A0 Q0 Q1 Q2 GND Vpp A12 A7 A6 A4 A4 A3 A2 A1 A0 Q0 Q1 Q2 GND 27128 Vpp A12 A7 A6 A4 A4 A3 A2 A1 A0 Q0 Q1 Q2 GND 2764 Vpp A12 A7 A6 A4 A4 A3 A2 A1 A0 Q0 Q1 Q2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 2764 Vcc PGM NC A8 A9 A11 OE A10 CE Q7 Q6 Q5 Q4 Q3 27128 Vcc PGM A13 A8 A9 A11 OE A10 CE Q7 Q6 Q5 Q4 Q3 27256
74LS373
6264
D0～D7
WR RD
WE OE
外扩数据存储器的读写操作时序
例如： MOV DPTR, #1234H MOVX A, @DPTR
第1个机器周期 S1 S2 S3 S4 S5 S6 S1 第2个机器周期 S2 S3 S4 S5 S6 S1 S2
ALE PSEN RD P2口 P0口 PCL 输出PCH 指令 DPL 输出DPH 数据入 PCL 输出PCH 指令
2732:4KB程序存储器，有12根地址线A0～A11，分别与单片机 的P0口及P2.0～P2.3口相连。2732（1）的片选端接A15 （P2.7），2732（2）的片选端接A14（P2.6）。 当要选中某个芯片时，单片机P2口对应的片选信号引脚应为 低电平，其它未连接的引脚一定要为高电平。 6116:2KB数据存储器，需要11根地址线作为单元的选择，而 剩下的P2口线（P2.4～P2.7）作为片选线。 两片程序存储器的地址范围： 2732（1）的地址范围：7000H～7FFFH;
公司（例如PHILIPS和ATMEL公司等）已经推出了非并行总线 型单片机芯片，并且具有SPI（Serial Periperal Interface） 三线总线和I2C公用双总线的两种串行总线形式。与此相配套， 也推出了相应的串行外围接口芯片。
缺点:串行接口器件速度较慢 在多数应用场合，还是并行扩展占主导地位？?
二、系统总线及总线构造
8.2.1 系统总线 按功能把系统总线分为三组： 1.地址总线（Adress Bus,简写AB） 2.数据总线 (Data Bus，简写DB) 3.控制总线（Control Bus，简写CB） ※以P0口作为低8位地址/数据总线。 ※以P2口的口线作高位地址线。 ※控制信号线。 *ALE —— 低8位地址锁存信号。 *PSEN*—— 扩展程序存储器读选通信号。 *EA* —— 内外程序存储器选择信号。 *RD*和WR* —— 扩展RAM和I/O口的读选通、写选通信号。
74LS138真值表
输入 选通
G1
G2A*+ G2B*
输出 译码地址 译码
Y0* Y1* Y2* Y3* Y4* Y5* Y6* Y7* B A
C
× 0
1 ×
× ×
× ×
× ×
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1
1 1 1 1 1 1
0
0 0 0 0 0 0
0
0 0 0 1 1 1
0
直接利用系统的地址线作为存储器芯片（或I/O接口芯片） 的片选信号。 优点：电路简单，不需要地址译码器硬件，体积小，成 本低。 缺点：可寻址的器件数目受到限制，地址空间不连 续，地址不唯一。 线选法特点：简单明了，不需另外增加硬件电路。只适于 外扩芯片不多，规模不大的单片机系统。 例： 某一系统，需要外扩8KB的EPROM（2片2732），4KB 的RAM（2片6116），这些芯片与MCS-51单片机地址分配 有关的地址线连线，电路如下图。
一个单元可以有多 个重叠地址
同一区间上的同一 地址不能对应多个 单元
读图练习
P2.0-P2.4 ALE P0 G D7 : : D0 OE Q7 : : Q0
A8-A12
有错 吗？
74LS373
80C31
EA
A7 : : A0
2764A
D0～D7
CE PSEN OE
P0口的分时复用及指令的读取
第1个机器周期 S1 S2 S3 S4 S5 S6 S1 第2个机器周期 S2 S3 S4 S5 S6 S1 S2
第八章 MCS-51单片机的并口扩展技术
一、概述
二、系统总线及总线构造 三、常用的存储器芯片的认识
四、读写控制、地址空间分配
五、存储器的扩展六、 六、EPROM和RAM的综合扩展
一、概述
系统扩展结构图 系统扩展的首要问题: 构造系统总线，然后再往系统总线上“挂”存储器芯片或 I/O接口芯片，“挂”存储器芯片就是存储器扩展， “挂”的原则是三总线对接。 “挂”I/O接口芯片就是I/O扩展。
写外部RAM时序
8.5.3 典型的外扩数据存储器的接口电路 图8-21给出了用线选法扩展外部数据存储器的电路。
落实每个芯片的地址空 间
地址线为A0～A12，故剩余地址线为三根。用线选法可扩展 3片6264。3片6264对应的存储器空间如下表。
P2.7 1 1 0
P2.6 1 0 1
P2.5 0 1 1
采用的是全地址译码方式，单片机发地址码时，每次只能选 中一个存储单元。同类存储器间不会产生地址重叠的问题。
如果用74LS138把64K空间全部划分为每块4KB，如何划
分呢？
全译码 法
全译码法不会出现重叠地址 部分译码法的重叠地址可以任意选择来访问 两个存储区间的重叠地址是靠不同指令来区分的
0
1
1
0
Y1*
Y2*
IC2
IC3
4000H-7FFFH
8000H-BFFFH
16K
16K
1
1
Y2*
IC4
C000H-FFFFH
16K
例8-1 编写程序将片外数据存储器中5000H～50FFH
单元全部清零。
方法1：用DPTR作为数据区地址指针 MOV DPTR，#5000H ；设置数据块指针的初值 MOV R7，#00H ；设置块长度计数器初值 CLR A LOOP：MOVX @DPTR，A ；把某一单元清零 INC DPTR ；地址指针加1 DJNZ R7，LOOP ；数据块长度减1，若不为 ；0则继续清零 HERE：SJMP HERE ；执行完毕，原地踏步
8.2.2 构造系统总线
用地址锁存器74LS2373锁存低8位地址
引脚说明如下: D7～D0: 8位数据输入线。 Q7～Q0: 8位数据输出线。 G:数据输入锁存选通信号,
74LS373 真值表
74LS373 真值表
借助于74LS373，用 ALE信号，将P0口送 出的低8位地址信息 锁定在74LS373的输 出端，作为地址线 A0~A7。
6116的片选线 也选P2.7、P2.6 如何？
2732（2）的地址范围: B000H～BFFFH;
6116（1）的地址范围：E800H～EFFFH; 6116（2）的地址范围：D800H～DFFFH。
2. 译码法
最常用的译码器芯片：74LS138（3-8译码器）74LS139 （双2-4译码器）74LS154（4-16译码器）。可根据设计任务 的要求，产生片选信号。
方法2： 用DPTR作为数据区地址指针，用比较特征地址的方法结束循环。 MOV CLR MOVX INC MOV CJNE SJMP DPTR，#5000H A @DPTR，A DPTR R7，DPL R7，#0，LOOP ；与末地址+1比较 HERE
LOOP：
HERE：
六、 EPROM和RAM的综合扩展
三、常用的存储器芯片的认识
1. 常用的静态RAM（SRAM）芯片 典型型号有:6116、6264、62128、62256。+5V电源供电，双 列直插封装；6116为24引脚封装，6264、62128、62256为28 引脚封装，引脚如图8-19。 各引脚功能如下: A0～A14：地址输入线。 D0～D7：双向三态数据线。 CE*：片选信号输入。对于6264芯片，当26脚(CS)为 高 电平时,且CE*为低电平时才选中该片。 OE*：读选通信号输入线。 WE*：写允许信号输入线，低电平有效。 Vcc：工作电源+5V GND：地
0 1 1 0 0 1
0
1 0 1 0 1 0
0
1 1 1 1 1 1
1
0 1 1 1 1 1
1
1 0 1 1 1 1
1
1 1 0 1 1 1
1
1 1 1 0 1 1
1
1 1 1 1 0 1
1
1 1 1 1 1 0
1
1 1 1 1 1 1
1
0
1
1
1
1
1
1
1
1
1
1
0
下面以74LS138为例, 介绍如何进行地址分配。 例 ：要扩8片8KB的RAM 6264，如何通过74LS138把64KB 空间分配给各个芯片？
选中芯片 IC1 IC2 IC3
地址范围 COOOH～DFFFH AOOOH～BFFFH 6OOOH～7FFFH
译码选通法扩展,如下图所示。
落实每个芯片的地址空 间
表8-9 各片62128地址分配
P2.6 P2.7
译码 输出
选中 芯片
地址范围
存储 容量
0
0
YO*
IC1
0000H-3FFFH 16K
74LS373
6264
D0～D7
WR RD
WE OE
外扩数据存储器的读写操作时序
例如： MOV DPTR, #1234H MOVX A, @DPTR
第1个机器周期 S1 S2 S3 S4 S5 S6 S1 第2个机器周期 S2 S3 S4 S5 S6 S1 S2
ALE PSEN RD P2口 P0口 PCL 输出PCH 指令 DPL 输出DPH 数据入 PCL 输出PCH 指令
2732:4KB程序存储器，有12根地址线A0～A11，分别与单片机 的P0口及P2.0～P2.3口相连。2732（1）的片选端接A15 （P2.7），2732（2）的片选端接A14（P2.6）。 当要选中某个芯片时，单片机P2口对应的片选信号引脚应为 低电平，其它未连接的引脚一定要为高电平。 6116:2KB数据存储器，需要11根地址线作为单元的选择，而 剩下的P2口线（P2.4～P2.7）作为片选线。 两片程序存储器的地址范围： 2732（1）的地址范围：7000H～7FFFH;
公司（例如PHILIPS和ATMEL公司等）已经推出了非并行总线 型单片机芯片，并且具有SPI（Serial Periperal Interface） 三线总线和I2C公用双总线的两种串行总线形式。与此相配套， 也推出了相应的串行外围接口芯片。
缺点:串行接口器件速度较慢 在多数应用场合，还是并行扩展占主导地位？?
二、系统总线及总线构造
8.2.1 系统总线 按功能把系统总线分为三组： 1.地址总线（Adress Bus,简写AB） 2.数据总线 (Data Bus，简写DB) 3.控制总线（Control Bus，简写CB） ※以P0口作为低8位地址/数据总线。 ※以P2口的口线作高位地址线。 ※控制信号线。 *ALE —— 低8位地址锁存信号。 *PSEN*—— 扩展程序存储器读选通信号。 *EA* —— 内外程序存储器选择信号。 *RD*和WR* —— 扩展RAM和I/O口的读选通、写选通信号。
74LS138真值表
输入 选通
G1
G2A*+ G2B*
输出 译码地址 译码
Y0* Y1* Y2* Y3* Y4* Y5* Y6* Y7* B A
C
× 0
1 ×
× ×
× ×
× ×
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1
1 1 1 1 1 1
0
0 0 0 0 0 0
0
0 0 0 1 1 1
0
直接利用系统的地址线作为存储器芯片（或I/O接口芯片） 的片选信号。 优点：电路简单，不需要地址译码器硬件，体积小，成 本低。 缺点：可寻址的器件数目受到限制，地址空间不连 续，地址不唯一。 线选法特点：简单明了，不需另外增加硬件电路。只适于 外扩芯片不多，规模不大的单片机系统。 例： 某一系统，需要外扩8KB的EPROM（2片2732），4KB 的RAM（2片6116），这些芯片与MCS-51单片机地址分配 有关的地址线连线，电路如下图。
一个单元可以有多 个重叠地址
同一区间上的同一 地址不能对应多个 单元
读图练习
P2.0-P2.4 ALE P0 G D7 : : D0 OE Q7 : : Q0
A8-A12
有错 吗？
74LS373
80C31
EA
A7 : : A0
2764A
D0～D7
CE PSEN OE
P0口的分时复用及指令的读取
第1个机器周期 S1 S2 S3 S4 S5 S6 S1 第2个机器周期 S2 S3 S4 S5 S6 S1 S2
第八章 MCS-51单片机的并口扩展技术
一、概述
二、系统总线及总线构造 三、常用的存储器芯片的认识
四、读写控制、地址空间分配
五、存储器的扩展六、 六、EPROM和RAM的综合扩展
一、概述
系统扩展结构图 系统扩展的首要问题: 构造系统总线，然后再往系统总线上“挂”存储器芯片或 I/O接口芯片，“挂”存储器芯片就是存储器扩展， “挂”的原则是三总线对接。 “挂”I/O接口芯片就是I/O扩展。
写外部RAM时序
8.5.3 典型的外扩数据存储器的接口电路 图8-21给出了用线选法扩展外部数据存储器的电路。
落实每个芯片的地址空 间
地址线为A0～A12，故剩余地址线为三根。用线选法可扩展 3片6264。3片6264对应的存储器空间如下表。
P2.7 1 1 0
P2.6 1 0 1
P2.5 0 1 1
采用的是全地址译码方式，单片机发地址码时，每次只能选 中一个存储单元。同类存储器间不会产生地址重叠的问题。
如果用74LS138把64K空间全部划分为每块4KB，如何划
分呢？
全译码 法
全译码法不会出现重叠地址 部分译码法的重叠地址可以任意选择来访问 两个存储区间的重叠地址是靠不同指令来区分的
0
1
1
0
Y1*
Y2*
IC2
IC3
4000H-7FFFH
8000H-BFFFH
16K
16K
1
1
Y2*
IC4
C000H-FFFFH
16K
例8-1 编写程序将片外数据存储器中5000H～50FFH
单元全部清零。
方法1：用DPTR作为数据区地址指针 MOV DPTR，#5000H ；设置数据块指针的初值 MOV R7，#00H ；设置块长度计数器初值 CLR A LOOP：MOVX @DPTR，A ；把某一单元清零 INC DPTR ；地址指针加1 DJNZ R7，LOOP ；数据块长度减1，若不为 ；0则继续清零 HERE：SJMP HERE ；执行完毕，原地踏步
8.2.2 构造系统总线
用地址锁存器74LS2373锁存低8位地址
引脚说明如下: D7～D0: 8位数据输入线。 Q7～Q0: 8位数据输出线。 G:数据输入锁存选通信号,
74LS373 真值表
74LS373 真值表
借助于74LS373，用 ALE信号，将P0口送 出的低8位地址信息 锁定在74LS373的输 出端，作为地址线 A0~A7。
6116的片选线 也选P2.7、P2.6 如何？
2732（2）的地址范围: B000H～BFFFH;
6116（1）的地址范围：E800H～EFFFH; 6116（2）的地址范围：D800H～DFFFH。
2. 译码法
最常用的译码器芯片：74LS138（3-8译码器）74LS139 （双2-4译码器）74LS154（4-16译码器）。可根据设计任务 的要求，产生片选信号。
方法2： 用DPTR作为数据区地址指针，用比较特征地址的方法结束循环。 MOV CLR MOVX INC MOV CJNE SJMP DPTR，#5000H A @DPTR，A DPTR R7，DPL R7，#0，LOOP ；与末地址+1比较 HERE
LOOP：
HERE：
六、 EPROM和RAM的综合扩展
三、常用的存储器芯片的认识
1. 常用的静态RAM（SRAM）芯片 典型型号有:6116、6264、62128、62256。+5V电源供电，双 列直插封装；6116为24引脚封装，6264、62128、62256为28 引脚封装，引脚如图8-19。 各引脚功能如下: A0～A14：地址输入线。 D0～D7：双向三态数据线。 CE*：片选信号输入。对于6264芯片，当26脚(CS)为 高 电平时,且CE*为低电平时才选中该片。 OE*：读选通信号输入线。 WE*：写允许信号输入线，低电平有效。 Vcc：工作电源+5V GND：地
0 1 1 0 0 1
0
1 0 1 0 1 0
0
1 1 1 1 1 1
1
0 1 1 1 1 1
1
1 0 1 1 1 1
1
1 1 0 1 1 1
1
1 1 1 0 1 1
1
1 1 1 1 0 1
1
1 1 1 1 1 0
1
1 1 1 1 1 1
1
0
1
1
1
1
1
1
1
1
1
1
0
下面以74LS138为例, 介绍如何进行地址分配。 例 ：要扩8片8KB的RAM 6264，如何通过74LS138把64KB 空间分配给各个芯片？
选中芯片 IC1 IC2 IC3
地址范围 COOOH～DFFFH AOOOH～BFFFH 6OOOH～7FFFH
译码选通法扩展,如下图所示。
落实每个芯片的地址空 间
表8-9 各片62128地址分配
P2.6 P2.7
译码 输出
选中 芯片
地址范围
存储 容量
0
0
YO*
IC1
0000H-3FFFH 16K