第四章常用组合逻辑.
合集下载
数字电路与逻辑设计第四章组合逻辑电路
述问题的逻辑表达式。
第四章 组合逻辑电路
设计的一般过程：
●建立给定问题的逻辑描述 ●求出逻辑函数的最简表达式 ●选择器件并对表达式变换 ● 画出逻辑电路图
弄清楚变量及函数，得 到描述给定问题的逻辑 表达式。求逻辑表达式 有两种常用方法，即真
值表法和分析法。
求出描述设计问题的 最简表达式，使逻辑电路 中包含的逻辑门最少且连 线最少。
令： 逻辑变量A、B、C --- 分别代表参加表决的3个成员， 并约定逻辑变量取值为0表示反对，取值为1表示赞成；
逻辑函数 F---- 表示表决结果。F取值为0表示被否定，F 取值为1表示通过。
按照少数服从多数的原则可知，函数和变量的关系是：当3 个变量A、B、C中有2个或2个以上取值为1时，函数F的值为1， 其他情况下函数F的值为0。
注意：在化简这类逻辑函数时，利无关项用随意性往往 可以使逻辑函数得到更好地简化，从而使设计的电路达到更 简！
第四章 组合逻辑电路
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位 十进制数是否为合数。
解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
目的：了解给定逻辑电路的功能，评价设计方案的优劣， 吸取优秀的设计思想、改进和完善不合理方案等。
一般步骤：
第四章 组合逻辑电路
1．写出输出函数表达式 ；
2．输出函数表达式化简；
3．列出输出函数真值表 ；
4．功能评述 。
第四章 组合逻辑电路
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始 往输出端逐级推导，直至得到所有与输入变量相关的输出函数 表达式为止。
第四章 组合逻辑电路
设计的一般过程：
●建立给定问题的逻辑描述 ●求出逻辑函数的最简表达式 ●选择器件并对表达式变换 ● 画出逻辑电路图
弄清楚变量及函数，得 到描述给定问题的逻辑 表达式。求逻辑表达式 有两种常用方法，即真
值表法和分析法。
求出描述设计问题的 最简表达式，使逻辑电路 中包含的逻辑门最少且连 线最少。
令： 逻辑变量A、B、C --- 分别代表参加表决的3个成员， 并约定逻辑变量取值为0表示反对，取值为1表示赞成；
逻辑函数 F---- 表示表决结果。F取值为0表示被否定，F 取值为1表示通过。
按照少数服从多数的原则可知，函数和变量的关系是：当3 个变量A、B、C中有2个或2个以上取值为1时，函数F的值为1， 其他情况下函数F的值为0。
注意：在化简这类逻辑函数时，利无关项用随意性往往 可以使逻辑函数得到更好地简化，从而使设计的电路达到更 简！
第四章 组合逻辑电路
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位 十进制数是否为合数。
解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
目的：了解给定逻辑电路的功能，评价设计方案的优劣， 吸取优秀的设计思想、改进和完善不合理方案等。
一般步骤：
第四章 组合逻辑电路
1．写出输出函数表达式 ；
2．输出函数表达式化简；
3．列出输出函数真值表 ；
4．功能评述 。
第四章 组合逻辑电路
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始 往输出端逐级推导，直至得到所有与输入变量相关的输出函数 表达式为止。
第4章组合逻辑函数.ppt
Y4 ( A2 A1A0 ) m4
Y1 ( A2 A1A0 ) m1
Y5 ( A2 A1A0 ) m5
Y2 ( A2 A1A0 ) m2
Y6 ( A2 A1A0 ) m6
Y3 ( A2 A1A0 ) m3
Z13’输出低电平
43
4. 二进制译码器的主要特点 功能特点： 输出端提供全部最小项 电路特点： 与门(原变量输出)
与非门(反变量输出)
44
二、二－十进制译码器 输入端：4 输出端：10
二-十进制译码器的输入是十进制数的4位二进制
编码（BCD码），分别用A3、A2、A1、A0表示；输
出的是与10个十进制数字相对应的10个信号，用
① 确定输入变量不同取值时功能是否满足要求； ② 变换电路的结构形式(如：与或 与非-与非)； ③ 得到输出函数的标准与或表达式，以便用 MSI、
LSI 实现； ④ 得到其功能的逻辑描述，以便用于包括该电路的系
统分析。
8
逻辑图
出从 逐输 1 级入 写到 出输
逻辑表
达式
化 简
2
最简与或
表达式
Y1 ( AB) Y2 (BC)
Y
Y3 (CA)
1
Y (Y1Y2Y3) (( AB)(BC)(CA))
2
Y AB BC CA9来自最简与或 表达式3
真值表
4
电路的逻 辑功能
Y AB BC CA
3
当输入A、B、
0
C中有2个或3
0
个为1时，输 出Y为1，否则
0 1
4
输出Y为0。所 以这个电路实
Y0 ((DB)(DC)) DB DC
第4章组合逻辑电路的分析与设计课件备课讲稿
① 根据给定的逻辑电路，从输入端开始，逐级推导 出输出端的逻辑函数表达式。
② 根据输出函数表达式列出真值表。 ③ 用文字概括出电路的逻辑功能。 ④ 改进设计，寻找最佳方案（未必进行）。
第4章 组合逻辑电路
第4章 组合逻辑电路
【例4-1】 分析图4-2所示组合逻辑电路的逻辑功能。
A
&
B
P1
& P2
① 表达式
Hale Waihona Puke G 3 B 3G G2 1
B3 B2
B2 B1
G 0 B 1 B 0
第4章 组合逻辑电路
① 表达式
G 3 B 3
G
G
2 1
B3 B2
B2 B1
G 0 B 1 B 0
② 真值表
③ 分析功能
自然二进制码至格雷码的转 换电路。
自然二进制码 格雷码
B3B2B1B0 G3G2G1G0 0000 0 0 0 0 0001 0 0 0 1 0010 0 0 1 1 0011 0 0 1 0 0100 0 1 1 0 0101 0 1 1 1 0110 0 1 0 1 0111 0 1 0 0 1000 1 1 0 0 1001 1 1 0 1 1010 1 1 1 1 1011 1 1 1 0 1100 1 0 1 0 1101 1 0 1 1 1110 1 0 0 1 1111 1 0 0 0
&
F
C
&
P3
图 4-2
第4章 组合逻辑电路
解：①根据给出的逻辑图， 逐级推导出输出端的逻辑函数表达式：
P1=AB
P2=BC P3=AC
FA•B B•A C C A B C AC
A
② 根据输出函数表达式列出真值表。 ③ 用文字概括出电路的逻辑功能。 ④ 改进设计，寻找最佳方案（未必进行）。
第4章 组合逻辑电路
第4章 组合逻辑电路
【例4-1】 分析图4-2所示组合逻辑电路的逻辑功能。
A
&
B
P1
& P2
① 表达式
Hale Waihona Puke G 3 B 3G G2 1
B3 B2
B2 B1
G 0 B 1 B 0
第4章 组合逻辑电路
① 表达式
G 3 B 3
G
G
2 1
B3 B2
B2 B1
G 0 B 1 B 0
② 真值表
③ 分析功能
自然二进制码至格雷码的转 换电路。
自然二进制码 格雷码
B3B2B1B0 G3G2G1G0 0000 0 0 0 0 0001 0 0 0 1 0010 0 0 1 1 0011 0 0 1 0 0100 0 1 1 0 0101 0 1 1 1 0110 0 1 0 1 0111 0 1 0 0 1000 1 1 0 0 1001 1 1 0 1 1010 1 1 1 1 1011 1 1 1 0 1100 1 0 1 0 1101 1 0 1 1 1110 1 0 0 1 1111 1 0 0 0
&
F
C
&
P3
图 4-2
第4章 组合逻辑电路
解：①根据给出的逻辑图， 逐级推导出输出端的逻辑函数表达式：
P1=AB
P2=BC P3=AC
FA•B B•A C C A B C AC
A
第四章_组合逻辑电路
例4.3.4 用两个“四选一”接成“八选一”
“四选一”只有2位地址输入，从四个输入中选中一个
“八选一”的八个数据需要3位地址代码指定其中任何一个
利用S '作为第3位地址输入端
' ' ' ' ' ' Y ( A2 A1' A0 ) D0 ( A2 A1' A0 ) D1 ( A2 A1 A0 ) D2 ( A2 A1 A0 ) D3 ' ' ( A2 A1' A0 ) D4 ( A2 A1' A0 ) D5 ( A2 A1 A0 ) D6 ( A2 A1 A0 ) D7
0
1 1 1
1
0 0 1
1
0 1 0
1
1 1 1
0
0 0 0
0
0
1
1
1
1
1
1
1
1
1
1
1
0
第四章 组合逻辑电路
附加输出信号的状态及含意
Ys'
' YEX
8线-3线优先编码器74HC148
1 0 1 0
1 1 0 0
状态 不工作 工作，但无 输入 工作，且有 输入 不可能出现
第四章 组合逻辑电路
例：用2个74HC148 16线-4线优先编码器
Z R' A'G' R' AG RA'G RAG' RAG
3.化简
R AG
00
1 0
01
0 1
AG 11 10 1 1 RG 0 1
4.选用小规模的SSI器件
0 1
《数字电子技术基础》复习指导（第四章）
《数字电⼦技术基础》复习指导（第四章）第四章组合逻辑电路⼀、本章知识点(⼀)概念1.组合电路：电路在任⼀时刻输出仅取决于该时刻的输⼊，⽽与电路原来的状态⽆关。
电路结构特点：只有门电路，不含存储（记忆）单元。
2.编码器的逻辑功能：把输⼊的每⼀个⾼、低电平信号编成⼀个对应的⼆进制代码。
优先编码器：⼏个输⼊信号同时出现时，只对其中优先权最⾼的⼀个进⾏编码。
3.译码器的逻辑功能：输⼊⼆进制代码，输出⾼、低电平信号。
显⽰译码器：半导体数码管(LED数码管)、液晶显⽰器(LCD)4.数据选择器：从⼀组输⼊数据中选出某⼀个输出的电路，也称为多路开关。
5.加法器半加器：不考虑来⾃低位的进位的两个1位⼆进制数相加的电路。
全加器：带低位进位的两个 1 位⼆进制数相加的电路。
超前进位加法器与串⾏进位加法器相⽐虽然电路⽐较复杂，但其速度快。
6.数值⽐较器：⽐较两个数字⼤⼩的各种逻辑电路。
7.组合逻辑电路中的竞争⼀冒险现象竞争：门电路两个输⼊信号同时向相反跳变(⼀个从1变0，另⼀个从0变1)的现象。
竞争-冒险：由于竞争⽽在电路输出端可能产⽣尖峰脉冲的现象。
消除竞争⼀冒险现象的⽅法：接⼊滤波电容、引⼊选通脉冲、修改逻辑设计(⼆)组合逻辑电路的分析⽅法分析步骤：1.由图写出逻辑函数式，并作适当化简；注意：写逻辑函数式时从输⼊到输出逐级写出。
2.由函数式列出真值表；3.根据真值表说明电路功能。
(三)组合逻辑电路的设计⽅法设计步骤：1.逻辑抽象：设计要求----⽂字描述的具有⼀定因果关系的事件。
逻辑要求---真值表(1) 设定变量--根据因果关系确定输⼊、输出变量；(2)状态赋值：定义逻辑状态的含意输⼊、输出变量的两种不同状态分别⽤0、1代表。
(3)列出真值表2.由真值表写出逻辑函数式真值表→函数式，有时可省略。
3.选定器件的类型可选⽤⼩规模门电路，中规模常⽤组合逻辑器件或可编程逻辑器件。
4.函数化简或变换式(1)⽤门电路进⾏设计：从真值表----卡诺图/公式法化简。
数字电路第四章组合逻辑电路
(3)逻辑表达式：
Y A B C A B C A B C ABC A B CB C A B CB C ABC R AB BC AC AB BC AC
（4）画出电路（见仿真）
2、下图所示是具有两个输入X、Y和三个输出Z1、Z2、 Z3的组合电路。写出当X>Y时Z1 ＝1；X=Y时 Z2 ＝1；当X<Y时Z3 ＝1，写出电路的真值表， 求出输出方程。 解：A、列真值表： B、写出函数表达式：
可在K图中直接圈1化简得最简与或式。再对最简与或式 两次求反进行变换。 A C A B C B C
n 1 n n n n n n
B n Cn A n Cn A n B n B n C n A n Cn A n B n
C、 画出逻辑电路：
4、设计一组合电路，当接收的4位二进制数能被4整除 时，使输出为1。 A 、列真值表：数N＝8A+4B+2C+D 注：0可被任何数整除 B、写逻辑函数式：画出F的K图
3、优先编码器
优先编码器常用于优先中断系统和键盘编码。与普 通编码器不同，优先编码器允许多个输入信号同时有效， 但它只按其中优先级别最高的有效输入信号编码，对级 别较低的输入信号不予理睬。
常用的MSI优先编码器有10线—4线(如74LS147)、
8线—3线(如74LS148)。
Cn 1 Cn 1 Bn Cn A n Cn A n Bn
2)、用异或门实现Dn：
An Bn C n An Bn C n An Bn C n
3)、用与非门实现 Cn+1：
Dn An Bn C n An Bn C n An BnC n An BnC n
模电课件第四章 常用组合逻辑功能器件
EO=X3X2X1X0= X3+X2+X1+X0
X2
&
X1
≥1
A0
编码器
X3
电路图
X2
≥1
X0
≥1
A1 EO
4.2.2 二－十进制编码器 输入: I0 ,I1 ,I2 … …I9,表示十个要求编码的信号. 输出: BCD码. 电路有十根输入线,四根输出线,常称为10线—4线编码器
4.2.3 通用编码器集成电路
00 × 0 × 1
• 1 0 0 ×× 1 1 0 1 ×× 1 1 1 0 ××
01 0 × × ×
11 × × × × A0=X1+X3
1 1 1 1 ××
10 1 × × ×
4线—2线编码器电路图：
• 编码器在任何时候只允许 有一个输入信号有效;
(2) 电路无X0输入端;
(3) 电路无输入时,编码器的 输出与X0编码等效.
00 1 111 111
输出
Y2 Y1 Y0 GS EO
111 1 1 111 1 0 000 0 1 001 0 1 010 0 1 011 0 1 100 0 1 101 0 1 110 0 1 111 0 1
1 0 0 10 1 1 1 1
1 1 1
0 1 1
0 0 0
X1X0 X3X2 00
01
11
10
1 1 0 00 0 0 1 1
1 011 1 100 1 101 1 110 1 111
110 110 110 110 110
01 0 0
0
0 A0=X3+X2X1
11 1 1 1 1
10 1 1 1 1
数字逻辑课件第四章组合逻辑电路
波形图分析
波形图验证
通过对比理论计算和实验测量的波形 图，可以验证组合逻辑电路的功能是 否正确实现。
通过分析波形图，可以了解电路的工 作过程和特性，如信号的延迟时间、 信号的稳定性等。
组合逻辑电路的功能验证
功能验证方法
组合逻辑电路的功能验证可以通 过对比理论计算和实验测量的结 果来进行，常用的方法有仿真测
数据通路
数据通路是计算机中用于传输和处理数据的电路。数据通路中的组合逻辑电路负责将数据 从内存传输到寄存器，或者从寄存器传输到运算器进行运算，再传输回内存或寄存器存储 。
在通信系统中的应用
调制解调器
调制解调器是通信系统中用于将数字信号转换为模拟信号，或者将模拟信号转换为数字信号的电路。调制解调器中的 组合逻辑电路负责处理数字信号的编码与解码，确保数字信息能够在模拟信道中传输。
组合逻辑电路的基本组成
输入门
用于接收外部输入信号。
组合逻辑元件
如AND、OR、NOT等基本逻辑门，用于实现特定的 逻辑功能。
输出门
将逻辑电路的输出传递给外部设备或下一级电路。
组合逻辑电路的功能描述
80%
真值表
描述输入与输出之间逻辑关系的 表格，列出所有可能的输入状态 和对应的输出状态。
100%
表达式
在控制系统中的应用
01
控制器
控制器是控制系统中用于实现控制算法的电路。控制器中的组合逻辑电
路根据输入的控制信号和设定的控制参数，计算出控制输出信号，以实
现对被控对象的精确控制。
02
比较器
比较器是控制系统中用于比较输入信号与设定阈值的电路。比较器中的
组合逻辑电路根据比较结果输出相应的控制信号，以实现对被控对象的
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
F
m m Y码器和与非门实现逻辑函数。一般，n个 输入端的译码器可实现n变量的逻辑函数。
【例题1】用74138译码器产生逻辑函数
F A BC AB C AB
解：用与非门配合实现 因为
F A BC AB C ABC ABC m3 m5 m6 m7 m3 m5 m6 m7
74138集成译码器（3-8线译码器）
• 1）该芯片共有16条引线，其中6条输入线，8条 输出线（Y0~Y7），1条电源线和1条地线。输入 线A、B、C接收输入代码，S1、S’2和S’33个 使能输入端，输出线Y0~Y7与输入代码构成的最 大项（即最小项之非）对应，输出低电平有效。 • 2）应用：二进制译码器除了用于实现地址译码， 指令译码等功能外，还可用于实现各种逻辑函数 的功能。 • 3）原理分析：1）由图得逻辑函数；2）化简；3） 功能图； • 4）例。
3）应用：广泛用于中断优先排队等，以 实现优先权管理。
5. 扩展应用
用2片“8~3”优先编码器组成“16~4”优先编码器
1. 当s’=1，不工作 2. 当s’=0，I15~I0=1时，不编码 3. 当s’=0， I15~I8=1， I7~I0至少有一端不为1， 低位片编码，高位片不编码； 4. 当s’=0， I15~I8=0 , I7~I0为任意电平，高位 片编码，低位片不编码。
集成电路编码器： 1）功能：实现对多个输入信号中优先级 别最高的进行编码。 2 ）典型芯片： 8 — 3 线优先编码器 74148 ， 该芯片共有 16条引线；其中输入线条 9条， 输出线5条，电源（VCC）和地（GND ） 各一条，输入（0~7）接收八个输入信号， 数字越大的优先级别越高，输入信号低 电平有效。输出信号低电平有效， EI 输 入使能端，输出使能端EO和优先编码工 作状态标志 GS。利用这三个信号可进行 功能扩充。
解：以
A1、A2、A3、A4 分别表示按下一、二、三、
四号病房按下按钮给出的低电平信号，以Y1、Y2、 Y3、Y4表示一、二、三、四号灯亮的信号。
画逻辑电路图
VCC
A1 A2 A3 A4
I7 I6 I5 I4 I3 I2 I1 I0
GS
&
Y1
A2 A1
1O 1O
EO
74LS148
& & &
Y2
Y3 Y4
第 4章
常用组合逻辑 功能器件
编码器
• 编码
– 把二进制编码按照一定的规律编排，如8421码、格 雷码等，使每组代码具有一定的含义（代表某个数 或者控制符），称为编码。
• 编码器
– 能实现编码功能的逻辑电路称为编码器。 – 常用的有8线-3线编码器、10线-4线编码器、4线-2 线编码器。
4线-2线编码器
• 实现的电路功能
– 在编码器若干个输入中，任何时刻只有一个输入信号 转换为对应的二进制码； – 输入高电平有效，即当I0~I3位中的某一个输入为1， 输出Y1Y0即为相对应的代码。
• 弊端
– 当输入为0000和1000时，输出都是00，但是这两种 情况在实际生活中是需要区分的。 – 实际输入时有可能同时多个输入端输入1；
【例题】某医院有一、二、三、四号4间病房， 每间设有呼叫按钮，同时在护士值班室内对应地装 有一号、二号、三号、四号4个指示灯。 现要求当一号病室的按钮按下时，无论其他病室 的按钮是否按下，只有一号灯亮。，当一号病室的 按钮没有按下而二号病室的按钮按下时，无论三、 四号病室的按钮是否按下，只有二号灯亮。当一、 二号病室的按钮都未按下而三号病室的按钮按下时， 无论四号病室的按钮是否按下，只有三号灯亮。只 有在一、二、三号病室的按钮均未按下而按下四号 病室的按钮时，四号灯才亮。试用优先编码器 74LSI48和门电路设计满足上述控制要求的逻辑电 路，给出控制四个指示灯状态的高、低电平信号。
m3 m5 m6 m7
将ABC分别接在A2 A1 A0, Y0 Y7分别表示最小项 m0 m7， F Y 3 Y 5 Y 6 Y 7
使能信号G1：高电平有效；
G2A、 G2B ：为低电平有效
表达式： Yi G1 (G2 A G2B ) mi 使能信号有效时： Yi mi
4. 译码器应用—产生逻辑函 数
3-8译码器表达式：
Yi G1 (G2 A G2B ) mi mi
任何逻辑函数都可表示成最小项之和形式：
3. 集成3—8译码器74138功能表
G1 1 1 1 1 1 1 1 1 × 0 G2A+G2B 0 0 0 0 0 0 0 0 1 × A2 0 0 0 0 1 1 1 1 × × A1 0 0 1 1 0 0 1 1 × × A0 0 1 0 1 0 1 0 1 × × Y0 0 1 1 1 1 1 1 1 1 1 Y1 1 0 1 1 1 1 1 1 1 1 Y2 1 1 0 1 1 1 1 1 1 1 Y3 1 1 1 0 1 1 1 1 1 1 Y4 1 1 1 1 0 1 1 1 1 1 Y5 1 1 1 1 1 0 1 1 1 1 Y6 1 1 1 1 1 1 0 1 1 1 Y7 1 1 1 1 1 1 1 0 1 1
• 四、优先编码器：
• 识别请求信号的优先级别并进行编码的逻辑部件。
• 功能分析
– I0只有当I1~I3输入为0，且I0=1时，输出才为00； – I1只有当I2，I3输入为0，且I1=1时，输出才为01， 不管I0输入何种电平； – I2只有当I3输入为0，且I2=1时，输出才为10，不管 I0 I1输入何种电平； – I3=1时，输出才为11，不管I0 ~I2输入何种电平； – 因此，他们的优先级从高到低分别为I3I2I1I0
A0
EI
译码器/数据分配器
• 一、译码器的定义及功能
• 1、译码：（它是编码的逆过程）将具有特定含义的二进制 码进行辨别，并转换成控制信号。 • 2、译码器：具有译码功能的逻辑电路称为译码器。 • 3、功能：将n个输入变量变换成2n个输出 函数，每个输出 函数对应于n个输入变量的一个最小项或者最大项。
m m Y码器和与非门实现逻辑函数。一般，n个 输入端的译码器可实现n变量的逻辑函数。
【例题1】用74138译码器产生逻辑函数
F A BC AB C AB
解：用与非门配合实现 因为
F A BC AB C ABC ABC m3 m5 m6 m7 m3 m5 m6 m7
74138集成译码器（3-8线译码器）
• 1）该芯片共有16条引线，其中6条输入线，8条 输出线（Y0~Y7），1条电源线和1条地线。输入 线A、B、C接收输入代码，S1、S’2和S’33个 使能输入端，输出线Y0~Y7与输入代码构成的最 大项（即最小项之非）对应，输出低电平有效。 • 2）应用：二进制译码器除了用于实现地址译码， 指令译码等功能外，还可用于实现各种逻辑函数 的功能。 • 3）原理分析：1）由图得逻辑函数；2）化简；3） 功能图； • 4）例。
3）应用：广泛用于中断优先排队等，以 实现优先权管理。
5. 扩展应用
用2片“8~3”优先编码器组成“16~4”优先编码器
1. 当s’=1，不工作 2. 当s’=0，I15~I0=1时，不编码 3. 当s’=0， I15~I8=1， I7~I0至少有一端不为1， 低位片编码，高位片不编码； 4. 当s’=0， I15~I8=0 , I7~I0为任意电平，高位 片编码，低位片不编码。
集成电路编码器： 1）功能：实现对多个输入信号中优先级 别最高的进行编码。 2 ）典型芯片： 8 — 3 线优先编码器 74148 ， 该芯片共有 16条引线；其中输入线条 9条， 输出线5条，电源（VCC）和地（GND ） 各一条，输入（0~7）接收八个输入信号， 数字越大的优先级别越高，输入信号低 电平有效。输出信号低电平有效， EI 输 入使能端，输出使能端EO和优先编码工 作状态标志 GS。利用这三个信号可进行 功能扩充。
解：以
A1、A2、A3、A4 分别表示按下一、二、三、
四号病房按下按钮给出的低电平信号，以Y1、Y2、 Y3、Y4表示一、二、三、四号灯亮的信号。
画逻辑电路图
VCC
A1 A2 A3 A4
I7 I6 I5 I4 I3 I2 I1 I0
GS
&
Y1
A2 A1
1O 1O
EO
74LS148
& & &
Y2
Y3 Y4
第 4章
常用组合逻辑 功能器件
编码器
• 编码
– 把二进制编码按照一定的规律编排，如8421码、格 雷码等，使每组代码具有一定的含义（代表某个数 或者控制符），称为编码。
• 编码器
– 能实现编码功能的逻辑电路称为编码器。 – 常用的有8线-3线编码器、10线-4线编码器、4线-2 线编码器。
4线-2线编码器
• 实现的电路功能
– 在编码器若干个输入中，任何时刻只有一个输入信号 转换为对应的二进制码； – 输入高电平有效，即当I0~I3位中的某一个输入为1， 输出Y1Y0即为相对应的代码。
• 弊端
– 当输入为0000和1000时，输出都是00，但是这两种 情况在实际生活中是需要区分的。 – 实际输入时有可能同时多个输入端输入1；
【例题】某医院有一、二、三、四号4间病房， 每间设有呼叫按钮，同时在护士值班室内对应地装 有一号、二号、三号、四号4个指示灯。 现要求当一号病室的按钮按下时，无论其他病室 的按钮是否按下，只有一号灯亮。，当一号病室的 按钮没有按下而二号病室的按钮按下时，无论三、 四号病室的按钮是否按下，只有二号灯亮。当一、 二号病室的按钮都未按下而三号病室的按钮按下时， 无论四号病室的按钮是否按下，只有三号灯亮。只 有在一、二、三号病室的按钮均未按下而按下四号 病室的按钮时，四号灯才亮。试用优先编码器 74LSI48和门电路设计满足上述控制要求的逻辑电 路，给出控制四个指示灯状态的高、低电平信号。
m3 m5 m6 m7
将ABC分别接在A2 A1 A0, Y0 Y7分别表示最小项 m0 m7， F Y 3 Y 5 Y 6 Y 7
使能信号G1：高电平有效；
G2A、 G2B ：为低电平有效
表达式： Yi G1 (G2 A G2B ) mi 使能信号有效时： Yi mi
4. 译码器应用—产生逻辑函 数
3-8译码器表达式：
Yi G1 (G2 A G2B ) mi mi
任何逻辑函数都可表示成最小项之和形式：
3. 集成3—8译码器74138功能表
G1 1 1 1 1 1 1 1 1 × 0 G2A+G2B 0 0 0 0 0 0 0 0 1 × A2 0 0 0 0 1 1 1 1 × × A1 0 0 1 1 0 0 1 1 × × A0 0 1 0 1 0 1 0 1 × × Y0 0 1 1 1 1 1 1 1 1 1 Y1 1 0 1 1 1 1 1 1 1 1 Y2 1 1 0 1 1 1 1 1 1 1 Y3 1 1 1 0 1 1 1 1 1 1 Y4 1 1 1 1 0 1 1 1 1 1 Y5 1 1 1 1 1 0 1 1 1 1 Y6 1 1 1 1 1 1 0 1 1 1 Y7 1 1 1 1 1 1 1 0 1 1
• 四、优先编码器：
• 识别请求信号的优先级别并进行编码的逻辑部件。
• 功能分析
– I0只有当I1~I3输入为0，且I0=1时，输出才为00； – I1只有当I2，I3输入为0，且I1=1时，输出才为01， 不管I0输入何种电平； – I2只有当I3输入为0，且I2=1时，输出才为10，不管 I0 I1输入何种电平； – I3=1时，输出才为11，不管I0 ~I2输入何种电平； – 因此，他们的优先级从高到低分别为I3I2I1I0
A0
EI
译码器/数据分配器
• 一、译码器的定义及功能
• 1、译码：（它是编码的逆过程）将具有特定含义的二进制 码进行辨别，并转换成控制信号。 • 2、译码器：具有译码功能的逻辑电路称为译码器。 • 3、功能：将n个输入变量变换成2n个输出 函数，每个输出 函数对应于n个输入变量的一个最小项或者最大项。