常用组合逻辑电路及应用
4常用组合逻辑电路
RBI =0且A3 ～ A0=0时,使Ya ～ Yg=0,全灭. RBO :RBI=0,A3～A0=0时,RBO=0;否则RBO=1
多个译码器的连接
三,数据分配器
数据分配器是将一个输入数据根据需要送到多个 不同的输出通道上.
Y0 Y1 Y2n-1
数据输入
n位通道选择信号
数据输入 例: 地址 输入
00 X
&
01
& 1
B 11 10
X
B
Y3
A
1
X
01 11 X
X X
X
+UCX X
X X
Y2 10 Y X Y1 0
2,二 — 十进制编码器 将十个状态(对应于十进制的十个代码)编 制成BCD码. 十个输入 输入:Y0 Y9 输出:ABCD 列出状态表如下: 四位
2,二 — 十进制编码器
8421BCD编码表 输出 十进制数 ABCD 0 ( y0 ) 0000 1 ( y1 ) 0001 2 ( y2 ) 0010 3 ( y3 ) 0011 4 ( y4 ) 0100 5 ( y5 ) 0101 6 ( y6 ) 0110 7 ( y7 ) 0111 8 ( y8 ) 1000 9 ( y9 ) 1001 输入
&
Y2 = B A
1
Y3 = BA
EI=0 — 译码器工作
EI
EI=1—译码器被封锁
电子课件电子技术基础第六版第六章门电路及组合逻辑电路可编辑全文
逻辑函数除可以用逻辑函数表达式（逻辑表达式）表示以 外，还可以用相应的真值表以及逻辑电路图来表示。真值表 与前述基本逻辑关系的真值表类似，就是将各个变量取真值 （0 和 1）的各种可能组合列写出来，得到对应逻辑函数的真 值（0 或 1）。逻辑电路图（逻辑图）是指由基本逻辑门或复 合逻辑门等逻辑符号及它们之间的连线构成的图形。
TTL 集成“与非”门的外形和引脚排列 a）外形 bOS 集成门电路以绝缘栅场效应管为基本元件组成， MOS 场效应管有 PMOS 和NMOS 两类。CMOS 集成门电路 是由 PMOS 和 NMOS 组 成的互补对称型逻辑门电路。它具 有集成度更高、功耗更低、抗干扰能力更强、扇出系数更大 等优点。
三、其他类型集成门电路
1. 集电极开路与非门（OC 门） 在这种类型的电路内部，输出三极管的集电极是开路的， 故称集电极开路与非门，也称集电极开路门，简称 OC 门。
OC 门 a）逻辑符号 b）外接上拉电阻
74LS01 是一种常用的 OC 门，其外形和引脚排列如图所 示。
74LS01 的外形和引脚排列 a）外形 b）引脚排列
2. 主要参数 TTL 集成“与非”门的主要参数反映了电路的工作速度、抗 干扰能力和驱动能力等。
TTL 集成“与非”门的主要参数
TTL 集成“与非”门具有广泛的用途，利用它可以组成很多 不同逻辑功能的电路，其外形和引脚排列如图所示。如 TTL“ 异或”门就是在 TTL“与非”门的基础上适当地改动和组合而成 的；此外，后面讨论的编码器、译码器、触发器、计数器等 逻辑电路也都可以由它来组成。
数字电路与逻辑设计(第三版)课件：组合逻辑电路
组合逻辑电路
54 系列和 74 系列具有相同的子系列，两个系列的参数 基本相同，主要在电源电压范围和工作环境温度范围上有所 不同， 54 系列适应的范围更大些，如表2-1 所示。不同子 系列在速度、功耗等参数上有所不同。 TTL 门电路采用 5V 电源供电。
组合逻辑电路
2. 1. 2 CMOS 门电路 CMOS 门电路由场效应管构成，它的特点是集成度高、
组合逻辑电路
图 2-2 标准 TTL 电路的输入/输出逻辑电平
组合逻辑电路
图 2-3 CMOS 电路的输入/输出逻辑电平 (a ) 5VCMOS 电路;( b ) 3. 3VCMOS 电路
组合逻辑电路
当输入电平在 U IL ( max ) 和 U IH ( min ) 之间时，逻辑电路 可能把它当作 0 ，也可能把它当作 1 ，而当逻辑电路因所接 负载过多等原因不能正常工作时，高电平输出可能低于 U OH (min ) ，低电平输出可能高于 U OL (max ) 。
图 2-5 TTL 驱动门与 CMOS 负载门的连接
组合逻辑电路
2. 2 组合逻辑电路
2. 2. 1 组合逻辑电路的特点 逻辑电路可以分为两大类:组合逻辑电路和时序逻辑电
路。组合逻辑电路是比较简单的一类逻辑电路，它具有以下 特点:
(1)从电路结构上看，不存在反馈，不包含记忆元件。 (2)从逻辑功能上看，任一时刻的输出仅仅与该时刻的 输入有关，与该时刻之前电路的状态无关。
组合逻辑电路
图 2-4 74LS 系列门电路的扇出系数和带负载能力 (a )低电平输出时;( b )高电平输出时
组合逻辑电路
4 )传输延时tP 传输延时tP指输入变化引起输出变化所需的时间，它是 衡量逻辑电路工作速度的重要指标。传输延时越短，工作速 度越快，工作频率越高。tPHL 指输出由高电平变为低电平时， 输入脉冲的指定参考点(一般为中点)到输出脉冲的相应指定 参考点的时间。 tPHL 指输出由低电平变为高电平时，输入 脉冲的指定参考点到输出脉冲的相应指定参考点的时间。标 准 TTL 系列门电路典型的传输延时为 11ns ;高速 TTL 系列 门电路典型的传输延时为3. 3ns 。 HCT 系列 CMOS 门电路 的传输延时为 7ns ; AC 系列 CMOS 门电路的传输延时为 5ns ; ALVC 系列 CMOS 门电路的传输延时为 3ns 。
第4章 组合逻辑电路
25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)
组合逻辑电路循环
组合逻辑电路循环一、概述组合逻辑电路是数字电路中最基本的单元，广泛应用于各种数字系统。
然而，在实际应用中，我们有时会遇到一些特殊的组合逻辑电路，它们的输出不仅取决于当前的输入，还与之前的输入状态有关。
这种具有记忆功能的组合逻辑电路被称为循环逻辑电路。
循环逻辑电路的特点是，其输出不仅与当前的输入有关，还与之前的输入状态有关。
这种特性使得循环逻辑电路具有更强的数据处理和存储能力，因此在一些复杂的数字系统中得到了广泛应用。
二、循环逻辑电路的实现实现循环逻辑电路的关键在于如何保存和更新输入状态。
常用的方法有使用触发器和寄存器等。
这些存储元件可以在时钟信号的控制下，将当前的输入状态保存下来，并在下一个时钟周期中更新为新的状态。
例如，使用D触发器实现的2位循环逻辑电路，其工作原理如下：当输入信号发生变化时，D触发器将保存当前的输入状态；在下一个时钟周期中，D触发器将根据保存的状态和新的输入信号，计算出新的输出信号。
这样，输出信号不仅与当前的输入信号有关，还与前一个时钟周期的输入信号有关。
三、循环逻辑电路的应用循环逻辑电路的应用非常广泛，例如在计数器、序列检测器、移位器等数字系统中都有应用。
下面以计数器为例说明循环逻辑电路的应用。
计数器是数字系统中常见的一种组合逻辑电路，它能够实现计数的功能。
在计数器中，通常使用循环逻辑电路来实现。
例如，使用循环逻辑电路实现的4位二进制计数器，其工作原理如下：在每个时钟周期中，计数器的状态会根据当前的输入信号和前一个状态进行更新；当计数器的状态达到最大值时，会循环回到初始状态继续计数。
这样，计数器就可以实现连续的计数功能。
除了计数器之外，循环逻辑电路还可以用于实现其他数字系统中的功能。
例如，在序列检测器中，可以使用循环逻辑电路来检测一串特定的输入信号；在移位器中，可以使用循环逻辑电路来实现数据的移位操作等。
四、循环逻辑电路的优化虽然循环逻辑电路具有很多优点，但是在实际应用中，我们还需要考虑如何优化循环逻辑电路的性能。
组合逻辑电路
7.2 常用组合逻辑电路
由式（7.2.11）可写出功能表，如表7.2.10 所示。
7.2 常用组合逻辑电路
由功能表可以看出：当使能 端 =1时，不论其他输入端的 状态如何，都不会有输出，F=0； 只有当 =0时，输出数据才决定 于地址输入A1A0的不同组合。数 据选择器相当于一个被地址码控 制的4选1多路开关。
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2.5 数据选择器
1
数据选择器的功能与电路
数据选择器（multiplexer，MUX）又称多路开关或多路选 择器，它根据地址选择信号，从多路输入数据中选择一路送至输 出端，其作用与图7.2.25所示的单刀多掷开关相似。
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2.2 译码器
1
二进制编码器
将二进制代码的各种状态按照其原来的含义翻译过来，称为 二进制译码器。例如，二进制代码001可能代表数码管的一字形 灯丝，也可能代表1号机组等。
例7.2.4 试用译码器和门电路实现下列逻辑函数。 F=AB+BC+AC
7.2 常用组合逻辑电路
2
二—十进制编码器
用四位二进制代码来表示一 位十进制数字0、1、2、…、9，
BCD
方案很多，最常用的是8421码。 例如，对十进制数字9进行编
码时，数码盘拨到数字9，输入端 9=1，其余输入端均为0。这时输 出端D=1，C=0，B=0，A=1， 即DCBA=1001，也就是将十进 制数字9 1001。其他编码原理类同。
2,4 组合逻辑电路
1 、学习目的本章的基本任务是学习逻辑代数常用基本定律、恒等式和规则;掌握逻辑代数的变换与逻辑代数的卡诺图化简；熟练掌握组合逻辑电路的分析设计方法。
为学习数字电路后续章节提供坚实的理论基础。
要求掌握得非常熟练2、本章学习要求1）应熟悉的内容A．组合逻辑电路的定义。
B．逻辑函数最简的标准。
2）应掌握的内容A．无用项（任意项）的概念，表示。
3）应熟练掌握的内容A．逻辑代数的基本定律和恒等式B．逻辑代数的基本规则。
C．逻辑函数的代数变换与化简。
D．逻辑函数的最小项表示。
逻辑符号图，真值表。
E．卡诺图化简法（二，三，四变量卡诺图的排列，逻辑函数如何填卡诺图，逻辑相邻，化简步骤）。
F．组合逻辑电路的分析和设计方法。
G．组合逻辑电路中的竞争冒险产生的原因，类型，会用增加冗余项的方法消除冒险。
3、本章重点难点分析1）注意逻辑运算的优先顺序，按高到低排为：“非”，“与”，“或”。
在运用对偶和反演规则时注意不能改变优先顺序。
2）对偶规则和反演规则在变换时，反号不做变换。
3）掌握P90表3.1.1的定律（注意等号两边的形式）思考：L A BC D E L ,?=+++=已知A(B C)D E=+AB+AC+BC=AB+AC增项消项法：AB+AC+BC D =AB+AC推论思考：AB+AC+BC(D+F)=?=AB+AC增加BC消去BC组合逻辑电路中消除冒险组合逻辑电路化简代数化简法：运用逻辑代数的基本定律和恒等式进行化简的方法。
1=+A A ABB A =+方法：并项法:吸收法：A + AB = A消去法：BA B A A +=+C AB AB +=CAB +=配项法：CA =AB +BA F E BCD AB A L =++=)(C B C A AB L ++=C B A AB )(++=A+AB=A+B C B C A AB L ++=CB A AC A AB )(+++=C B A C AB C A =AB +++C B A C B A L +=BA C CB A =+=)()()(B C A C A C AB AB +++=1=+A A 5）逻辑函数的代数化简与化简法主要掌握“与或”表达式的化简，其余形式可变换成“与或式”再化简。
第9章组合逻辑电路
P1 A
P2 B C
P3 BC P4 P1 P2 A(B C)
P5 A P3 ABC
Y P4 P5 A(B C) ABC
（2）用卡诺图化简输出函数表达式。
Y A(B C) ABC A(B C) ABC AB AC AB AC
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
表9.2 真值表
9.1.3组合逻辑电路的设计
（3）由真值表写出输出变量函数表达式并化简：
Y ABC ABC ABC ABC AB BC AC （4）画出逻辑电路如图9.2所示。
AB
C 00 01 11 10
A
00 0 1 0
（1）确定输入、输出变量，定义逻辑状态的含义。
设A、B、C代表三个人，作为电路的三个输入变量，当A、 B、C为1时表示同意，为0表示不同意。将Y设定为输出变 量，代表决意是否通过的结果，当Y为1表示该决意通过， 当Y为0表示决意没有通过。
（2）根据题意列出真值表，如表9.2所示。
A
B
C
Y
0
0
0
0
0
• （2）根据真值表写逻辑表达式，并化简成最简“与或” 逻辑表达式。
• （3）选择门电路和型号。 • （4）按照门电路类型和型号变换逻辑函数表达式 • （5）根据逻辑函数表达式画逻辑图。
• 例9.2 设计一个三人表决器电路，当两个或两个以上的人 表示同意时，决意才能通过。 解：根据组合逻辑电路的设计方法，可按如下步骤进行。
组合逻辑电路概述、基本设计和应用
组合逻辑电路概述 、基本设计和应用
电子技术基础
6.1 组合逻 辑电路
6.2 组合逻辑 电路的基本 分析方法
6.5 计算机中常用 的集成逻辑器件 及其应用
6.3 组合逻辑 电路的基本 设计方法
6.4 基本组合 逻辑部件
电子技术基础
本章学习目的及要求
本章要求理解组合逻辑电路的基本概念； 掌握组合逻辑电路的分析方法和设计方 法；理解全加器、译码器、编码器、数 据选择器、数据比较器等基本组合逻辑 部件的概念和功能。掌握计算机中常用 集成逻辑部件的功能和应用。
4）画出逻辑电路图。
LA
A1
AB
&
1
LB
B1
&C
电子技术基础
【例】用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判 和两个副裁判。认为杠铃完全上举的裁决由每一个裁判按一下自己面前的按钮来确 定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功 的灯才亮。 【解】 （1）列真值表：
1．半加器 半加是指只对两个一位二进制数进行加法的运算。它是一种只考虑两个加数本 身，不考虑来自低位进位的加法运算。
设 Ai 和 Bi 为两个一位二进制数，相加后得到的和为 S i ，向高位的进位为 Ci 。
电子技术基础
6.3 组合逻辑电路的基本设计方法
组合逻辑电路的设计是指根据给定的逻辑要求，设计出满足功能且经济合理的 逻辑电路。
组合电路的设计步骤一般如下： 1. 将文字描述的逻辑问题变换为真值表。通过对设计要求的仔细理解，明确哪
些是输入变量，哪些是输出变量以及它们之间的相互关系，然后列出真值表； 2. 进行函数化简； 3. 根据化简结果，选择合适门电路，画出逻辑电路图。
数字电子电路第二版电子课件第二章组合逻辑电路
组合逻辑电路的设计步骤
首先，对实际问题进行分析，确定提出的问题中什么是输入变量、什么 是输出变量，并分析它们之间的逻辑关系，即把一个实际问题归纳为逻辑 问题。其次，合理地设置变量，列出真值表，然后由真值表写出逻辑表达 式，并根据所使用的逻辑门器件对表达式进行化简或变换。最后，根据化 简或变换后的逻辑表达式画出逻辑图。
77
§２—１ 组合逻辑电路基础知识 §２—２ 组合逻辑电路的分析和设计 §２—３ 编码器 §２—４ 译码器和显示器
§２—５ 数据选择器和分配器 §２—６ 加法器 §２—７ 数值比较器
§2—1 组合逻辑电路基础知识
80
第二章 组合逻辑电路
学习目标
1. 了解组合逻辑电路的一般分析方法和设计方法。 2. 了解编码器、译码器典型集成电路的引脚功能和使用方法。 3. 了解数码选择器、数据分配器、加法器的基本工作原理和应用。 4. 掌握半导体七段显示数码管的使用方法。 5. 能根据电路图安装表决器、数码显示器等组合逻辑电路。
99
第二章 组合逻辑电路
三变量的最小项及其编号
100
第二章 组合逻辑电路
将n个变量的逻辑函数的2n个最小项用小方格代表并按相邻规则排列， 所形成的图形称为最小项卡诺图，简称卡诺图。所谓相邻规则就是指相邻2 个最小项只有1个变量不同，其他变量都相同。
卡诺图 a)二变量b)三变量c)四变量
101
第二章 组合逻辑电路
2. 用卡诺图表示逻辑函数 先将逻辑函数化为与或表达式，然后在卡诺图中把每一个乘积项所包含 的最小项都填上1，其余的填上0（或不填），便可得到该逻辑函数的卡诺 图。 3. 用卡诺图化简逻辑函数 在卡诺图中每两个相邻的小方格所代表的最小项只有一个变量不同，如 果这两个小方格均填的是1，则可利用这个特点消去一个变量。依次类推： 4个标有1的相邻项可合并为一项，消去2个变量；8个标有1的相邻项可合并 为一项，消去3个变量。