设计一个一位十进制加减法++数字电路课程设计报告
设计一个一位十进制加减法++数字电路课程设计报告
课程设计报告课程：微机系统与接口课程设计学号：姓名：班级：教师：******大学计算机科学与技术学院设计名称：设计一个一位十进制加减法器日期：2010年1月 23日设计内容：1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求：1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。
器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）设计原理:图1二进制加减运算原理框图分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
设计过程（步骤）或程序代码：实验电路：1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B。
若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原，补码与反码的关系式为N补=N反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
教案一位十进制加法计算器的逻辑电路设计与制作
教案一位十进制加法计算器的逻辑电路设计与制作一、教学目标：1.了解并掌握十进制加法的基本概念和运算规则；2.通过设计和制作一位十进制加法计算器的逻辑电路，培养学生的创新思维和手工制作能力；3.提高学生的团队协作和问题解决能力。
二、教学内容：1.十进制加法的基本概念和运算规则；2.一位十进制加法计算器的逻辑电路设计和制作。
三、教学步骤与方法：1.引入：利用一个实际的例子向学生介绍十进制加法的概念和运算规则，如：2+3=52.讲解和演示：2.1详细讲解一位十进制加法计算器的逻辑电路设计原理；2.2利用白板或投影仪演示逻辑电路的实际运行过程，以加法器为例，将两个十进制数进行加法运算，然后将结果显示在数码管上。
3.分组合作：将学生分成小组，每个小组由3-5人组成，进行合作设计和制作一位十进制加法计算器的逻辑电路。
4.设计与制作：4.1小组成员分工明确，进行逻辑电路的设计；4.2利用逻辑门、触发器、加法器、数码管等电子元件进行逻辑电路的制作；4.3考虑逻辑电路的稳定性、可靠性和抗干扰能力，进行逻辑电路的优化和改进。
5.调试与测试：5.1每个小组利用数字信号发生器或开发板测试逻辑电路的功能和正确性；5.2发现问题和不足之处，及时进行调试和改进，直至逻辑电路能够正确实现加法运算并显示结果。
6.展示与评价：6.1每个小组将自己设计与制作的一位十进制加法计算器逻辑电路进行展示；6.2其他小组对展示结果进行评价，包括逻辑电路的稳定性、可靠性和实用性等方面。
7.总结与反思：学生总结并反思自己的设计和制作过程，找出问题和不足之处，提出改进的意见和建议。
四、教学资源：1.白板或投影仪；2.逻辑门、触发器、加法器、数码管等电子元件；3.数字信号发生器或开发板。
五、教学评价：1.学生可以通过展示和评价来相互学习和提高；2.评价标准包括逻辑电路的功能、稳定性、可靠性和实用性等方面。
六、教学拓展：1.可以进行更高位数的十进制加法计算器的逻辑电路设计和制作；2.可以引入其他逻辑电路和数学运算相关的内容，如减法、乘法等。
十进制加减法电路设计
燕山大学课程设计说明书题目：十进制加法器学院（系）：电气工程学院年级专业：学号：学生姓名：指导教师：教师职称：燕山大学课程设计（论文）任务书院（系）：电气工程学院基层教学单位：电子实验中心说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。
年月日目录第一章设计说明 (3)1.1设计思路 (3)1.2模块介绍 (3)第二章电路原理图 (8)第三章波形图 (10)第四章管脚锁定 (11)第五章电路扩展 (12)1.1设计思路 (12)1.2模块介绍 (12)1.3扩展电路原理图 (15)1.4管脚锁定 (17)第六章总结 (18)参考文献 (19)燕山大学课程设计评审意见表 (20)第一章设计说明1.1设计思路：先分别用两个7485数值比较器，将加数及被加数分别与9比较，输出的结果再与输入值分别相与，便可设置加数和被加数，当加数和被加数超过9时均按0处理，此时用两个数码管显示加数与被加数。
用得到的加数和被加数通过一个全加器74283相加，74283得出的结果小于9时可以直接输出，大于9时则需要进行加6修正，按照该要求设计一个逻辑电路，将结果与第一个74283的结果通过第二个74283的求和，得出最终，然后将最终结果通过两个数码管分别显示十位和个位，这样便可得到所要求的十进制加法器。
1.2模块介绍：1．数值比较器：功能介绍：A1-A4，B1-B4为加数，被加数的二进制表示。
B0-B3（1001）为十进制数9。
7485为四位数值比较器。
7485比较器功能表及数值比较真值表为1，7485输出端通过一个或门输出为1，再同输入值相与，最右端所接的数码管则可显示该值；若输入值大于9，则ALBO和AEBO都为0.，通过或门输出为0，再同输入值相与，最右端所接的数码管显示为0。
2. 加数+被加数显示部分：功能介绍：比较器输出的数值分别赋予“1L1”“1L2”“1L3”“1L4”，“2L1”“2L2”“2L3”“2L4”，通过译码后输出到“DS4C”、“DS3C”数码管而显示。
设计一个一位十进制加减法++数字电路课程设计报告
设计一个一位十进制加减法++数字电路课程设计报告一位十进制加减法++数字电路课程设计报告摘要：本文介绍了一位十进制加减法++数字电路课程设计的具体实现步骤。
通过串行和并行方式，使用ALU模块实现对数字的加减法运算，并模拟真实的计算机系统。
最后，将实现的电路连接到FPGA上，并在XilinxISE环境中进行调试和测试。
关键词：十进制加减法； ALU； FPGA； XilinxISE1 绪论随着信息技术的发展，数字电路处理能力也越来越强大。
在数字电路设计中，加减法运算是最基本的运算，因此如何实现十进制加减法++数字电路设计成为研究的重点。
本文将介绍一位十进制加减法++数字电路设计的具体实现步骤，并将实现的电路连接到FPGA上，并在XilinxISE环境中进行调试和测试，以便快速实现和调试。
2 原理说明十进制加减法++数字电路设计是一种实现数字加减法运算的电路，它可以通过串行或并行的方式来实现，主要包括以下几部分：(1) 数据输入：数字输入的格式一般为二进制、八进制、十进制或十六进制，可以使用输入设备（如键盘、指针装置等）输入；(2) ALU模块：ALU模块（算术逻辑单元）是实现加减法运算的最主要组成部分，它包括算术逻辑和控制逻辑；(3) 数据输出：数据输出的格式一般为二进制、八进制、十进制或十六进制，可以使用输出设备（如显示器、打印机等）进行输出；(4) 控制逻辑：控制逻辑主要由指令和控制状态机构成，控制状态机负责控制ALU模块的加减法运算，而指令则控制整个系统的运行状态。
3 电路设计（1）ALU模块设计：由于加减法运算是ALU模块的主要功能，因此该模块必须具备加减法运算的能力，同时应具备移位、带符号处理、移位定位、逻辑运算等功能。
（2）控制逻辑设计：为了控制ALU的加减法运算，必须设计一套控制逻辑，该控制逻辑主要由指令和控制状态机构成，指令用于控制系统的运行状态，而控制状态机则控制ALU模块的加减法运算，实现真实的计算机系统。
一位十进制数加减法器
一位十进制数加减法器引言在计算机领域中，数字加减法是最基础且常见的算术运算。
为了实现有效的数字加减法运算，我们需要使用加减法器。
本文将介绍一位十进制数加减法器的设计和功能。
一位十进制数加减法器的原理一位十进制数加减法器是用来对两个十进制数进行加法或减法运算的电路。
它包含三个输入端和两个输出端：•输入端：两个十进制数(A和B)和一个控制输入(Cin)。
•输出端：一个和输出(Sum)和一个进位输出(Cout)。
一位十进制数加减法器根据控制输入的不同来执行不同的操作，具体原理如下：1. 加法操作•输入：A、B和Cin。
•输出：Sum和Cout。
加法操作的实现可以采用如下步骤：1.将A、B和Cin输入到加法器电路中。
2.对A和B进行加法运算，得到结果与进位。
3.Sum输出运算结果，Cout输出进位。
2. 减法操作•输入：A、B和Cin。
•输出：Sum和Cout。
减法操作的实现可以采用如下步骤：1.将A、B和Cin输入到减法器电路中。
2.对A和B进行减法运算，得到结果与借位。
3.Sum输出运算结果，Cout输出借位。
一位十进制数加减法器的设计一位十进制数加减法器的设计需要考虑以下几个方面：1.加法器和减法器电路的设计。
2.输入和输出信号的处理和传输。
3.控制输入的处理和判断。
1. 加法器和减法器电路的设计加法器和减法器电路的设计可以采用逻辑门电路来实现。
对于加法操作，可以通过使用XOR门和AND门来实现加法运算和进位计算。
对于减法操作，可以通过使用补码变换和与非门来实现减法运算和借位计算。
2. 输入和输出信号的处理和传输输入和输出信号的处理和传输可以通过触发器来实现。
触发器是一种存储器件，可以存储和传输信号。
输入信号可以存储在输入触发器中，通过触发器传输到加减法器电路中进行运算。
运算结果可以存储在输出触发器中，通过触发器输出到外部。
3. 控制输入的处理和判断控制输入的处理和判断可以通过逻辑电路来实现。
根据控制输入的不同值，可以判断是执行加法操作还是减法操作，并将相应的输入信号传递给加减法器电路。
10进制计数器课程设计
10进制计数器课程设计一、课程目标知识目标：1. 学生能理解10进制计数器的基本概念，掌握10进制数的组成和计数规律。
2. 学生能运用10进制计数器进行数值的加减运算，并正确表达计算过程和结果。
3. 学生了解10进制计数器在日常生活和科学技术中的应用。
技能目标：1. 学生能够独立操作10进制计数器，进行简单的数值计算。
2. 学生通过实际操作，培养观察、分析、解决问题的能力。
3. 学生通过小组合作，提高沟通、协作和团队意识。
情感态度价值观目标：1. 学生对10进制计数器产生兴趣，激发学习数学的积极性。
2. 学生在探索过程中，培养耐心、细致、勇于尝试的精神。
3. 学生认识到数学知识在实际生活中的重要性，增强学以致用的意识。
课程性质：本课程属于数学学科，旨在帮助学生掌握10进制计数器的运用，提高数学运算能力和实际应用能力。
学生特点：四年级学生具有一定的数学基础，好奇心强，喜欢动手操作，但注意力集中时间较短。
教学要求：注重理论与实践相结合，以学生为主体，激发学生兴趣，培养动手操作能力和团队协作精神。
通过分解课程目标为具体的学习成果，使学生在愉快的氛围中掌握知识，提高能力。
二、教学内容1. 引入10进制计数器概念，介绍其在数学运算中的应用。
- 教材章节：第三章《数的认识》- 内容：10进制计数器的定义、计数规律、数位顺序表。
2. 学习10进制计数器的操作方法，进行数值的加减运算。
- 教材章节：第四章《简单的数学计算》- 内容：10进制计数器操作方法、数值加减运算、进位与退位。
3. 实践与应用，运用10进制计数器解决实际问题。
- 教材章节：第五章《生活中的数学》- 内容：运用10进制计数器进行购物找零、时间计算等实际问题的解决。
4. 小组合作，探讨10进制计数器在科学技术领域的应用。
- 教材章节：第六章《数学与科技》- 内容：10进制计数器在计算机、电子设备等领域的应用案例。
教学进度安排：第一课时：引入10进制计数器概念，学习计数规律和数位顺序表。
教案：一位十进制加法计算器的逻辑电路设计与制作
1、增强专业意识，培养良好的职业道德和职业习惯；
2Байду номын сангаас通过电路制作与调试，激发学生的学习动机。
重点
一位十进制加法计算器的逻辑电路制作
难点
一位十进制加法计算器的逻辑电路的设计。
选学
情境设计
电子技术项目教学室，两名学生为一组。每组提供一套电路散件以及电路装接所用设备。
课后阅读
1、查阅资料，进一步了解74LS148、CC40147、74LS138、74LS42的封装及引脚功能；
项 目 教 学 活 动 三译码器的基本知识
教师活动
师生互动
学生活动
1、介绍译码器的基本知识（课件7-5）；
2、介绍74LS138集成译码器的封装及引脚功能（课件7-5）；
3、介绍74LS42集成译码器的封装及引脚功能（课件7-5）。
1、学生提问与教师答疑；
2、例题解答与讲评。
1、感知74LS138集成译码器的封装，认知引脚功能；
2、感知174LS42集成译码器的封装，认知引脚功能。
活 动 目 标
1、了解译码器的基本知识；
2、掌握74LS138集成译码器的封装及引脚功能；
3、掌握74LS42集成译码器的封装及引脚功能。
教师活动
师生互动
学生活动
1、明确工作任务；
2、提出电路装接工艺要求；
3、提示元器件装接注意事项。
1、关于元器件识别与检测的问答；
2、学生进行电路装接时，教师进行巡查与答疑。
1、进行逻辑电路的设计；
2、识别与检测元器件；
3、进行电路装接。
活 动 目 标
1、通过电路制作，激发学习专业知识的兴趣；
2、会识别与检测元器件；
数字电路课程设计的报告
数字电路课程设计的报告电⼦技术课程设计报告题⽬：数字计步器院系：物理与电⽓信息⼯程学院专业：电⽓⼯程及其⾃动化组长：郭天朋学号： 20120604046 组员 1 ：吕殿鹏学号： 20120604047 组员 2 ：马奔腾学号： 20120604048 组员 3 ：马冲学号： 20120601007 组员 4 ：刘晓坦学号： 20121401045 指导教师：蔡⽂霞2014年6⽉25⽇电⼦技术课程设计报告⼀、选题⽬的和意义：⼈们越来越注重⾃⼰的健康,跑步成为⼀种⽅便⽽⼜有效的锻炼⽅式。
但是如何知道⾃⼰跑了多少步,多远的路程?计步器可以帮助⼈们实时掌握锻炼情况。
它的主要功能是检测步数,通过步数和步幅可计算⾏⾛的路程。
步幅信息可通过⾏⾛固定的距离如20m来计算或是直接输⼊,⾼级的计步器还可以计算⼈体消耗的热量。
本课题的设计有深远意义，尤其是对那些⽼年⼈以及⼀些待复健康的病⼈来说是⼀个⾮常好的辅助医疗设备。
要实现检测步数⾸先要对⼈⾛路的姿态有⼀定了解。
⾏⾛时,脚、腿、腰部,⼿臂都在运动,它们的运动都会产⽣相应的加速度,并且会在某点有⼀个峰值。
从脚的加速度来检测步数是最准确的,但是考虑到携带的不⽅便以及实验室⽔银开关的诸多不便，我们⽤⼀个逻辑开关或者脉冲信号来来代替脚的每⼀次⾛步所引起的振动。
本课设主要是运⽤了逻辑元件74LS161的计数功能，把四个74LS161逻辑元件逐次相联起来，已达到⽤4个数码管显⽰4位有效数字的计步器，并且可以按照⼗进制向⾼位进位。
通过逻辑开关的功能控制整个计步器的计数与暂停。
第⼀个74LS161元件的CP接⼊逻辑开关，输出接⼊第⼆元件的脉冲信号接⼊⼝，依次将四个元件级联。
本设计数字计步器就是按照这个程序来达到进位计数的功能，和计数器的功能相似。
数字计步器在⽇常⽣活中主要运⽤在医疗健⾝等电⼦产品中，如数字跑步器、计步器等诸多相关电⼦设备。
该设计可以合理运⽤到⼤范围的产品设计中，提⾼现代电⼦产品⽔平，更好的服务于社会，有着很⼴⼤的发展前景和⽤途。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计报告
课程：微机系统与接口课程设计
学号：
姓名：
班级：
教师：
******大学
计算机科学与技术学院
设计名称：设计一个一位十进制加减法器
日期：2010年1月23日
设计内容：
1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求：
1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原
理及特点；
2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明：
环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。
器材：74LS283或者4008，4个异或门（一片74LS86）（减法）；74LS08，3 283引脚图
输入或门（加法）
设计原理:
图1二进制加减运算原理框图
分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），
如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制
数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方
式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送
入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
设计过程（步骤）或程序代码：
实验电路：
1:减法电路的实现：
（1）：原理：如图1所示（如下），该电路功能为计算A-B。
若n位二进制原
码为N
原，则与它相对应的补码为N
补
=2n-N原，补码与反码的关系式为N补=N反
+1，
A-B=A+B补-2n=A+B反+1-2n
(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，
并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：
A+B反+1，
(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码，借位信号为0。
图1：减法运算电路
2：加法电路的实现如下：
（1）加法原理:
1. 通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。
数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开
关S6——S9，通过开关S6——S9控制数B的输入。
2. 当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
3. 由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）时加上6（0110），产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位
(2)加法电路的实现:
用两片4位全加器74LS83和门电路设计一位8421BCD码加法器
1. 由于一位8421BCD数A加一位数B有0到18这十九种结果。
而且由于显示的关系
2. 当大于9的时候要加六转换才能正常显示，所以设计的时候有如下的真值表：
(1)由前16项有: Y= S 3S 2+ S 3S 1 (2)由后10项有: Y= C O =1 由（1）（2）有Y=C O +S 3S 2+S 3S 1
由于用与非门比较方便所以我们选用了与非门电路有以下两种选择： (1)443424434244342Y=C +S S +S S =C +S S +S S C S S S S =•• (2)443424434244342Y=C +S S +S S =C +S S +S S C S S S S =••
第一种方式简单,所以我选用了第一种方式得到了如下的理论图
:
图3 加法运算电路 （3）元器件选择： 加法电路器件:
完成加法运算可用器件超前进位加法器74LS283或者4008来实现。
如图2还需用到2输入与门74LS08，3输入或门。
图 4 图5
16 15 14 13 12 11 10 9
74LS283
1 2 3 4 5 6 7 8 V CC B 2 A 2 S 2 B 3 A 3 S 3 C 3
TTL 加法器74LS283引脚图
16 15 14 13 12 11 10 9
4008
1 2 3 4 5 6 7 8 V DD B 3C 3 S 3 S 2 S 1 S 0 C 0-1 CMOS 加法器4008引脚图
A 3
B 2 A 2 B 1 A 1 B 0 A 0 V SS S 1 B 1 A 1 S 0 B 0 A 0
C 0-1 GND
74LS08引脚图
图6
3：译码显示电路的实现
一个七段LED译码驱动器74HC4511和一个七段LED数码显示器组成。
七段LED 译码驱动器74HC4511的功能表如下．在74HC4511中，经前面运算电路运算所得的结果输入74HC4511的D3D2D1D0，再译码输出，最后在七段LED显示器中显示出来．
表二：七段LED译码驱动器74HC4511功能表
表三：七段LED译码驱动器74HC4511功能表续
图7译码显示电路
4:最后所得结果的实验电路：
图8 最后结果
设计结果与分析(可以加页)：
(1) 加法运算：
选择开关接高电平，s2~s5分别接1,0,0,1;s6~s7f分别接0，1，1，1。
则（1001）2+（0111）2=（10000）2十进制9+7=16，并在七段译码显示器上显示16. (2)减法运算
开关接低电平，s2 ~ s5分别接1，0，0，1，s6 ~ s7分别接0，1，1，1。
则为（1001）2-（0111）2=（00010）2十进制9-7=2，并在七段译码显示器上显示02.
设计体会与建议：
设计过程中要充分合作，发挥个人的特长，以求达到结果最佳的目的。
在做实验之前要先充分理解所运用的知识点，实验室要灵活运用。
做实验时应戒躁戒躁。
平时应该多掌握一些课本上没有的知识。
设计成绩：教师签名：
年月。