MOS阈值电压VT
晶体管阈值电压
晶体管阈值电压（Threshold voltage）：
场效应晶体管（FET）的阈值电压就是指耗尽型FET的夹断电压与增强型FET的开启电压。
（1）对于JFET：
耗尽型JFET的沟道掺杂浓度越高, 原始沟道越宽，则夹断电压就越高；温度升高时，由于本征载流子浓度的提高和栅结内建电势的减小, 则夹断电压降低。
对于长沟道JFET，一般只有耗尽型的器件；SIT（静电感应晶体管）也可以看成为一种短沟道JFET，该器件就是增强型的器件。
（2）对于MOSFET：
*增强型MOSFET的阈值电压VT是指刚刚产生出沟道(表面强反型层)时的外加栅电压。
①对于理想的增强型MOSFET（即系统中不含有任何电荷状态，在栅电压Vgs = 0时，半导体表面的能带为平带状态），阈值电压可给出为VT = ( SiO2层上的电压Vi ) + 2ψb = －[2εεo q Na ( 2ψb )] / Ci + 2ψb ,式中Vi ≈ (耗尽层电荷Qb) / Ci，Qb =－( 2εεo q Na [ 2ψb ] )，Ci是单位面积的SiO2电容，ψb是半导体的Fermi势（等于本征Fermi能级Ei与Ef之差）。
②对于实际的增强型MOSFET，由于金属-半导体功函数差φms 和Si-SiO2系统中电荷的影响, 在Vgs = 0时半导体表面能带即已经发生了弯曲，从而需要另外再加上一定的电压——“平带电压”才能使表面附近的能带与体内拉平。
因为金属-半导体的功函数差可以用Fermi势来表示:φms = (栅金属的Fermi势ψG )－(半导体的Fermi势ψB ) ,ψb = ( kT/q ) ln(Na/ni) ，对多晶硅栅电极(通常是高掺杂)，ψg≈±0.56 V [+用于p型, －用于n型栅]。
而且SiO2/Si 系统内部和界面的电荷的影响可用有效界面电荷Qf表示。
从而可给出平带电压为Vfb = φms－Qf /Ci 。
所以，实际MOSFET的阈值电压为VT = －[2εεo q Na ( 2ψb )] /Ci + 2ψb +φms－Qf /Ci 。
进一步，若当半导体衬底还加有反向偏压Vbs时，则将使沟道下面的耗尽层宽度有一定的增厚, 从而使阈值电压变化为：VT = －[2εεo q Na ( 2ψb+Vbs )] /Ci + 2ψb +φms－Qf /Ci 。
在制造MOSFET时，为了获得所需要的VT值和使VT值稳定，就需要采取若干有效的技术措施；这里主要是控制Si-SiO2系统中电荷Qf ：其中的固定正电荷(直接影响到VT 值的大小) 与半导体表面状态和氧化速度等有关(可达到<1012/cm2); 而可动电荷(影响到VT值的稳定性) 与Na+等的沾污有关。
因此特别需要注意在氧化等高温工艺过程中的清洁度。
*耗尽型MOSFET的阈值电压VT是指刚好夹断沟道时的栅极电压。
情况与增强型器件的类似。
（3）对于BJT，阈值电压VTB是指输出电流Ic等于某一定值Ict (如1mA) 时的Vbe 值。
由VTB = (kT/q) ln(Ict/Isn) 得知：a)凡是能导致Ic发生明显变化的因素(如掺杂浓度和结面积等)，却对VTB影响不大，则BJT的VTB可控性较好；b) VTB 对于温度很敏感，将随着温度的升高而灵敏地降低，则可用VTB值来感测温度。
[1]
MOS阈值电压VT
阈值电压vt是mos晶体管一个显要电型号参数，也是在制造工艺中显要控制型号参数。
vt 大小对及一致性对电路乃到电子集成系统性能具有决定性影响。
多少因素将对mos晶体管阈值电压值产生影响呢? 阈值电压数学表达式是：
式中±号对nmos管取负号，而对pmos管取正号。
式中qox 为栅氧化层中固定正电荷密度；
qss为栅氧化层中可动正电荷密度；
cox为单位面积栅氧化层电容，及栅氧化层厚度tox成反比；
qb为衬底掺杂杂质浓度耗尽层中电荷，nmos管使用p型硅为衬底，此值为负，pmos管使用n型硅为衬底，此值为正；
2φf为决定强反型环境2倍体内费米势，nmos管使用p型硅为衬底，此值为负，pmos管使用n型硅为衬底，此值为正；
φms为金属半导体功函数差，
铝栅工艺为－0.3v，硅栅工艺为＋0.8v。
可见对铝栅工艺pmos晶体管该式为负值，即增强型pmos晶体管很轻松得到；而为了得到增强型nmos晶体管则条件第3项与第4项的与，大于第1项与第2项的与。
第一个影响阈值电压因素是作为介质二氧化硅(栅氧化层)中电荷qss对及电荷性质。
这种电荷通常是由几种原因产生，其中一部分带正电，一部分带负电，其净电荷极性显然会对衬底表面产生电荷感应，从而影响反型层形成，或者是使元件耗尽，或者是阻碍反型层形成。
qss 通常为可动正电荷。
第二个影响阈值电压因素是衬底掺杂浓度。
从前面研究可知，要在衬底上表面产生反型层，必须施加能够将表面耗尽并且形成衬底少数载流子积累栅源电压，这个电压大小及衬底掺杂浓度有直接关系。
衬底掺杂浓度(qb)越低，多数载流子浓度也越低，使衬底表面耗尽与反型所需电压vgs越小。
所对，衬底掺杂浓度是一个显要型号参数，衬底掺杂浓度越低，元件阈值电压数值将越小，反的则阈值电压值越高。
对于一个成熟稳定工艺与元件基本构造，元件阈值电压调整，主要通过改变衬底掺杂浓度或衬底表面掺杂浓度进行。
衬底表面掺杂浓度调整是通过离子注入杂质离子进行。
第三个影响阈值电压因素是由栅氧化层厚度tox决定单位面积栅电容大小。
单位面积栅电容及栅氧化层厚度tox关系由下式决定：
式中是二氧化硅栅氧化层介电常数，
是二氧化硅栅氧化层厚度。
显而易见，单位面积栅电容越大，电荷数量变化对vgs变化越敏感，元件阈值电压则越小。
实际反应是，栅氧化层厚度越薄，单位面积栅电容越大，相应阈值电压数值越低。
但因为栅氧化层越薄，氧化层中场强越大，因此，栅氧化层厚度受到氧化层击穿电压限制。
选择使用其他介质材料做栅介质是当前工艺中一个方向。
例如选择使用氮氧化硅sinxoy 代替二氧化硅是一个微电子技术信息发展方向。
正在研究成果其它具有高介电常数材料，称为高k栅绝缘介质。
第四个对元件阈值电压具有显要影响型号参数是栅材料及硅衬底功函数差φms数值，这与栅材料性质对及衬底掺杂种类关于，在一定衬底掺杂环境下，栅极材料种类与栅极掺杂环境都将改变阈值电压。
对于对多晶硅为栅极元件，元件阈值电压因多晶硅掺杂种类对及掺杂浓度而发生变化。
可见，在正常环境下，很轻松得到增强型pmos管。
为了制得增强型nmos管，则需注意减少qss，qox，增加qb。
使用硅栅工艺对制做增强型nmos管与绝对值小增强型pmos管有利。
小结：影响mos晶阈值电压vt 因素:
第一个影响阈值电压因素是作为介质二氧化硅(栅氧化层)中电荷qss对及电荷性质。
第二个影响阈值电压因素是衬底掺杂浓度qb。
第三个影响阈值电压因素是由栅氧化层厚度tox决定单位面积栅电容大小。
第四个对元件阈值电压具有显要影响型号参数是栅材料及硅衬底功函数差φms数值。
铝栅φms为-0.3v，硅栅为+0.8v。
所对硅栅nmos元件相对于铝栅nmos元件轻松获得增强型元件。
MOS阈值电压VT
晶体管阈值电压晶体管阈值电压（Threshold voltage）：场效应晶体管（FET）的阈值电压就是指耗尽型FET的夹断电压与增强型FET的开启电压。
（1）对于JFET：耗尽型JFET的沟道掺杂浓度越高, 原始沟道越宽，则夹断电压就越高；温度升高时，由于本征载流子浓度的提高和栅结内建电势的减小, 则夹断电压降低。
对于长沟道JFET，一般只有耗尽型的器件；SIT（静电感应晶体管）也可以看成为一种短沟道JFET，该器件就是增强型的器件。
（2）对于MOSFET：*增强型MOSFET的阈值电压VT是指刚刚产生出沟道(表面强反型层)时的外加栅电压。
①对于理想的增强型MOSFET（即系统中不含有任何电荷状态，在栅电压Vgs = 0时，半导体表面的能带为平带状态），阈值电压可给出为VT = ( SiO2层上的电压Vi ) + 2ψb = －[2εεo q Na ( 2ψb )] / Ci + 2ψb ,式中Vi ≈ (耗尽层电荷Qb) / Ci，Qb =－( 2εεo q Na [ 2ψb ] )，Ci是单位面积的SiO2电容，ψb是半导体的Fermi势（等于本征Fermi能级Ei与Ef之差）。
②对于实际的增强型MOSFET，由于金属-半导体功函数差φms 和Si-SiO2系统中电荷的影响, 在Vgs = 0时半导体表面能带即已经发生了弯曲，从而需要另外再加上一定的电压——“平带电压”才能使表面附近的能带与体内拉平。
因为金属-半导体的功函数差可以用Fermi势来表示:φms = (栅金属的Fermi势ψG )－(半导体的Fermi势ψB ) ,ψb = ( kT/q ) ln(Na/ni) ，对多晶硅栅电极(通常是高掺杂)，ψg≈±0.56 V [+用于p型, －用于n型栅]。
而且SiO2/Si 系统内部和界面的电荷的影响可用有效界面电荷Qf表示。
从而可给出平带电压为Vfb = φms－Qf /Ci 。
MOS器件阈值电压
Qb max ( y ) 2q 0 si N B ( 2 F V y VSB )
because
VGB VGS VSB
使沟道任意一点强反型时的栅源电压为
Qb max ( y ) VGS VFB 2 f V y Cox
阈值电压定义为源端反型时的栅源电压：
Xd max
x
注入剂量，单 位面积（每平 方厘米）离子 数目
阈值电压的设计（3）
Delta近似：认为是在氧化层－半导体界面引入 附加的固定电荷，类似氧化物固定电荷的分析， 可以得到由于注入引起的阈值电压的漂移为：
QI qDI V T C ox C ox
＋：注入受主杂质，B －：注入施主杂质，P
MOSFET与MOS电容的不同（3）
VGS>VT
Channel S
VDS>0
IDS
n+
p-substrate
n+
B
VBS
NMOS 反型层和耗尽区
MOSFET电压－电荷关系
VGB VFB Qs ( y ) s ( y ) C ox
s ( y )、 Qs ( y ) ？
如何得到
在一定的近似条件下求解二维泊松方程：
s ( y ) 2F VCB ( y )
定义VY为沟道Y点相对于源端的电势：
Vy VCB (Y ) VSB
0 VY VDS
Y 0 Y L
thus
s ( y) 2 f Vy VSB
MOSFET的表面势（4）
强反型时的栅体电压为
VGB VFB 2 f V y VSB Qb max ( y ) C ox
影响阈值电压的因素： Tox
mos管关断阈值电压
mos管关断阈值电压摘要：一、mos管的基本概念和特性二、mos管的关断阈值电压三、关断阈值电压的影响因素和应用四、如何测量和优化mos管的关断阈值电压五、结论正文：一、mos管的基本概念和特性MOS管（Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管）是一种广泛应用于集成电路（IC）中的半导体器件。
它具有高输入阻抗、低噪声、低失真等优点，因此在电子设备中发挥着重要作用。
MOS管的特性主要取决于其工作电压、阈值电压、沟道长度等因素。
二、mos管的关断阈值电压在MOS管中，关断阈值电压（Vth）是一个关键参数。
它是指在栅源电压（Vgs）达到一定值时，MOS管从关断状态转变为导通状态的电压。
换句话说，当Vgs大于Vth时，MOS管开始导通，允许电流流过；当Vgs小于Vth 时，MOS管处于关断状态，电流不会流过。
三、关断阈值电压的影响因素和应用关断阈值电压Vth受多种因素影响，包括半导体材料的性质、沟道长度、栅氧化层厚度等。
在实际应用中，优化MOS管的Vth具有重要意义。
较低的Vth可以降低功耗、提高开关速度，但同时也可能引入噪声和失真。
较高的Vth则有利于降低噪声和失真，但可能增加功耗和影响开关速度。
四、如何测量和优化mos管的关断阈值电压测量MOS管的关断阈值电压Vth通常采用半导体参数测试仪、脉冲发生器等设备。
在实验室环境中，可以通过改变栅源电压Vgs，观察漏极电流Id的变化，从而确定Vth。
在实际应用中，可以通过以下方法优化MOS管的Vth：1.选择合适的半导体材料：不同材料的半导体具有不同的Vth特性，可根据具体应用选择适合的材料。
2.调整沟道长度：较短的沟道长度可以降低Vth，但同时可能引入短沟道效应，影响器件稳定性。
3.优化栅氧化层厚度：较薄的栅氧化层可以降低Vth，但可能增加漏极电流和噪声。
4.采用先进的制造工艺：先进的制造工艺有助于降低Vth，同时提高器件性能。
mos电晶体vth变动
mos电晶体vth变动
MOS晶体管的阈值电压Vth是指当栅源电压Vgs增大到一定程度时，沟道中开始出现导电现象的临界电压。
Vth的变动通常由以下几个因素引起：
1.工艺参数变化：
杂质浓度：在制造过程中，衬底掺杂类型和浓度、以及栅极下的杂质分布都会影响阈值电压。
栅氧化层厚度（Tox）：氧化层越薄，阈值电压一般会降低，因为电子更容易穿过氧化层产生感应电荷。
界面态：栅介质与半导体之间的界面质量会影响阈值电压，良好的界面可以减少陷阱导致的阈值电压漂移。
2.工作条件变化：
温度：随着温度升高，硅的载流子热激发加剧，导致阈值电压下降，这是由于费米能级随温度上升而上移，使得开启所需的Vgs减小。
应力：芯片受到机械应力或内部应力也可能导致阈值电压发生变化，如体应变工程技术在先进CMOS工艺中常被用于调控阈值电压。
3.长期工作老化：
热预算：长时间工作产生的热载流子效应可能导致栅氧化层损伤，造成阈值电压漂移。
电荷陷阱：长期工作后，栅介质中可能会形成电荷陷阱，这些陷阱捕获或释放电荷可改变阈值电压。
4.失配问题：
在大规模集成电路中，不同晶体管间的阈值电压失配是关键的性能参数之一，它直接影响电路的稳定性和功耗。
这主要是由于制造过程中的随机性导致的不同晶体管间Vth不一致。
mos阈值电压
mos阈值电压
mos阈值电压是指在mos场效应晶体管中，控制电压达到一定值时，导通电流开始出现的电压阈值。
在mos场效应晶体管中，gate 端施加的电压控制了drain-source间的电流流动，当gate电压达到一定值时，mos管开始导通，这个门限电压就是mos阈值电压。
mos 阈值电压的大小取决于mos管的工艺参数和制造工艺，通常在
0.5V-5V之间。
mos阈值电压的大小决定了mos管的工作性能和应用场合。
在低压、低功耗电路中，需要使用mos阈值电压低的mos管，以保证较小的功耗和较高的速度。
而在高压、高功率电路中，需要使用mos阈值电压高的mos管，以保证较大的电流承受能力和电压耐受能力。
mos阈值电压还与工作温度有关，温度越高，mos阈值电压越低。
因此，在高温环境下工作的电路中，需要特别注意mos阈值电压的变化，以确保电路的正常工作。
- 1 -。
mos练习题
一、选择题1. 下列哪个选项不属于MOS的五大类？A. 氮化物B. 氧化物C. 硅酸盐D. 碳化物2. MOS晶体管的栅极材料通常采用哪种材料？A. 铝B. 镁C. 钨D. 铂3. MOS晶体管的源极和漏极通常采用哪种材料？A. 硅B. 锗C. 铟D. 铊4. MOS晶体管的阈值电压Vth是指什么？A. 栅极电压达到一定值时，源极和漏极之间的电流开始显著增加的电压B. 栅极电压达到一定值时，源极和漏极之间的电流开始显著减少的电压C. 栅极电压达到一定值时，源极和漏极之间的电流保持不变的电压D. 栅极电压达到一定值时，源极和漏极之间的电流为零的电压5. MOS晶体管的亚阈值斜率S表示什么？A. 栅极电压每增加1V，漏极电流增加的百分比B. 栅极电压每增加1V，漏极电流减少的百分比C. 栅极电压每增加1V，源极电流增加的百分比D. 栅极电压每增加1V，源极电流减少的百分比二、填空题1. MOS晶体管的基本结构包括______、______、______、______和______。
2. MOS晶体管的栅极氧化层厚度通常在______nm到______nm之间。
3. MOS晶体管的阈值电压Vth与______、______和______有关。
4. MOS晶体管的亚阈值斜率S与______和______有关。
5. MOS晶体管的漏极电流I_D与______、______和______有关。
三、判断题1. MOS晶体管的栅极氧化层厚度越大，漏极电流越大。
（）2. MOS晶体管的阈值电压Vth越高，漏极电流越大。
（）3. MOS晶体管的亚阈值斜率S越大，漏极电流越大。
（）4. MOS晶体管的漏极电流I_D与栅极电压Vgs无关。
（）5. MOS晶体管的漏极电流I_D与漏极电压Vds无关。
（）四、简答题1. 简述MOS晶体管的基本工作原理。
2. 简述MOS晶体管的阈值电压Vth与哪些因素有关。
3. 简述MOS晶体管的亚阈值斜率S与哪些因素有关。
常用N沟道mos管参数
常用N沟道mos管参数N沟道MOS管是一种常用的金属氧化物半导体场效应晶体管（MOSFET），它具有许多优良的特性，广泛应用于电子设备和电路中。
以下是一些常用的N沟道MOS管参数的介绍。
1. 阈值电压（Vth）：阈值电压是指当栅极电压超过一定值时，MOS管开始导通的电压。
对于N沟道MOS管，阈值电压通常为负值，一般在-1V至-5V之间。
2. 最大漏电流（Idss）：最大漏电流是指当栅极电压为零时，N沟道MOS管漏极电流的最大值。
它表示了当MOS管处于关闭状态时的最大漏电流水平，一般为几微安到几毫安。
3. 饱和漏源电压（VDSsat）：饱和漏源电压是指当MOS管处于饱和区时，漏源间的电压。
在饱和区，MOS管的漏源电压会接近其最小可能值，一般为几十毫伏到几百毫伏。
4. 上升沟道电阻（Rdson）：上升沟道电阻是指在N沟道MOS管处于饱和区时，漏源之间的电阻。
它表示了MOS管饱和状态下导通时的电阻水平，一般为几十毫欧到几百毫欧。
5. 峰值漏源电流（Idp）：峰值漏源电流是指在N沟道MOS管导通时，漏极电流的最大值。
它表示了MOS管能够承受的最大电流水平，一般为几安到几十安。
6. 开启时间（ton）和关闭时间（toff）：开启时间是指MOS管从关断状态到完全导通所需的时间，关闭时间是指MOS管从导通状态到完全关断所需的时间。
它们是描述MOS管开关速度的重要参数，一般为几十纳秒到几百纳秒。
7. 电源电压（Vdd）：电源电压是指N沟道MOS管工作时的电源供应电压。
它决定了MOS管工作的电压范围，一般为几伏到几十伏。
8. 输入电容（Ciss）：输入电容是指N沟道MOS管的输入端（栅极）与输出端（漏极）之间的电容。
它影响着MOS管的输入和输出特性，一般为几皮法到几十皮法。
9. 漏源电容（Coss）：漏源电容是指N沟道MOS管的漏极与源极之间的电容。
它影响着MOS管的开关速度和功耗，一般为几皮法到几十皮法。
10.载流能力：载流能力是指N沟道MOS管能够承受的最大电流负载。
mos管参数 vtl
在电子学中，MOS管（金属-氧化物-半导体场效应管）是一种常见的场效应晶体管，广泛应用于集成电路和数字电路中。
其中，VTL是指门极阈值电压（threshold voltage），它是指MOS管的工作电压，特别是在其导通和截止之间的临界电压。
以下是关于MOS管参数VTL的详细解释：
1.概念：门极阈值电压（VTL）是指在MOS管中，当沟道中的载流子（电子
或空穴）被阻挡时，需要施加到栅极上的电压。
它是指控制栅极和沟道之间电场的电压，当这个电压超过阈值电压时，MOS管将开始导通。
2.影响因素：MOS管的门极阈值电压受到多种因素的影响，包括制造工艺、
温度、电压等。
通过控制这些因素，可以调节MOS管的阈值电压，以满足特定的电路要求。
3.应用：门极阈值电压是设计和调节MOS管工作状态的关键参数。
它在数字
电路中用于控制开关的导通和截止，同时在模拟电路中用于控制放大器的增益和工作范围。
对于CMOS集成电路来说，门极阈值电压的匹配对于保证
电路的可靠性和性能至关重要。
在设计电路或集成电路时，了解和控制MOS管的门极阈值电压（VTL）是非常重要的。
这有助于确保电路的可靠性、稳定性和性能。
mos管漏极电压计算
mos管漏极电压计算场效应管（MOS管）的漏极电压计算，是针对MOS管工作状态下的电压分布情况进行分析和计算。
在这个过程中，我们需要将MOS管的结构特性和工作原理纳入考虑，并运用适当的公式和方法进行计算。
MOS管是一种电子设备，由金属-氧化物-半导体结构构成。
它有三个电极：栅极（G）、漏极（D）和源极（S）。
MOS管的工作原理是通过栅极电压调控栅极和漏极之间的电场，从而控制漏极-源极之间的电流。
在正常工作状态下，MOS管的漏极-源极电流由以下公式给出：ID = μCox [(VGS - VT)VDS - VDS^2/2]其中，ID 为漏极-源极电流，μ 为电子迁移率（与材料性质有关），Cox 为氧化层电容（与结构有关），VGS 为栅极-源极电压，VT 为漏极阈值电压，VDS 为漏极-源极电压。
在漏极电流较小的情况下，我们可以忽略VDS^2/2这一项，简化公式为：ID = μCox (VGS - VT)VDS为了计算漏极电压，我们需要先确定MOS管的工作状态，并找到合适的公式和方法。
1.饱和区工作状态（VDS>VGS-VT）：在饱和区，漏极电流由以下公式给出：ID = μCox [(VGS - VT)^2/2]将公式中的ID值代入，我们可以求得漏极电压：VDS = (ID/μCox)^0.5 + VT - VGS2.放大区工作状态（VDS<VGS-VT）：在放大区，漏极电流由以下公式给出：ID = μCox [(VGS - VT)VDS - VDS^2/2]将公式中的ID值代入，我们可以将漏极电压表示为一个二次方程，并用解二次方程的方法求得漏极电压的值。
总结起来，MOS管漏极电压可以通过饱和区工作状态和放大区工作状态的计算公式进行求解。
这两种工作状态下的电压计算方法略有不同，因为它们对应的电流-电压特性不同。
在实际应用中，我们可以根据具体的电路和工作要求选择合适的工作状态，并进行相应的计算与分析。
MOS特性
（1）为什么E-MOSFET的阈值电压随着半导体衬底掺杂浓度的提高而增大？而随着温度的升高而下降？【答】E-MOSFET的阈值电压就是使半导体表面产生反型层（导电沟道）所需要加的栅极电压。
对于n沟道E-MOSFET，当栅电压使得p型半导体表面能带向下弯曲到表面势ψs≥2ψB时，即可认为半导体表面强反型，因为这时反型层中的少数载流子（电子）浓度就等于体内的多数载流子浓度（～掺杂浓度）；这里的ψB是半导体Fermi势，即半导体禁带中央与Fermi能级之差。
阈值电压VT包含有三个部分的电压（不考虑衬偏电压时）：栅氧化层上的电压降Vox；半导体表面附近的电压降2ΨB：抵消MOS系统中各种电荷影响的电压降——平带电压VF。
在阈值电压的表示式中，与掺杂浓度和温度有关的因素主要是半导体Fermi势ψB。
当p型半导体衬底的掺杂浓度NA提高时，半导体Fermi能级趋向于价带顶变化，则半导体Fermi势ψB增大，从而就使得更加难以达到ψs≥2ψB的反型层产生条件，所以阈值电压增大。
当温度T升高时，半导体Fermi能级将趋向于禁带中央变化，则半导体Fermi势ψB减小，从而导致更加容易达到ψs≥2ψB的反型层产生条件，所以阈值电压降低。
（2）为什么E-MOSFET的源-漏电流在沟道夹断之后变得更大、并且是饱和的（即与源-漏电压无关）？【答】E-MOSFET的沟道夹断是指栅极电压大于阈值电压、出现了沟道之后，源-漏电压使得沟道在漏极端夹断的一种状态。
实际上，沟道在一端夹断并不等于完全没有沟道。
当栅电压小于阈值电压时，则完全没有沟道，这是不导电的状态——截止状态。
而沟道的夹断区由于是耗尽区，增加的源-漏电压也主要是降落在夹断区，则夹断区中存在很强的电场，只要有载流子到达夹断区的边缘，即可被电场拉过、从漏极输出，因此夹断区不但不阻止载流子通过，而相反地却能够很好地导电，所以有沟道、并且沟道在一端夹断的状态，是一种很好的导电状态，则沟道夹断之后的输出源-漏电流最大。