实验二8线——3线优先编码器74ls148功能测试及应用
大学课程《数字电子技术基础》试题及答案(三)
大学课程《数字电子技术基础》试题及答案一、填空题组合逻辑电路1. 数字电路按逻辑功能的不同特点可分为两大类，即： 逻辑电路和 逻辑电路 。
答：组合 、时序2. 从一组输入数据中选出一个作为数据传输的常用组合逻辑电路叫做 。
答：数据选择器3.用于比较两个数字大小的逻辑电路叫做 。
答：数值比较器4. 驱动共阳极七段数码管的译码器的输出电平为 有效，而驱动共阴极的输出电平为 有效。
答：低、高5.一个8选1的多路选择器（数据选择器），应具有 个地址输入端。
答：3个6.编码器的逻辑功能是把输入的高低电平编成一个 ，目前经常使用的编码器有普通编码器和优先编码器两类。
答：二值代码7.译码器的逻辑功能是把输入的二进制代码译成对应的 信号，常用的译码器有二进制译码器，二－十进制译码器和显示译码器三类。
答：输出高、低电平8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。
答：10111111二、选择题组合逻辑电路1.74LS138是3线-8线译码器，译码输出为低电平有效，若输入A 2A 1A 0=100时，输出= 。
A 、00010000，B 、11101111C 、11110111D 、10000000答：B2.在下列逻辑电路中，不是组合逻辑电路的是（ ）。
A 、译码器B 、编码器C 、全加器D 、寄存器 答：D3.在下列逻辑电路中，不是组合逻辑电路的是（ ）。
A. 译码器B. 编码器C. 全加器D.寄存器 答：D4. 八选一数据选择器组成电路如下图所示，该电路实现的逻辑函数是Y= 。
A. ABC ABC ABC ABC +++ B. ABC ABC + C. BC ABC +D. ABC ABC ABC ABC +++ 答：D5.七段显示译码器是指 的电路。
A. 将二进制代码转换成0~9数字B. 将BCD 码转换成七段显示字形信号C. 将0~9数字转换成BCD 码D. 将七段显示字形信号转换成BCD 码 答：B6.组合逻辑电路通常由 组合而成。
数字电子技术基础课-阎石-第五版第四章期末复习题
组合逻辑电路习题一、填空、选择1、8 线—3线优先编码器74LS148 的优先编码顺序是I7 、I6 、I5 、…、I0 ，输出A2 A1 A0 。
输入输出均为低电平有效。
当输入I7 I6 I5 …I0 为11010101时，输出A2 A1 A0为 。
2、3 线—8 线译码器74LS138 处于译码状态时，当输入A 2A 1A 0=001 时，输出Y 7～Y 0 = 。
3、组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 ，与电路以前的状态 。
4、在组合逻辑电路中，由于门电路的延时，当输入信号状态改变时，输出端可能出现虚假过渡干扰脉冲的现象称为 。
5、一位数值比较器，输入信号为两个要比较的一位二进制数A 、B ，输出信号为比较结果：Y(A ＞B)、Y(A ＝B)和Y(A ＜B)，则Y(A ＞B)的逻辑表达式为 。
6、下列电路中，不属于组合逻辑电路的是。
（A ）译码器 （B ）全加器 （C ）寄存器 （D ）编码器 7、在二进制译码器中，若输入有4位代码，则输出有 个信号。
（A ）2 （B ）4 （C ）8 （D ）16 二、分析题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题4.1图4.2分析图所示电路，写出输出函数F 。
习题4.2图4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．B A =1 =1 =1F习题4.3图4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。
4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题4.5图4.6试分析图所示电路的逻辑功能。
习题4.6图4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
试验二8线——3线优先编码器74ls148功能测试及应用
(3)验证优先编码器的真值表
真值表
W * X/
流人•柏比 j
1-P 4 和 4/
54
/ r*1
X-L Xt' 川* 中 Xr X/ *
A1^ 孙 i G&1
H/
MP
L* H, HF *
He HF H# HF w Hi bP HM
皿 X- w X X- 如 U1 3 i
承
L> X" Xu 必 * X*J
H/ HP
L¥ LP H** 3 L 卡 Lt1 FP L-
3 3 L：
田 Lt*
K>' 税 H# 始 LiJ t' 候 f* H" 尸 H3 4H* * H. t3
砂
HK H*' «*
数字电子技术根底实验报告
实验二 8 线一一 3 线优先编码器 74LS148 功能测试及应用
专业
班级
姓名
学号Biblioteka 成绩通信工程一班
赵建倪
0134
一、实验目的 了解 8 线 3 线优先编码(74LS14®的根本功能； 掌握 74LS148 的使用方法； 二、实验内容 (1) 了解芯片的工作原埋 74LS148 工作原理：该编码器有 8 个信号输入端,3 个一进制码 输出端.此外,电路还设置了输入使能端 EI,输出使能端 E5 口优先编码工作 状态标志 GS 当 EI=0 时,编码器工作；而当 EI=1 时,那么不管 8 个输入端为 何种状态,3 个输出端均为高电平,且优先标志端和输出使能端均为高电平, 编他器处于非工作状态.这种情况被称为 输入低电平有效,输出也为低电来有效的情况.当 EI 为 0,且至少有一个输入 端有编码请求信号(逻辑 0)时,优先编码工作状态标志 GS 为 0.说明编他器处于工作状态,否那么为 1. (2) 了解芯片的结构,对照着具体的引脚接线
编码器、译码器的功能测试及应用
学生实验报告学院：课程名称：数字电路实验与设计专业班级：姓名：学号：学生实验报告(一)学生姓名学号同组人: 实验项目编码器、译码器的功能测试及应用■必修□选修□演示性实验■验证性实验□操作性实验□综合性实验实验地点W105 实验仪器台号指导教师实验日期及节次一、实验综述1. 实验目的：（1）了解编码器、译码器和数码管的管脚排列和管脚功能。
（2）掌握编码器、译码器和数码管的性能和使用方法。
2. 实验所用仪器及元器件：（1）示波器、信号源、万用表、数字实验箱和电脑。
（2）集成电路TTL74LS147、TTL74LS148、TTL74LS47、TTL74LS04、电阻和电位器等。
3. 实验原理：（1） 10- 4线优先编码器74HC14774HC147外引线排列如图1所示，逻辑符号如图2所示。
图1 74HC147外引脚排列图图2 74HC147逻辑符号如图74HC147有9路输入信号，4位BCD码输出，因输出端带圈，所以输入输出均为低电平有效。
他将0—9十个十进制数编成4位BCD码，可把输入端的9路输入信号和隐含的不变信号按优先级进行编码，且优先级别高的排斥级别低的。
当输入端都无效时，隐含着对0路信号进行编码（输出采用反码输出）。
74HC147的功能见表1。
表1 10- 4线优先编码器74HC147输入输出I2I3I4I5I6I7I8I9I3Y2Y1Y0Y1H H H H H H H H H H H H H××××××××L L H H L×××××××L H L H H H××××××L H H H L L L×××××L H H H H L L H××××L H H H H H L H L×××L H H H H H H L H H××L H H H H H H H H L L×L H H H H H H H H H L HL H H H H H H H H H H H L （2） 8-3线优先编码器74LS14874LS148是8-3线优先编码器逻辑符号如图3，外引线排列如图4所示。
(完整)3组合逻辑电路习题解答
(完整)3组合逻辑电路习题解答自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ,与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 .4．3线—8线译码器74HC138处于译码状态时,当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器,输入信号为两个要比较的一位二进制数,用A 、B 表示，输出信号为比较结果：Y (A ＞B )、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B ）的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
(√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
优先编码器74ls148引脚图管脚图内部功能表
优先编码器74ls148引脚图管脚图内部功能表在优先编码器电路中，允许同时输入两个以上编码信号。
不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。
在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。
74148是一个八线-三线优先级编码器。
如图所示的是八线-三线编码器74148的惯用符号及管脚图引脚图。
74148优先编码器为16脚的集成芯片，除电源脚VC C(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。
其中I0—I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE 是使能输出端，GS为片优先编码输出端。
由74148真值表可列输出逻辑方程为：A2 = (I4+I5+I6+I7)IEA1 = (I2I4I5+I3I4I5+I6+7)·IEA0 = (I1I2I4I6+I3I4I6+I5I6+I7)·IE使能输出端O E的逻辑方程为：OE =I0·I1·I2·I3·I4·I5·67·IE当使能输入I E=1时，禁止编码、输出(反码)：A2,A1,A0为全1。
(如表5.1.2第一行所示。
)当使能输入I E=0时，允许编码，在I0～I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I0，I0等级排列。
OE为使能输出端，它只在允许编码(IE=0)，而本片又没有编码输入时为0。
如表5.1.2中第二行所示)。
扩展片优先编码输出端G S的逻辑方程为：GS = (I0+I1+I2+I3+I4+I5+I6+I7)·IEGS为片优先编码输出端，它在允许编码(IE=0)，且有编码输入信号时为0(如表5.1.2中第三至第十行)；若允许编码而无编码输入信号时为1(如表5.1.2第二行)；在不允许编码(IE=1)时，它也为1(如表5.1.2第一行)。
Verilog八线-三线优先编码器设计（74LS148）
Verilog⼋线-三线优先编码器设计（74LS148）if语句法1//8线-3线优先编码器设计（74LS148)2//3//EI | A7 A6 A5 A4 A3 A2 A1 A0 | Y2 Y1 Y0 GS EO4//0 | 0 x x x x x x x | 0 0 0 0 15//0 | 1 0 x x x x x x | 0 0 1 0 16//0 | 1 1 0 x x x x x | 0 1 0 0 17//0 | 1 1 1 0 x x x x | 0 1 1 0 18//0 | 1 1 1 1 0 x x x | 1 0 0 0 19//0 | 1 1 1 1 1 0 x x | 1 0 1 0 110//0 | 1 1 1 1 1 1 0 x | 1 1 0 0 111//0 | 1 1 1 1 1 1 1 0 | 1 1 1 0 112//0 | 1 1 1 1 1 1 1 1 | 1 1 1 1 013//1 | x x x x x x x x | 1 1 1 1 1141516module encoder_83 (din, EI, GS, EO, dout);17input [7:0] din; //编码输⼊端data_in，低电平有效18input EI; //使能输⼊端EI（选通输⼊端），EI为 0 时芯⽚⼯作,即允许编码19output [2:0] dout; //编码输出端data_out20output GS; //⽚优先编码输出端，优先编码器⼯作⼯作状态标志GS，低电平有效21output EO; //使能输出端EO（选通输出端）22reg [2:0] dout;23reg GS, EO;24always @(din or EI)25if(EI) begin dout <= 3'b111; GS <= 1; EO <= 1; end //所有输出端被锁存在⾼电平26else if (din[7] == 0) begin dout <= 3'b000; GS <= 0; EO <= 1; end27else if (din[6] == 0) begin dout <= 3'b001; GS <= 0; EO <= 1; end28else if (din[5] == 0) begin dout <= 3'b010; GS <= 0; EO <= 1; end29else if (din[4] == 0) begin dout <= 3'b011; GS <= 0; EO <= 1; end30else if (din[3] == 0) begin dout <= 3'b100; GS <= 0; EO <= 1; end31else if (din[2] == 0) begin dout <= 3'b101; GS <= 0; EO <= 1; end32else if (din[1] == 0) begin dout <= 3'b110; GS <= 0; EO <= 1; end33else if (din[0] == 0) begin dout <= 3'b111; GS <= 0; EO <= 1; end34else if (din == 8'b11111111) begin dout <= 3'b111; GS <= 1; EO <= 0; end//芯⽚⼯作，但⽆编码输⼊35else begin dout <= 3'b111; GS <= 1; EO <= 1; end //消除锁存器（latch）36endmodule3738//EI = 0 表⽰允许编码，否则所有输出端被封锁在⾼电平（控制芯⽚⼯作）39//EO = 0 表⽰电路⼯作，但⽆编码输⼊（⽤于级联）40//GS = 0 表⽰电路⼯作，且有编码输⼊（判断输⼊端是否有输⼊）testbench：1 `timescale 1 ps/ 1 ps2module encoder_83_vlg_tst();3reg EI;4reg [7:0] din;5wire EO;6wire GS;7wire [2:0] dout;8 encoder_83 i1 (.EI(EI), .EO(EO), .GS(GS), .din(din), .dout(dout));9initial10begin11 EI = 1;12 din = 8'b11111111;13 #10 EI = 0;14 #10 din = 8'b01010101;15 #10 din = 8'b10101010;16 #10 din = 8'b11010101;17 #10 din = 8'b11101010;18 #10 din = 8'b11110101;19 #10 din = 8'b11111010;20 #10 din = 8'b11111101;21 #10 din = 8'b11111110;22 #10 din = 8'b11111111;23end24endmoduleView Codecase语句法1//8线-3线优先编码器设计（74LS148)2//3//EI | A7 A6 A5 A4 A3 A2 A1 A0 | Y2 Y1 Y0 GS EO4//0 | 0 x x x x x x x | 0 0 0 0 15//0 | 1 0 x x x x x x | 0 0 1 0 16//0 | 1 1 0 x x x x x | 0 1 0 0 17//0 | 1 1 1 0 x x x x | 0 1 1 0 18//0 | 1 1 1 1 0 x x x | 1 0 0 0 19//0 | 1 1 1 1 1 0 x x | 1 0 1 0 110//0 | 1 1 1 1 1 1 0 x | 1 1 0 0 111//0 | 1 1 1 1 1 1 1 0 | 1 1 1 0 112//0 | 1 1 1 1 1 1 1 1 | 1 1 1 1 013//1 | x x x x x x x x | 1 1 1 1 1141516module encoder_83_case (din, EI, GS, EO, dout);17input [7:0] din; //编码输⼊端data_in，低电平有效18input EI; //使能输⼊端EI（选通输⼊端），EI为 0 时芯⽚⼯作,即允许编码19output [2:0] dout; //编码输出端data_out20output GS; //⽚优先编码输出端，优先编码器⼯作⼯作状态标志GS，低电平有效21output EO; //使能输出端EO（选通输出端）22reg [2:0] dout;23reg GS, EO;24always @(din or EI)25if(EI)26begin dout <= 3'b111; GS <= 1; EO <= 1; end //所有输出端被锁存在⾼电平27else28casez (din) //建议⽤casez语句，casez把z/?匹配成任意。
优先编码器74ls148引脚图管脚图内部功能表
优先编码器74ls148引脚图管脚图内部功能表在优先编码器电路中，允许同时输入两个以上编码信号。
不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。
在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。
74148是一个八线-三线优先级编码器。
如图所示的是八线-三线编码器74148的惯用符号及管脚图引脚图。
74148优先编码器为16脚的集成芯片，除电源脚VCC(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。
其中I0—I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE 是使能输出端，GS为片优先编码输出端。
由74148真值表可列输出逻辑方程为：A2 = (I4+I5+I6+I7)IEA1 = (I2I4I5+I3I4I5+I6+7)·IEA0 = (I1I2I4I6+I3I4I6+I5I6+I7)·IE使能输出端OE的逻辑方程为：OE =I0·I1·I2·I3·I4·I5·67·IE当使能输入IE=1时，禁止编码、输出(反码)：A2,A1,A0为全1。
(如表5.1.2第一行所示。
)当使能输入IE=0时，允许编码，在I0～I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I0，I0等级排列。
OE为使能输出端，它只在允许编码(IE=0)，而本片又没有编码输入时为0。
如表5.1.2中第二行所示)。
扩展片优先编码输出端GS的逻辑方程为：GS = (I0+I1+I2+I3+I4+I5+I6+I7)·IEGS为片优先编码输出端，它在允许编码(IE=0)，且有编码输入信号时为0(如表5.1.2中第三至第十行)；若允许编码而无编码输入信号时为1(如表5.1.2第二行)；在不允许编码(IE=1)时，它也为1(如表5.1.2第一行)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验二8线——3线优先编码器74LS148功能测试及应用
专业
班级
姓名
学号
成绩
通信工程
一班
赵建倪
0134
一、实验目的
了解8线——3线优先编码（74LS148）的基本功能；
掌握74LS148的使用方法；
二、实பைடு நூலகம்内容
(1)了解芯片的工作原理
74LS148工作原理：该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。
（2）了解芯片的结构，对照着具体的引脚接线
（3）验证优先编码器的真值表
真值表