第2章 微处理器与指令系统
第2章-8086微处理器part2
8086 CPU在最小模式中引脚定义
M/#IO：Memory/Input & Output，三态输出
存储器或I／O端口访问信号 。指示8086的访问对象，发 给MEM或I/O接口。 M／# IO为高电平时，表示 当前CPU正在访问存储器；
M／# IO 为低电平时，表 示当前CPU正在访问I／O端 口
数据驱动器数据流向控制信 号，输出，三态。
在8086系统中，通常采用 74LS245、8286或8287作 为数据总线的驱动器，用 DT/#R信号来控制数据驱动 器的数据传送方向。 当DT/#R＝1时，进行数据 发送； 当DT/#R＝0时，进行数据 接收。
8086 CPU在最小模式中引脚定义
READY：准备就绪信号 由外部输入，高电平有效 ，表示CPU访问的存储器 或I／O端口己准备好传送 数据。 当READY无效时，要求 CPU插入一个或多个等待 周期Tw，直到READY信 号有效为止。
S3 0 1 0 1
当前正在使用的段寄存器 ES SS CS或未使用任何段寄存器 DS
8086 CPU在最小模式中引脚定义
#BHE/S7：高8位总线允许（Bus High Enable）
T1：指示高8位数据总线上的数据 是否有效 （#BHE:AD0）配合：00时读写字 ，01时读写奇地址字节，10时读写 偶地址字节 其他T周期：输出状态信号S7（S7 始终为逻辑1，未定义） DMA方式下，该引脚为高阻态。
最大模式引脚信号（续）
LOCK# ：总线封锁（优先权锁定） 三态输出，低电平有效。 LOCK有效时表示CPU不允许其它总线主控者占用 总线。 ห้องสมุดไป่ตู้ 这个信号由软件设置。 • 当在指令前加上LOCK前缀时，则在执行这条 指令期间LOCK保持有效，即在此指令执行期 间，CPU封锁其它主控者使用总线。 在保持响应期间，LOCK#为高阻态。
第2章 ARM体系结构
• 控制位
–
程序状态寄存器PSR（Program Status Register）的最低8位I、F、T和 M[4：0]用作控制位。当异常出现时改变控制位。处理器在特权模式 下时也可由软件改变。
• 中断禁止位 I：置1，则禁止IRQ中断； F：置1，则禁止FIQ中断。 • T位 T=0 指示ARM执行； T=1 指示Thumb执行。 • 模式控制位 M4、M3、M2、Ml和M0（M[4:0]）是模式位，决定处理器 的工作模式，如表2.3.1所列。
6 （最低）
6 5
数据中止
IRQ （外部中断请求） FIQ （快速中断请求）
中止（数据）
IRQ FIQ
中止模式
IRQ FIQ
0x0000,0010
0x0000,0018 0x0000,001C
2
4 3
2.4.2 异常类型的含义
（1）复位
• • 处理器的复位电平有效时，产生复位异常 当ARM处理器或协处理器遇到不能处理的指令时，产生未定义指令异常
2.4 ARM微处理器的异常处理
• 异常：在一个正常的程序流程执行过程中，由内 部或外部源产生的一个事件使正常的程序产生暂 时的停止，称之为异常。
2.4.1 ARM体系结构的异常类型
• ARM体系结构支持7种类型的异常
• 异常出现后，强制从异常类型对应的固定存储器地址开始 执行程序。这些固定的地址称为异常向量（Exception Vectors）。
M[4:0]模式控制位
M[4： 0] 10000 10001 10010 10011 10111
处理器工作 模式 用户模式 FIQ模式 IRQ模式 管理模式 中止模式
可访问的寄存器 PC，CPSR，R14～R0 PC，R7～R0，CPSR, SPSR_fiq，R14_fiq～ R8_fiq PC，R12～R0，CPSR, SPSR_irq，R14_irq， R13_irq PC，R12～R0, CPSR, SPSR_svc，R14_svc， R13_svc PC，R12～R0, CPSR, SPSR_abt，R14_abt， R13_abt
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
单片机课件第二章 ARM体系结构
2.5
ARM微处理器指令系统
2.5.1 基本寻址方式
寻址方式是根据指令中给出的地址码字段来实现寻找真实操作数地 址的方式，ARM处理器有9 种基本寻址方式。
1.寄存器寻址
操作数的值在寄存器中，指令中的地址码字段给出的是寄存器编 号，指令执行时直接取出寄存器值操作。
例如指令： MOV R1,R2 SUB R0,R1,R2
11111
系统模式
PC，R14～R0，CPSR（ARM v4及以上版本）
并非所有的模式位组合都能定义一种有效的处理器模式。其他组合的 结果不可预知。
2.2 ARM微处理器的寄存器结构
2.2.4 Thumb状态的寄存器集
2.2 ARM微处理器的寄存器结构
2.2.4 Thumb状态的寄存器集
Thumb 状态的寄存器在ARM 状态的寄存器上的映射
在Thumb状态下，程序计数器PC（Program Counter）使用位[1]选 择另一个半字。ARM处理器在两种工作状态之间可以切换。
Thumb状态：当操作数PSR控制位T为1时，执行BX指令进入Thumb 状态。如果处理器在Thumb状态进入异常，则当异常处理（IRQ、 FIQ、Undef、Abort和SWI）返回时，自动转换到Thumb状态。（异 常都是在ARM 状态中执行） ARM状态：当操作数PSR控制位T为0时，执行BX指令进入ARM状态 ；处理器发生异常（IRQ、FIQ、Reset、Undef、Abort和SWI）。在 此情况下，把PC内容复制到异常模式的链接寄存器中，并且异常处 理将从异常向量地址开始。
sys（系统模式）：运行具有特权的操作系统任务。
und（未定义指令中止模式）：当未定义的指令执行时进入该 模式，可用于支持硬件协处理器的软件仿真。
《微处理器系统结构与嵌入式系统设计》课程教案
《微处理器系统结构与嵌入式系统设计》课程教案第一章：微处理器概述1.1 微处理器的定义与发展历程1.2 微处理器的组成与工作原理1.3 微处理器的性能指标1.4 嵌入式系统与微处理器的关系第二章：微处理器指令系统2.1 指令系统的基本概念2.2 常见的指令类型及其功能2.3 指令的寻址方式2.4 指令执行过程第三章：微处理器存储系统3.1 存储器的分类与特点3.2 内存管理单元（MMU）3.3 存储器层次结构与缓存技术3.4 存储系统的性能优化第四章：微处理器输入/输出系统4.1 I/O 接口的基本概念与分类4.2 常见的I/O 接口技术4.3 直接内存访问（DMA）4.4 interrupt 与事件处理第五章：嵌入式系统设计概述5.1 嵌入式系统的设计流程5.2 嵌入式处理器选型与评估5.3 嵌入式系统硬件设计5.4 嵌入式系统软件设计第六章：嵌入式处理器架构与特性6.1 嵌入式处理器的基本架构6.2 嵌入式处理器的分类与特性6.3 嵌入式处理器的发展趋势6.4 嵌入式处理器选型considerations 第七章：数字逻辑设计基础7.1 数字逻辑电路的基本概念7.2 逻辑门与逻辑函数7.3 组合逻辑电路与触发器7.4 微处理器内部的数字逻辑设计第八章：微处理器系统设计与验证8.1 微处理器系统设计流程8.2 硬件描述语言（HDL）与数字逻辑设计8.3 微处理器系统仿真与验证8.4 设计实例与分析第九章：嵌入式系统软件开发9.1 嵌入式软件的基本概念9.2 嵌入式操作系统与中间件9.3 嵌入式软件开发工具与环境9.4 嵌入式软件编程实践第十章：嵌入式系统应用案例分析10.1 嵌入式系统在工业控制中的应用10.2 嵌入式系统在消费电子中的应用10.3 嵌入式系统在医疗设备中的应用10.4 嵌入式系统在其他领域的应用案例分析第十一章：嵌入式系统与物联网11.1 物联网基本概念与架构11.2 嵌入式系统在物联网中的应用11.3 物联网设备的硬件与软件设计11.4 物联网安全与隐私保护第十二章：实时操作系统（RTOS）12.1 实时操作系统的基本概念12.2 RTOS的核心组件与特性12.3 常见的实时操作系统及其比较12.4 实时操作系统在嵌入式系统中的应用第十三章：嵌入式系统功耗管理13.1 嵌入式系统功耗概述13.2 低功耗设计技术13.3 动态电压与频率调整（DVFS）13.4 嵌入式系统的电源管理方案第十四章：嵌入式系统可靠性设计14.1 嵌入式系统可靠性概述14.2 故障模型与故障分析14.3 冗余设计技术与容错策略14.4 嵌入式系统可靠性评估与测试第十五章：现代嵌入式系统设计实践15.1 现代嵌入式系统设计挑战15.2 多核处理器与并行处理15.3 系统级芯片（SoC）设计与集成15.4 嵌入式系统设计的未来趋势重点和难点解析第一章：微处理器概述重点：微处理器的定义、发展历程、组成、工作原理、性能指标。
第二章-8086微处理器
答案：A
思考题
8086/8088的状态标志有 A)3 B)4 C)5 答案：D 个。 D)6
思考题
8086/8088的控制标志有 A)3 B)4 C)5 答案：A 个。 D)6
三、引脚信号和功能（图2-5 ）
8086总线周期的概念： 为了取得指令或传送数据，就需要CPU的总线接 口单元（BIU）执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状 态、T2状态、T3状态和T4状态。 图2-17
2.方向标志DF（Direction Flag） 用于串操作指令中的地址增量修改（DF ＝0）还是减量修改（DF＝1）。 STD使DF＝1 CLD使DF＝0
（三）标志寄存器－控制标志（续）
3.跟踪标志TF（Trap Flag） 若TF＝1，则CPU按跟踪方式（单步方式） 执行程序，否则将正常执行程序。
思考题
指令队列的作用是 A)暂存操作数地址 。 B)暂存操作数
C)暂存指令地址
D)暂存预取指令 答案：D
思考题
8086的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案： C
思考题
8088的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案：A
思考题
第二章 8086/8088微处理器
8086/8088微处理器的结构 8086/8088典型时序分析
简 介
8086：16位微处理器 数据总线宽度16位：可以处理8位或16位数据 地址总线宽度20位：可直接寻址1MB存储单元和 64KB的I/O端口 8088：准16位处理器 内部寄存器及内部操作均为16位，外部数据总线8位 8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引 脚有个别差异。 设计8088的目的主要是为了与Intel原有的8位外围接口芯片 直接兼容
《微型计算机系统原理及应用》课后答案_(第3版)清华大学出版社__杨素行
第一章 微型计算机基础题1-1 计算机发展至今，经历了哪几代？答：电子管计算机、晶体管计算机、集成电路计算机、超大规模集成电路计算机、非冯诺伊曼计算机和神经计算机。
题1-2 微机系统由哪几部分组成？微处理器、微机、微机系统的关系是什么？ 答：1、微机系统分硬件和软件，硬件包括CPU、存储器、输入输出设备和输入输出接口，软件包括系统软件和应用软件。
2、微处理器是指微机的核心芯片CPU；微处理器、存储器和输入输出设备组成微机；微机、外部设备和计算机软件组成微机系统。
题1-3 微机的分类方法包括哪几种？各用在什么应用领域中？答：按微处理器的位数，可分为1位、4位、8位、32位和64位机等。
按功能和机构可分为单片机和多片机。
按组装方式可分为单板机和多板机。
单片机在工业过程控制、智能化仪器仪表和家用电器中得到了广泛的应用。
单板机可用于过程控制、各种仪器仪表、机器的单机控制、数据处理等。
题1-4 微处理器有哪几部分组成？各部分的功能是什么？答：微处理器包括运算器、控制器和寄存器三个主要部分。
运算器的功能是完成数据的算术和逻辑运算；控制器的功能是根据指令的要求，对微型计算机各部分发出相应的控制信息，使它们协调工作，从而完成对整个系统的控制；寄存器用来存放经常使用的数据。
题1-5 微处理器的发展经历了哪几代？Pentium系列微处理器采用了哪些先进的技术？答：第一代4位或低档8位微处理器、第二代中高档8位微处理器、第三代16位微处理器、第四代32位微处理器、第五代64位微处理器、第六代64位高档微处理器。
Pentium系列微处理器采用了多项先进的技术，如：RISC技术、超级流水线技术、超标量结构技术、MMX技术、动态分支预测技术、超顺序执行技术、双独立总线DIB技术、一级高速缓冲存储器采用双cache结构、二级高速缓冲存储器达256KB或512KB、支持多微处理器等。
题1-6 何为微处理器的系统总线？有几种？功能是什么？答: 系统总线是传送信息的公共导线，微型计算机各部分之间是用系统总线连接的。
第2章 ARM微处理器概述
工业控制领域：
作为32位 的RISC 架构，基于ARM 核的微控制器芯片不
但占据了高端微控制器市场的大部分市场份额，同时也 逐渐向低端微控制器应用领域扩展，ARM 微控制器的低 功耗、高性价比，向传统的8 位/16 位微控制器提出了挑 战。
无线通讯领域：
目前已有超过85%的无线通讯设备采用了ARM 技术，
ARM体系结构的变种
（4）J变种（Java加速器Jazelle）
ARM的Jazelle技术将Java的优势和先进的32位RISC芯
片完美地结合在一起。Jazelle技术提供了Java加速功能， 可以得到比普通Java虚拟机高得多的性能。与普通的 Java虚拟机相比，Jazelle使Java代码运行速度提高了8 倍，而功耗降低了80％。 Jazelle技术使得程序员可以在一个独立的处理器上同时 运行Java应用程序、已经建立好的操作系统、中间件以 及其他的应用程序。与使用协处理器和双处理器相比， 使用单独的处理器可以在提供高性能的同时保证低功耗 和低成本。 J变种首先在ARM体系版本4TEJ中使用，用字母J表示。
使用电池供电的高性能的便携式设备。这些 设备一方面需要处理器提供高性能，另一方 面又需要功耗很低。SIMD功能扩展为包括音 频/视频处理在内的应用相同提供了优化功能。 它可以使音频/视频处理性能提高4倍。 Version 6首先在2002年春季发布的ARM11 处理器中使用。
2.2.3 ARM体系结构的变种及版本 命名格式
Version 4（v4）
该版本增加了下列指令：
半字加载和存储指令； 加载带符号的字节和半字数据的指令； 增加mb状态； 增加了处理器的特权模式。 该版本不再强制要求与以前的26位地址空间 兼容。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0000H～ FFFFH。
存储区的首地址＝ DS×16＋偏移地址 ＝ 2100H×16＋0000H＝21000H
存储区的末地址＝DS×16＋偏移地址 ＝2100H×16＋FFFFH ＝30FFFH
内存
30000H (段基址)
64KB
FFFFFH
• 存储器分段结构示例
…
CS 1000H SS 2000H DS 3100H ES 3100H
…
10000H 代码段
（64KB） 1FFFFH 20000H 堆栈段
（64KB） 2FFFFH
……
31000H 数据段与 附加数据 段重叠
40FFFH （64KB）
……
…
分段方式不唯 一，各段之间可 以连续、分离、 部分重叠或完全 重叠，这主要取 决于对各个段寄 存器的预置内容。
• 物理地址和逻辑地址
物物理理地地址址是1MB存储 空间中的某一单元地址， 用20位地址码表 示,CPU访问存储器时， 地址总线上送出的就是 物理地址。
逻逻辑辑地地址址在编程时采 用，由段基址和偏移地 址组成，两者均为16位。
做的系列操作，包括寄存器的内容送累加器； 5. 操作结果经过内部数据总线， 存放到寄存器或内部暂存器，
同时置FR； 6. 根据DS寄存器的内容，及指令寻址方式产生的偏移量，经
过地址加法器，形成数据保存地址，并送到外部总线。CPU 发写总线操作命令，将暂存器的内容， 通过总线， 写到指 定内存单元。
2.指令流水线
指令队列的存在使EU和BIU并行工作,取指令和分析、 执行指令操作可重叠进行，形成了两级指令流水线结构， 减少了CPU等待时间，提高了CPU的利用率，加快了整 机运行速度，降低了对存储器存取速度的要求。
BIU 取指令1 取指令 取数据1 取指令3 存结果1 取指令4 取指令5
2
EU 等待 译码1
执行1
➢ 内部结构 ➢ 指令流水线 ➢ 存储器分段
2.1.1 8086/8088微处理器
1.内部结构
通用寄存器
AX AH AL BX BH BL CX CH CL
累加器 基址寄存器 计数寄存器
DX DH DL 数据寄存器
指针寄存器 变址寄存器
SP
堆栈指针
BP
基址指针
ห้องสมุดไป่ตู้
DI SI
目的变址 源变址
ALU DB
2.1.1 8086/8088 微处理器
8086是1978年推出的全16位微处理器, 8088是1978年推出 的准16位微处理器。二者除外数据总线位数（8086为16位， 8088为8位）及与此相关的部分逻辑稍有差别外,内部结构 和基本性能相同,指令系统完全兼容。
在8086/8088的设计中，引入了两个重要的结构概念： • 指令流水线 • 存储器分段
2.2 Pentium微处理器
2.2.1 内部结构与外部引脚 2.2.2 内部寄存器 2.2.3 Pentium的四种工作方式
2.2.1 内部结构和外部引脚
Pentium在结构上由如下功能部件组成： • 整数执行单元 • 浮点单元 • 指令Cache和数据Cache • 指令预取单元 • 指令译码单元 • 地址转换与管理单元 • 总线接口单元 • 控制单元
这些功能部件除地址转换与管理单元与80386/80486
保持兼容外，其他都进行了重新设计。
控制 DP 逻辑
64位 数据 总线 32位地 总线 址总线
单元 控制
64位数 64 据总线 数据 控制 APIC
分支目标 预取 TLB 8KB指令
缓冲器 地址
高速缓存
指令 指针
分支检验 与目标地址
指令预取单元 指令译码单元
1. 段寄存器CS 程序指针寄存器IP 内容经过地址加法器形成20 位地址；
2. 由CPU内部地址总线AB ， 经过总线地址控制电路， 向外部 总线发读取指令的的控制信号， 外部总线开始总线操作；
3. 读取指令送入到指令队列中， 等待执行； 4. EU单元从队列中去一条指令到EU控制电路，译码指令需要
译码2 执行2 译码3
8086/8088的指令“流水”操作
3.存储器分段
8086物理地址（1M=220）
将1MB的物理存储空 间分成若干个逻辑段,每 段大小为64KB。
段的起始单元地址叫 段基址，存放在段寄存 器中。通过4个段寄存 器，CPU每次可同时对 4个段进行寻址。
00000H 00001H 00002H 00003H
这两个概念在以后升级的Intel系列微处理器中一直被沿用和发展。 正是这两个概念的引入，使8086/8088比原来的8位MPU在运行速度、 处理能力和对存储空间的访问等性能方面有很大提高。
2.1 8086/8088微处理器
8086是全16位微处理器，8088是准16位微处理器。二 者除了外数据总线位数及与此相关的部分逻辑稍有差别外， 内部结构和基本性能相同，指令系统完全兼容。
16位
20位 AB
地址加法器 ∑
DB
指令指针
CS
DS SS ES IP
内部暂存器
8088:8位 8086:16位
运算暂存器
ALU
标志寄存器
EU 控制电路
执行单元(EU)
指令队列
123456 8位
8088
总线 8086/8088
控制电路
外部总线
8086
总线接口单元(BIU)
8086 CPU内部指令执行流程
第二章 微处理器和指令系统
2.1 Intel系列微处理器概述
2.1.1 8086/8088 微处理器 2.1.2 80486 微处理器 2.1.3 Pentium 微处理器(80586) 2.1.4 Pentium Pro 微处理器 2.1.5 Pentium Ⅱ 微处理器 2.1.6 Pentium Ⅲ 微处理器 2.1.7 Pentium 4 微处理器
地址
控制单元
转换 与 存储 管理 单元
32
32位 地址 总线
地址生成 地址生成 U流水线 V流水线
20000H 20A00H
0A00H
内存
• 逻辑地址与物理地址的变换
逻辑地址与20位物理地址的变换关系： 物理地址=段基址×16+偏移地址
逻辑地址
15
0
15
0
段基址
左移四位
段基址 0000
偏移地址
地址 加法器
∑
19
0
20位物理地址
【例】 若数据段寄存器DS＝2100H，试确定该存储区段物理地 址的范围。