基于ADF4360-1的2.4G频率合成器设计
一种基于ADF4360-9和FPGA的合成时钟源设计
在电子系统相关领域，时钟系统至关重要，是电 子系统的脉搏，诸如电路系统、雷达系统、通讯系统等 电子信息系统对时钟有严格的低相位噪声要求'1(，但 直接制造低相位噪声的晶振难以实现。针对这一问 题，设计了一种合成时钟源，即利用FPGA技术，结 合外围硬件电路,控制时钟芯片的输出2 ,产生稳定 的时钟源。在该时钟源合成技术中，锁相环是基础, 它是一种典型的反馈控制电路,可以抑制噪声和大大 降低杂散干扰，而电荷泵锁相环是它的一种结构，易 于集成和追踪，且捕获范围广。该合成时钟源制作相 对简单，稳定度高，电路功耗低，成本和性能均远优于 直接制造晶振。
1 ADF4360-9时钟芯片及工作原理介绍
1.1芯片内部结构
ADF43609时钟芯片集成了压控振荡器和整数 N分频器,VCO的输出频率范围为65〜400 MHz, 其中DIVOUT引脚输出VCO被分频后的COMS 时钟，分频系数范围为2〜31,VCO分频后的频率还 可以再分频,MCU经由简单3线SPI接口控制全部 片上寄存器。该时钟芯片内部包括24位的R寄存 器、N寄存器、控制寄存器、鉴频鉴相器、压控振荡器 和电荷泵,其内部功能框图如图1所示。
摘要:为了获得稳定可靠的时钟源，设计了一种合成时钟源。通过FPGA产生控制信号，结合硬件电路和软件设计，控制 ADF3360-9时钟芯片输出，得到稳定的时钟模块。ModelSim软件测试结果表明了程序时序的正确性，且实际测试的相位
噪声与仿真的相位噪声基本一致，本时钟源相位噪声理想，稳定可靠。
关键词：时钟源;锁相环%电荷泵%相位噪声% FPGA
写testbench程序进行仿真，验证程序是否正确。系 统框图如图3所示电源电路如图4所示, ADF4360-9时钟芯片电路图如图5所示。
图4中电源电路的作用是给ADF4360-9芯片供 电，电源电路是以精密的低压差电压稳压器 ADP3300-3为中心，通过搭建外围电路来实现。因
基于ADF4001的锁相频率合成电路设计
图3 输出频谱
进行相位噪声测试，仪表选用底噪较好的噪声仪安捷伦E4443A，将单板和仪表良好接地后，设置噪声仪SPAN=200KHz，在频偏100KHz处测得相位噪声≤-115dBc/Hz，满足目标。
4 结论
本文讲述了以锁相环芯片ADF4001BRU为核心的电路设计，实现了单频点32.768MHz的信号输出，信号幅度、稳定度、相位噪声符合需求。
该电路结构简单，功耗少，体积小，便于调试，在无线通信系统中得到广泛应用。
参考文献：
[1] 远坂俊昭.锁相环（PLL）电路设计与应用 [M].何希才，译.北京：科学出版社，2006.
[2] 张雪.基于ADF4351低噪声频率合成器设计与实现[J].科技展望，2015.
[3] 李页瑞.基于ADF4350锁相频率合成器的频率源设计与实现 [J].电子技术应用，2016.
作者简介：董小丽（1985-），女，汉族，河南濮阳人，通信工程师，射频电路设计师，哈尔滨理工大学硕士研究生。
研究方向：射频电路设计。
[3] 张上均.如何提高电路板设计与制作能力的探讨 [J].科技信息，2012（29）：192+229.
[4] 郭睿涵，张军元.浅谈印制电路板设计基础 [J].橡塑技术与装备，2015，41（20）：74-75.。
基于ADF4360-1的本振源设计
基于ADF4360-1的本振源设计作者：邹玲石小磊来源：《现代电子技术》2009年第21期摘要:结合锁相频率合成基本原理以及高集成锁相频率合成芯片ADF4360-1工作特性,设计一个稳定的2.33 GHz本振源电路模块,应用于中频射频发信机中。
详细介绍了核心芯片的结构、原理及应用,并给出完整的硬件电路。
经仿真测试,该电路的性能指标基本符合要求。
关键词:锁相环频率合成;ADF4360-1;本振;环路滤波器中图分类号:TN742 文献标识码:A文章编号:1004-373X(2009)21-071-03Design of Clock Signal Generator Based on ADF4360-1ZOU Ling,SHI Xiaolei(School of Electrical and Electronic Engineering,Hubei University ofTechnology,Wuhan,430068,China)Abstract:The principle of phase locked loop and the performance characteristics of fully integrated voltage-controlled oscillator ADF4360-1 are analyzed.A design of a stedy 2.33 GHz local oscillator signal generator circuit module is applied to the system of Intermediate Frequency(IF).The paper elaborates on the structure,performance and application of the core chip,designs the hardware circuit.The simulation and measure of the system show that the result is correct basically.Keywords:PLL frequency synthesis;ADF4360-1;local oscillation;loop filter0 引言在无线通信领域,本振信号性能的优劣是影响混频器输出频谱纯度的主要因素。
8～12.4GHz宽带频率合成器的设计
8～12.4GHz宽带频率合成器的设计何恭涛;钱光弟【摘要】研究采用将ADI公司的ADF4350频率合成芯片输出信号多次倍频的方法来实现X波段的频率合成器.ADF4350频率合成器具有内置片上VCO(压控振荡器)和PLL(锁相环),集成度高、相位噪声低,工作频带宽,广泛用于无线电基础设备及测试设备,无线LAN,CATV和时钟发生器中.该频率合成器输出频率范围8～12.4G,频率步进50 MHz,相位噪声低于-75 dBc@10 kHz.【期刊名称】《实验科学与技术》【年(卷),期】2011(009)001【总页数】3页(P9-10,72)【关键词】倍频器;ADF4350;频率合成器;锁相环【作者】何恭涛;钱光弟【作者单位】电子科技大学自动化工程学院,成都,610054;电子科技大学自动化工程学院,成都,610054【正文语种】中文【中图分类】TN74频率合成器是以一个高精确度和高稳定度的标准频率信号作参考,经过混频、倍频与分频等,对它进行加、减、乘、除运算,最终得到和参考源具有同样精确度和稳定度的所需频率信号。
目前,频率合成器已成为通信设备、电子对抗、雷达、精密测量仪器的重要部件[1-2]。
要求设计一个输出频率 8～12.4GHz;频率步进:50MHz;输出杂散:-55 dBc;输出功率:≥15mW;输出相噪:≤-75 dBc∕ Hz@10kHz的频率合成器。
一般说来,频率合成器主要分为锁相频率合成器和直接数字频率合成器DDS2种。
锁相频率合成器是基于对参考信号频率和输出信号频率分频鉴相的原理工作,常用方案是以锁相环芯片为基础,如PE3236、PE3336、LMX2325、ADF4106,配合压控振荡器和分频器、倍频器、混频器等组成[3-5]。
由于输出频率高,频率范围大,如果采用直接分频器合成方案,分频比大,且 X波段的压控振荡器价格昂贵。
经比较,选择 AD I公司的ADF4350锁相环芯片,再多次倍频来实现该频率合成器。
频率合成器的设计改进
频率合成器的设计改进
乐家骝
【期刊名称】《中原通信技术》
【年(卷),期】1993(000)001
【总页数】6页(P49-54)
【作者】乐家骝
【作者单位】无
【正文语种】中文
【中图分类】TN74
【相关文献】
1.直接数字频率合成器镜像频率的应用 [J], 陈瑞龙;于航
2.基于ADF4350锁相频率合成器的频率源设计与实现 [J], 徐述武;汪海勇;唐云峰
3.超声波频率跟踪系统中频率合成器的设计 [J], 崔瑞雪;王俊红;张洁
4.全向信标频率合成器参考频率故障分析 [J], 李文凯; 雷斯元
5.一种用于频率合成器的自动频率校正电路 [J], 邹奇峰;雷旭;廖鹏飞
因版权原因，仅展示原文概要，查看原文内容请购买。
基于ADF4360
本电路设计中，ADF4360-2 的 PFD 输入频率为 1MHz，因此参考时 钟分频 R=40。由公式 fVCO=(B&TImes;P+A)乘以 fREFIN/R，可计算出 N 为 11250，双模预频器设置为 P/(P+1)=32/33，计数器 A 设置为 8，计数器 B 设 置为 32。根据 ADF4360-2 芯片资料，3 个控制寄存器初始化设置为 R 寄存器 00000A1H，C 寄存器 8FF12CH，N 寄存器 803E42H，配置值如表 1 所列。 单片机通过提供时钟信号 CLK、数据信号 DATA 和使能信号 LE，对 ADF4360-2 内部寄存器进行配置，使得 VCO 输出所需频率的信号，同时负 责对 ADF4360-2 的锁定标志进行检测，如果检测已经锁定，则配置数据工作 完成。单片机程序流程如图 3 所示。
结语 本文介绍了利用锁相频率合成芯片 ADF4360-2 设计 1GHz 信号的输 出方法，给出了电路系统结构框图以及单片机程序流程。由于 ADF4360-2 内 部集成 VCO，外部通过单片机 I/O 口写入控制字，因此该系统具有外围电路 简单、调试方便、功耗和成本低等特点，可广泛应用于各种电路系统中。
◆能够进行模拟与数字锁定检测; ◆支持软件和硬件掉电功能。 ADF4360-2 的功能模块图如图 1 所示。它主要由一个 14 位可编程参 考 R 计数器、一个 24 位数据寄存器、一个 24 位功能锁存器、压控振荡器、 相位比较器、锁定检测器、多路外部频率源信号和单片机控制信号，14 位可编程参考 R 分频器 对外部频率源信号分频后，得到参考频率送至鉴相器。控制信号由时钟信号 CLK、数据信号 DATA 和使能信号 LE 组成。在 CLK 的控制下，串行输入
基于ADF4360_4锁相频率合成器的混频器本振源电路设计
0引言锁相(PhaseLock)技术是一种相位负反馈频率控制技术，该技术在锁定时无剩余频差，并具有良好的窄带载波跟踪性能和带宽调制跟踪性能，而且对相位噪声和杂散也具有很好的抑制作用。
因此，通过锁相频率合成技术实现的频率源已在通信、电视等领域得了广泛应用。
本文介绍的ADl 公司的ADF4360系列芯片就是用于无线通信射频系统(GSM，DECT，PCS，WCDMA。
DCS)基站和WLAN混频电路的一款性价比很高，且应用范围较广的锁相芯片。
1ADF4360_4的性能特点ADF4360_4丰要由数字鉴相器、电荷泵、R分频器、A，B计数器及双模前置P／P+1分频器等组成。
数字鉴相器对R计数器与N计数器的输出信号进行相位比较，得到一个误差电压。
14bit可编程参考R分频器对外部晶振分频后得到参考频率。
该器件可以通过可编程6位A计数器、13位B计数器及双模前置分频器(P／P+1)来共同完成主分频比N(N=BP+A)。
因此，设计时只需外加环路滤波器，并选择合适的参考值，即可获得稳定的频率输出，其输出频率为：f0=fvco=N(fi／R)式中，fi为参考频率，它可由高稳定度晶体振荡器提供。
而其鉴相频率fr为：fr=fi／R其中，fi应小于8MHz。
ADF4360_4是美国ADI公司生产的的高性能锁相频率合成芯片，主要用于无线发射机和接收机中为上下变频提供本振信号。
该器件的主要特点如下：(1)该合成器的输出频率范围为1450～1750MHz；并可选择二分频。
选择二分频时，可输出725～875MHz的频率信号；(2)工作电压为3～3.6V；(3)合成器的输出信号的功率可控制范围为-13～-4dbm；(4)可编程双模前置分频器的分频比为8／9、16／17、32／33等；(5)能够进行模拟和数字锁定检测；(6)芯片内部集成又VCO。
ADF4360_4是一款双模前置分频型单环频率合成器，该器件可在不改变频率分辨率的同时，有效地提高频率合成器的输山频率。
基于adf4360-0的2.4ghz射频信号源设计
基于ADF4360-0的2.4GHz射频信号源设计陈肇南（安徽淮南平圩发电有限责任公司，安徽淮南232007）摘要：在现代无线通信系统中，对数据的高速无线传输需求日益增加，而且无线路由器、蓝牙等技术也在生活中有着广泛的应用，故而对于2.4GHz频段的信号源的需求越来越多。
但是，除了一些在2.4GHz频带产生信号的高端信号发生器外，平常使用的信号源很少会涉及2.4GHz这一频段，因此，为满足科学和教育的需要，设计和研发了一款便宜可靠的2.4GHz射频信号发生器，并对其实现与仿真进行了介绍。
关键词：2.4GHz；射频信号源；压控振荡器0引言在电子通信系统中，如果想实现更大的带宽，我们只能通过使用更高的载波频率来满足要求。
在无线通信中，需要使用天线来发送和接收信号，工作频率越高，天线的尺寸就越小，满足了小型化的通信要求。
由于整体趋势是朝着宽频率覆盖、高精度、多功能以及自动化和智能化的方向发展，当今电子领域更多的电子通信系统使用更高频率的射频，这促进了丰富的射频应用，并带动了射频技术的进一步发展[1]。
1相关原理概述压控振荡器（VCO）的定义为输出频率对应于输入控制电压的振荡电路，其在无线测量仪器和通信系统电路中使用广泛。
VCO作为锁相环电路和时钟恢复电路的主要组成部分，其性能可以直接影响到频率源的性能，这又决定了整个系统输出信号的稳定性、噪声特性和谐波抑制特性。
正是由于这些因素，VCO在电子通信技术领域发挥着重要作用。
因其具有电子调谐、紧凑、低功耗和高可靠性等优点，关于VCO的研究很多。
近年来，随着集成电路的快速发展，VCO的设计和实现逐渐融入其中，集成式VCO使用方便、性能稳定[2]。
2关于ADF4360-0的介绍在ADF4360系列锁相环中，我们需要在芯片ADF4360-7和ADF4360-8的外部去设置两个电感，作用是方便确定VCO 所处频段，这个操作步骤就相当于从芯片中将VCO的电感移除。
两个0603电感不占用太多的体积，但有两点需要注意：一是电感和ADF4360芯片之间以及接地层之间的连接必须尽可能短，并且电感必须使用线绕测试（例如使用Coilcraft0603CS 系列的射频电感，如果使用普通的堆叠电感，则VCO不会振动）；那么，ADF4360的每个电源引脚必须分别用102和104的陶瓷电容去耦，这就成为了另一个问题。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于ADF4360-1的2.4G频率合成器设计
摘要：该文通过高性能、低功耗的8位ATmega8微处理器产生控制信号，利用美国ADI公司生产的锁相环芯片ADF4360-1，设计了一个稳定的2.4GHz本振信号源电路模块，可广泛应用于电视，仪器，通信等领域。
文中详细介绍了系统中核心芯片的性能、结构以及应用方法，设计出了完整的硬件电路并对电路的各个参数进行了评估，结果基本上符合要求。
关键词：ATmega8 ADF4360-1锁相环频率合成本振信号源
在现代无线电通信及相关领域中，为确保通信的稳定和可靠，对通信设备的频率准确度和稳定度提出了越来越高的要求。
与LC振荡电路“跑频”严重相比，晶体振荡电路具有可微调的稳定频率，但变化范围小，频率值不高。
频率合成技术是指将一个或少量的高稳定度、高准确度的标准频率作为参考频率，经过相应的信号处理过程，从而获得大量离散的具有同一稳定度和准确度的信号频率。
主要有三种合成方法：直接模拟合成、锁相环合成以及直接数字合成。
1 锁相式频率合成器的基本原理
锁相环路（PLL）具有较为突出的优点：频率在一定范围内可调；数字化接口；能实现快速准确的跳频通信；抗干扰能力强。
锁相环频率合成器通过锁相环完成频率的加减乘除运算，是一种建立在相位负反馈基础上的闭环控制系统，对相位噪声和杂散具有很好的抑制作
用。
原理图如图1所示，主要由鉴相器、环路滤波器和压控振荡器组成。
外部晶振提供的参考频率信号与压控振荡器的输出频率经程序N分频后在鉴相器内进行相位比较，产生误差控制电压，再经环路滤波器滤除误差信号中的噪声和高频分量，最后输出的直流脉冲电压控制压控振荡器产生所需的振荡频率。
通过锁相式频率合成实现的频率源应用广泛于通信、电视等电子设计领域，重点用于以下三方面：接收机本地振荡；发射机载波信号；信号发生器。
ADI公司生产的ADF4360-1内置可编程分频器，具有电荷泵电流编程功能，可应用于无线射频通信系统，是一款性价比很高的电荷泵锁存芯片。
2 ADF4360-1芯片介绍及工作原理
2.1 ADF4360-1芯片
ADF4360-1芯片是一款完全集成了压控制振荡器（VCO）的整数-N分频频率合成器，设计的中心频率为2250 MHz。
片内主要结构包括数字鉴相器、电荷泵、计数器、双模前置v/（P+1）分频器等等。
所有的片上寄存器的编程控制是通过一个简单的3线串行接口。
该器
件的电源供应器工作范围为3.0 V至3.6 V，并可以在不使用时关闭电源。
其特性如下：可编程双模预分频器8/9，16/17，32/33；1.8V逻辑兼容；可编程输出功率水平范围为-13dB～-6dB；可进行模拟和数字锁定检测，具有软件和硬件掉电模式。
2.2 ADF4360-1的工作原理
ADF4360-1芯片的外部输入信号为外部频率源信号和控制信号。
外部频率源信号输入后，经由14位可编程参考分频器R对其进行分频，进而得到的参考频率再被送至鉴相器中。
控制信号有三个，分别为：串行时钟输入信号CLK、串行数据输入信号DATA和使能信号LE。
当LE位为逻辑位“1”时，加载数据。
DATA在CLK的上升时从数据的最高有效位开始依次写入24位移位寄存器中，直到最低有效位写入完成。
LE在上升沿时一次性将存储在24位移位寄存器中的数据锁存入目标寄存器，同时进行下一个目标寄存器的初始化。
目标寄存器的选择由移位寄存器中的最后两位DB0和DB1来决定。
对寄存器的赋值顺序为R、C、N。
N和C寄存器的赋值间隔一般大于5ms。
ADF4360-1的主分频比N可通过双模预分频器（P／P+1）、可编程5位A计数器及13位B分频器算得，算法为N=B×P+A。
由得到的N 可进而算得输出频率为：
改变N可得不同的输出频率，上式（1）中，是输出频率；是外
部频率源信号频率，为频率分辨率，即步进。
通过设置A，B，R三个控制字寄存器的控制字来实现对锁相环的控制。
该芯片外围还需添加环路滤波器，根据输出频率大小选择合适的参数，即可输出较稳定的频率。
3 2.4GHz频率合成器设计
ADF4360-1芯片可实现的射频输出信号频率范围为：2050 MHz 至2450 MHz。
本设计需产生一个稳定的2.4GHz信号。
通过引脚将一个外部频率源信号接入ADF4360-1，这里选用10 MHz的温度补偿晶振，稳定度不大于0.9 ppm。
在压控振荡器输入VTUNE端口与内部电荷泵输出CP端口之间接入三阶无源低通滤波器，该环路滤波器的带宽为15kHz。
由ADI sim PLL仿真软件可以计算得到电阻值和电容值：C1=55.7pF，C2=757pF，C3=25.4pF，R1=11.8 kΩ，R2=24kΩ，进而完成对三阶无源低通滤波器的参数设置。
ADF4360-1芯片的外围电路可参见ADI公司发布的芯片手册中的Applications。
通常，ADF4360-1的鉴相频率设置为8mHz，但有时却很不稳定，不能够完全锁定，所以这里把鉴相频率降低到5mHz。
此外，ADF4360-1芯片内部数字寄存器是通过微控器进行控制的，本设计中采用高性能、低功耗的8位ATmega8微处理器产生控制信号，外接8mHz石英晶振提供时钟信号。
ADF4360-1的CLK、DATA、LE端口分别与微控器MEGA8S的PB5、PB3、PB2端口连接，还需分别接入上拉电阻。
4结语
经过实验验证，采用ADF4360-1芯片构成的锁相环频率合成电路可广泛用于各类高频电子系统，并且该电路产生的本振信号频率精度和稳定度较好，相位噪声不大，相位噪声为-81dbc@1kHz，基本达到了设计指标要求。
在本次设计中，因为ADF4360-1的输入是通过ATmega8串口写入的，所以可以通过软件编程的方法，修改串口写入的控制字进而实现不同频率的本振信号输出，具有信号性能好，电路结构设计简单等特点。
参考文献
[1] 黄玉兰.ADS射频电路设计基础与典型应用[M]．人民邮电出版社，511-571.
[2] 远坂俊昭．锁相环（PLL）电路设计与应用[M]．北京：科学出版社，2006.
[3] PLL Frequency Synthesizer ADF4360-1 Datasheet[DB].Analog Deices 2012.
[4] 邹玲，石小磊.基于ADF4360-1的本振源设计.现代电子技术，2009，21（308）：71.。