微处理器结构及基本原理
微机原理课件第2章 微型计算机基础
微型计算机的概念结构
地址总线 AB
C P
存
I/O
输
储
接
入
器
口
设
备
I/O 接 口
输 出 设 备
I/O 接 口UΒιβλιοθήκη 数据总线 DB控制总线 CB
AB: Address Bus DB: Data Bus CB: Control Bus
7
主机硬件系统之一：CPU
CPU是计算机的控制中心，提供运算、判断能力 构成：ALU、CU、Registers
汇编语言程序 对应的机器指令 对应的操作
------------------ --------------------- -----------------------------------------------
MOV AL, 5CH 10110000 中
16
程序的执行过程
程序
指令1 指令2 指令3 指令4
……
指令n
操作码 操作数
执行
取指令 指令译码 取操作数 执行指令
存结果
指令周期
1、CPU如何知道从哪里取出程序的第一条指令？—操作系统 2、CPU如何按程序控制流执行指令？—程序计数器 3、CPU如何知道从哪里取操作数？—地址、寻址方式
17
例：计算 5CH+8EH
内存单 元地址
Bit 7 6 5 4 3 2 1 0
... 0 1 0 1 1 0 0 0
38F04H 1 0 1 1 0 1 1 0
内存单 元内容
*内存单元有时 又称为地址单元
...
10
存储器相关概念2：内存容量
即内存单元的个数，以字节为单位。 注意：内存空间与内存容量的区别。
什么是微处理器,由几部分组成
什么是微处理器,由几部分组成
微处理器是微型计算机的核心部分，又称为中央处理器(简称CPU)。
微处理器主要由控制器和运算器两部分组成（还有一些支撑电路），用以完成指令的解释与执行。
微处理器由算术逻辑单元（ALU，Arithmetic Logical Unit）、累加器和通用寄存器组、程序计数器（也叫指令指标器）、时序和控制逻辑部件、数据与地址锁存器/缓冲器、内部总线组成。
其中运算器和控制器是其主要组成部分。
逻辑部件：
英文Logic components；运算逻辑部件。
可以执行定点或浮点算术运算操作、移位操作以及逻辑操作，也可执行地址运算和转换。
寄存器部件：
寄存器部件，包括寄存器、专用寄存器和控制寄存器。
通用寄存器又可分定点数和浮点数两类，用来保存指令执行过程中临时存放的寄存器操作数和中间（或最终）的操作结果。
通用寄存器是中央处理器的重要部件之一。
控制部件：
英文Control unit；控制部件，主要是负责对指令译码，并且发出为完成每条指令所要执行的各个操作的控制信号。
其结构有两种：一种是以微存储为核心的微程序控制方式；一种是以逻辑硬布线结构为主的控制方式。
微存储中保持微码，每一个微码对应于一个最基本的微操作，又称微指令；各条指令是由不同序列的微码组成，这种微码序列构成微程序。
中央处理器在对指令译码以后，即发出一定时序的控制信号，按给定序列的顺序以微周期为节拍执行由这些微码确定的若干个微操作，即可完成某条指令的执行。
简单指令是由（3～5）个微操作组成，复杂指令则要由几十个微操作甚至几百个微操作组成。
微处理器结构及其特点
根据描述符表进行虚拟地址变换 在8086中,对1 M字节的实存空间进行寻址时,其地址是这样产生的,即将16位段寄存器的内容左移4位,形成20位的段基地址,再加上16位的偏移地址,最后就得到要寻址的地址。80286的实模式与上述情况完全一样。只是8086中的段寄存器对应于80286 64位段寄存器中的选择器域(16位)。另外,在这种情况下一个段的物理尺寸为64 K字节,是固定不变的。
特权指令(privileged instruction set) 这类指令只有在CPL=0情况下才能执行,即特权级为0的可靠性最高的程序(通常是操作系统的内核)才能使用。如果特权级不为0的程序使用了这些指令,就会产生13类中断(一般保护异常中断)。其特权指令如下:
LGDT;
01
LIDT;
02
LLDT;
图8-5 80286指令设置的台阶
扩充指令设置 80286中属于扩充的指令主要有: 8位立即数操作的移位/循环指令; 16位寄存器/存贮器操作和8/16位立即数的带符号乘法,其积存入16位寄存器的IMUL指令; 对立即数操作的PUSH指令; 8个通用寄存器可以一次压入/弹出的PUSHA/POPA指令; I/O与存贮器之间可以进行数据块传送的INS/OUTS指令;
图8-9 段选择器的格式
在图8-9中,最低2位的RPL(Requested Privilege Level)域不作虚拟地址变换,用于特权级间的保护检查。 段选择器余下的14位(TI位和索引域)能够用来选择虚拟地址空间的一个段。这样,虚拟地址空间可有214个段。由于段偏移量为16位,一个段的最大尺寸为64 K字节,因此虚拟地址的最大空间应为214×216=230(字节),即为1G字节。 上述的1 G字节虚拟地址空间再一分为二,各自分配作全局地址空间和局部地址空间(每个部分为213个段)。
微处理器的设计及性能优化
微处理器的设计及性能优化微处理器是现代电子设备中不可或缺的一部分，它负责处理设备内部的数据和操作，从而使设备得以正常工作。
微处理器被广泛应用于计算机、手机、家电、汽车等各个领域。
本文将就微处理器的设计及性能优化展开详细的探讨。
一、微处理器的基本结构微处理器可以分为数据通路和控制单元两部分。
其中数据通路用于处理数据，而控制单元则负责控制数据通路的运行。
数据通路由运算单元、寄存器堆、数据缓存和总线组成，它们的协同工作使得微处理器能够对数据进行各种处理操作。
控制单元由时钟、指令译码器和状态机等组成，它控制数据通路的执行，使得微处理器能够实现复杂的计算和处理任务。
二、微处理器的设计流程微处理器的设计流程一般包括指令集架构设计、逻辑设计、物理设计和验证测试等环节。
1. 指令集架构设计指令集架构是微处理器的核心，它决定了微处理器能够执行哪些指令和操作。
在设计指令集架构时，需要考虑指令的复杂度和效率、寄存器数量和位宽、总线结构和数据缓存等问题。
这些问题的决策将直接影响微处理器的性能和功耗。
2. 逻辑设计逻辑设计是将指令集架构转化为电路设计的过程，它涉及到微处理器各个组成部分的电路设计。
在逻辑设计过程中，需要根据指令集架构设计各个时序和逻辑方案，保证微处理器的功能正确且效率高。
3. 物理设计物理设计是将逻辑电路转化为标准元件的物理电路实现。
在物理设计过程中，需要考虑芯片尺寸、功耗、散热等问题。
同时，还要进行电路布图和版图设计，保证电路的正确性和可靠性。
4. 验证测试在微处理器设计完成后，需要进行验收测试，以验证微处理器电路的正确性和性能。
测试方法包括仿真验证和硬件实验测试。
通过验证测试，可以发现设计中存在的问题，并对它们进行改善和优化。
三、微处理器的性能优化微处理器的性能优化是实现高性能芯片的关键。
针对不同应用场景和需求，有以下几种性能优化方法。
1. 时钟频率优化时钟频率是微处理器性能的一个关键指标，它决定了微处理器单位时间内能够执行的指令数量。
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。
第2章微型计算机系统的组成及工作原理
2.5.6 ISA总线的定义与应用
2. ISA总线的信号线定义 ——98芯插槽，包括地址线、数据线、控制线、时钟和电源线 (1)地址线：SA019和LA1723 (2)数据线：SD015 (3)控制线：AEN、BALE、 IOR 和 IOW、 SMEMR和 SMEMW
MEMR 和 MEMW、 MEM CS16 和 I/O CS16 、SBHE
2.1.2 微机系统的软件配置
系统软件、工具软件、应用软件、用户应用程序
.3 微机系统中的信息流与信息链
1. 微机系统中信息流与信息链的构成 信息流：存储器中的数据、程序代码；接口寄存器中的I/O数据、 状态、I/O命令 信息链：信息流在系统中流动的路径； 包括物理(硬件)环节和逻辑(软件)环节 2. 微机系统中信息流与信息链 ——早期微机系统/现代微机系统中的信息链 3. 研究信息流与信息链的意义 ——通过信息流从整体上认识微机体系结构和组成微机系统的各 部件之间的关系
2.5.7 现代微机总线技术的新特点
3. 总线桥 (1) 总线桥 ——总线转换器和控制器，是两种不同总线间的总线接口 内部包含兼容协议及总线信号和数据缓冲电路；把一条总线映 射到另一条总线上 北桥：连接CPU总线和PCI总线的桥 南桥：连接PCI总线和本地总线(如ISA)的桥 (2) PCI总线芯片组 ——实现总线桥功能的一组大规模集成专用电路 保持主板结构不变前提下，改变这些芯片组的设计，即可适应 不同微处理器的要求 4. 多级总线结构中接口与总线的连接
2.4 I/O设备与I/O设备接口
2.4.1 I/O设备及其接口的作用
1. I/O设备的作用 2. I/O设备接口的作用——连接与转换
2.4.2 I/O设备的类型及设备的逻辑概念
微处理器与系统结构PPT详细讲解
•29 •HLDA* •28 •WR*
有效，三态)
•27 •M/IO* 测试信号(输入、低电
•26 •DT/R* •25 •DEN*
平有效)
•24 •23 •22
•ALE* •INTA* •TEST
READY 准备就绪(输入 、高电平有效)
•21 •READY
•RESET
状态信号指示当前使用段
一、8086通用引脚信号
•1
•40 •VCC
•2
•39 •AD15 INTR可屏蔽中断请求
•3 •4
•38 •A16/S3 •37 •A17/S4
信号(输入、高有效)
•5 •6
•36 •35
•A18/S5 •A19/S6
NMI非屏蔽中断请求(
•7 •8
•34 •BHE/S7 •33 •MN/M
输入，上升沿触发)
•GND •AD14 •AD13 •AD12 •AD11 •AD10 •AD9 •AD8 •AD7 •AD6 •AD5 •AD4 •AD3 •AD2 •AD1 •AD0 •NMI •INTR •CLK •GND
二、8086最小模式引脚信号
M/ 存储器/IO控制信号
•1 •2 •3
•40 •39 •38
微处理器与系统结构PPT详 细讲解
第二章学习要点
重点掌握内容： 1．微处理器的基本结构。 2．Intel 8086微处理器的基本结构，包括： 功能结构、寄存器结构和总线结构。 3．Intel 8086微处理器系统的组成： 控制核心单元＋存储器组织＋I/O端口组织 4．Intel 8086微处理器在最小模式下的典型总线 操作和时序。 5．几个重要概念：时钟周期，总线周期，指令周期。
微机原理第三章：8086微处理器结构
4．8086 和8088 二者的指令系统完全兼容
（1）有24 种寻址方式，具有乘、除法指令等。 （2）取指令和执行指令的操作并行运行，运行速度大大提高。
（3）具有最小模式和最大模式，应用领域宽广，适应性强。
（4）可方便地和数据处理器8087、I/O 处理器8089 或其它处理器 组成多处理机系统，提高数据处理能力和输人输出能力。
代码段寄存器 CS 标 志 寄 存 器
数据段寄存器 DS
堆栈段寄存器 SS
附加段寄存器 ES
由于8086/8088 CPU 可直接寻址的存储器空间是1M字节，直接寻址需要 20位地址码，而所有的内部寄存器都是16位的，用这些寄存器只能寻址 64K字节，为此需要采取分段技术来解决这个问题。
表3.1
通用寄存器的隐含使用
程序调试过程中。
3.1.2 8086/8088 的寄存器结构
四、指令指针寄存器 IP ★ 16 位的指令指针寄存器 IP 用来存放将要执行的下一条 指令在代码段中的偏移地址。 ★ 在程序运行过程中，BIU 可修改 IP 中的内容，使它始终 指向将要执行的下一条指令。 ★ 程序不能直接访问 IP，但可通过某些指令修改 IP 内容。 ★ 如遇到转移类指令，则将转移目标地址送人IP中，以实 现程序的转移。
★ 规则字的读／写操作可以一次完成。由于两个存储体上的地址
线 A19～A1 是连在一起的，只要使 A0＝０，BHE＝０，就可 以实现一次在两个存储体中对一个字的读／写操作。 ★ 读写的是从奇地址开始的字（高字节在偶体中，低字节在奇体 中），这种字的存放规则称为“非规则字”或“非对准字”。 ★ 非规则字的读／写，需要两次访问存储器才能完成。 第一次访问存储器读／写奇地址中的字节；
三、标志寄存器 FR