《数字电子技术--刘汉华》第3章 门电路-精简版语文

1.推拉式输出电路结构的局限性：
如图3.3.35所示将推拉式TTL与非门 的输出端并联，则当某一门的输出端为低 电平，如Y2=0,则当Y1=1时，会有G1门的 电流通过G2门的T5管，这个电流远远超过 正常工作电路，有可能使T5管损坏
图3.3.35
5. OC门的结构特点
如图3.3.36所 示为OC门的 电路和结构和 符号，输出管 的集电极开路
四、门电路的静态特性
1. 电压传输特性 P80-81
门电路的电压传 输特性是指输出电压 vo和输入vI之间的关系 曲线，如图3.3.11所示。 并设
vI
1
vo
图3.3.11 CMOS反相器的电压传输特性
四、门电路的静态特性(续)
2. 输入特性 P83
输入特性是从门电路输入端看其输入 电压与电流的关系， CMOS电路为例：
图3.3.36
主要记住OC门的逻辑符号
6. OC门“线与”的实现
若利用 OC门实现线 与功能，则 将几个OC门 的输出并联 起来用一个 上拉电阻即 可，如图 3.3.38所示， 即
图3.5.38
Y Y1 Y2 AB CD AB CD
7. OC门的应用
a.实现与或非逻辑－线与 如图3.5.38的线与电路，其输出为
将输出电压变化滞后于输入电压变化的时间称为传输延 迟时间。
五、 门电 路的 动态 特性 (续)
tPHL－输出由高电平跳变为低电平时的传输延迟时间 测量上：输入电压前沿上升到幅值的50％与输 出后沿下降到幅值的50％之间的差值
tPLH－输出由低电平跳变为高电平时的传输延迟时间 测量上：输入电压后沿下降到幅值的50％与输 出前沿上升到幅值的50％之间的差值
IIL “灌电流”
• 7)
IOH
• 8)
IOL
七、门电路的扇出系数N （补充）
门电路常工作在驱动同类门的情况下，如TTL与非门 驱动TTL与非门。通常以同一类型的逻辑门作为负载 时，一个逻辑门能够驱动同类门的最大数目，称为扇 出系数N。
• 当输出低电平时
NL

IOL max I IL max
• 当输出高电平时
VDD
＋5V
CMOS
RL

TTL
A
B
Y
图2.3.30 OD门在电平转换的应用
③实现数据采集
如图3.3.31所示,可实现母线（总线ቤተ መጻሕፍቲ ባይዱ的数据的接
收和传送
可利用选通信号 SA～ SC来实现对不同 通道数据的采集，并 输送到母线上。接收 时，利用选通信号 SD～ SG来实现数据从 不同通道输出。
总
SA～SG为选 通信号
第三章 门电路
一、门电路概念：P66 二、 逻辑约定：正负逻辑系统 P67
(1) 正逻辑： (2) 负逻辑：
本书采用正逻辑系统图3.1.1 正负逻辑示意图
三、门电路内部电路，（了解） P79-80 P123 P128
+vDD T1
v1
vo
vI
1
vo
图3.3.10 CMOS反相器电 路
T2 +vSS
Y Y1 Y2 ( AB) (CD) ( AB CD)
②电平转换
由于OD门的高电平可以通过外加电源改变，故它 可作为电平转换电路。一般CMOS与非门的电平0 ~12V，而TTL门为0 ~ 3.6V。若需要将逻辑电平为的 逻辑电平，只要将负载电阻接到5V电源即可，其电路 如图3.3.30所示
Y Y1 Y2 (AB) (CD) (AB CD)
实现电路比较简单 b.电平转换
图3.5.38
与OD门一样，由于OC门
的高电平可以通过外加电源改
VCC
变，故它可作为电平转换电路。
一般TTL与非门的电平为0 ~
NH

IOH max I IH max
N min( NL , NH )
八、OD门（P94）和OC门（P131）
1. OD门: 将CMOS门电路的输出级做成漏极开路的形 式，称为漏极开路输出的门电路，简称OD（Open－ Drain Output）门
OD门
图3.3.2５ OD门的逻辑符号
VDD1
是指在保证输出高、低电平基本不变（不超过规定范 围）时，允许输入信号高、低电平的波动范围
vI 1
vo
vI
t
vo
t
输入噪声容限为
VNH VOH(min) VIH (min) VNL VIL(max) VOL(max)
图3.3.13 CMOS反相器输入噪声 容限示意图
五、门电路的动态特性 1、传输延迟时间tPHL和tPLH P87
vI
1
图3.3v.o16 CMOS反相器的输入特性
四、门电路的静态特性(续)
3. 输出特性
输出特性为从门电路输出端看输出电压 和输出电流的关系，包括输出为低电平
P85
输出特性和输出为高电平输出特性，
CMOS电路为例：
a.低电平输出特性
b.高电平输出特性
四、门电路的静态特性(续)
4. 噪声容限 P82
tpd－平均传输延迟时间，tpd＝（ tPHL＋ tPLH）/ 2
六、门电路的主要性能参数 （分散在各处）
• 1)
VOH
• 2) 输出低电平 VOL
• 3) 输入高电平 VIH
• 4) 输入低电平 VIL
• 5)
开门电平 VIH min
关门电平 VILmax IIH “拉电流”
VON
VOFF
• 6)
当Y1、 Y2有一个为低电平时，则为低电平；只有 Y1、 Y2同时为高电平，两个输出管同时截止，输出为 高电平，Y和Y1、 Y2为与的关系
输出端逻辑式为
Y Y1 Y2 (AB)(CD ) (AB CD)
故OD门的线与实现了与或 非的逻辑功能。
3. OD门的应用 ①实现与或非逻辑
线
A＆
SD
＆
D
SA B＆
＆
SE
E
SB C＆ SC
＆
SF
F
＆
SG
G
图2.3.31 OD门在数据采集的应用
八、OD门（P94）和OC门（P131） （续） 4 集电极开路与非门（OC门－ Open Collector Gate） P131
与OD门一样，为了实现线与构， TTL与非门也可以采用集电极开路的形式
RL
A
B
Y
图3.3.26 OD门工作电路
2. OD门实现“线与” 普通的CMOS逻辑门输出端不能并联使用，为什么？
A
B
F
C D
2. OD门实现“线与” OD门可以将输出端直接相接，即实现线与逻辑，其电 路如图3.3.27所示
图3.3.27 线与逻辑电路的接法
图3.3.27 线与逻辑电路的接法 其工作原理为：