第三章 门电路
第三章门电路
缺点：因为饱和管的消散时间长，门的传输时延大，可达25ns
第三章门电路
三、电阻－晶体管逻辑门（RTL）
或非门 无源上拉电阻输出：
非门
无源上拉 电阻输出
输出低电平时为低内阻，输出高电平时为高内阻 因此，这类门在输出高电平时负载能力差，能带动同类门的
数目少
第三章门电路
3-3 晶体管－晶体管逻辑门（TTL）
D
K
V
F
IF
V
RL
F
IF
RL
(2)加反向电压VR时，二极管截止，反向电流IS可忽略。
二极管相当于一个断开的开关。
D
K
V
R
IS
RL
V
R
RL
可见，二极管在电路中表现为一个受外加电压vi控制的开关。 当外加电压vi为一脉冲信号时，二极管将随着脉冲电压的 变化在“开”态与“关”态之间转换。
2、肖特基二极管 肖特基二极管是一种专门 设计的、开关时间极短的 二极管，开关时间trr仅为 100ps。 另外，肖特基二极管的正向阈值电压Vth约为0.3V，也比 硅管的低
一、二极管开关特性 1、二极管特点
正向阈值 对硅管约为0.7~0.8V 对锗管约为0.3V
第三章门电路
二极管的近似特性曲线 导通区Ⅰ： 导通内阻，约数十欧 截止区Ⅱ： 反向内阻，约数百欧 反向击穿区Ⅲ： 击穿内阻，约数欧
第三章门电路
(1)加正向电压VF时，二极管导通，管压降VD可忽略。二极
管相当于一个闭合的开关。
（2）、用达林顿对管T3-T4代 替T4-D3管，使输出高 电平时内阻进一步减小， 增加了输出拉电流
第三章门电路
L-TTL （1）省去了保护二极管
数字逻辑第3章 门电路
逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路
门电路PPT
3.2.2 二极管与门
其输入输出及真值表如表 3.2.1和3.2.2所示
其输出Y和输入A、B是与的关系，
即
Y AB
表3.2.1
表3.2.2
A BY
A BY
0V 0V 0.7V 规定3V以上为“1” 0 0 0
0V 3V 0.7V
或门
与门
即Y=A+B，对偶式为YD＝
与非门
或非门
AB。正负逻辑的使用依个人 的习惯，但同一系统中采用
或非门
与非门
一种逻辑关系，本书采用
异或门
同或门
正逻辑
同或门
异或门
3.1 概述
3. 高低电平的实现
在数字电路中，输入输出
都是二值逻辑，其高低电平用
“0”和“1”表示。其高低电平
的获得是通过开关电路来实现，
兼容型（ FET ＋BJT ）
数字集成电路的基本逻辑单元是集成逻辑门，因 此本章先介绍CMOS和TTL数字集成逻辑门的结构、 工作原理
3.2 半导体二极管门电路
3.2.1半导体二极管的开关特性 1. 稳态开关特性 将图3.1.2中的开关用二极管代替，则可得到图 3.2.1所示的半导体二极管开关电路
符号如图3.3.1所示
D
D
BG
G
S
S
(a)标准符号
(b)简化符号
图3.3.1 增强型NMOS管的符号
3.3.1 MOS管的开关特性 NMOS共源极接法电路如图3.3.2（a）所示，输出特性 如(b)所示
图3.3.2 NMOS管共源极接法电路及其输出特性
3.3.1 MOS管(绝缘栅）的开关特性
第 三 章 逻辑门电路
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS 即 Complementary Metal-Oxide-Semiconductor TTL 即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
CE(sat) CE
B
C
uI 增大使 uBE > Uth 时，三极管开始导通， iB > 0，三极管工作于放 大导通状态。
uBE < Uth E
三极管 截止状态 等效电路
EXIT
iC 临界饱和线 M T IC(sat) + uBE S Q
放大区
IB(sat)
uI=UIH
饱 和 区
O UCE(sat)
t
uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称 为三极管关断时间。 通常 toff > ton
UCE(sat) O
开关时间主要由于电 通常工作频率不高时， 荷存储效应引起，要提高 可忽略开关时间，而工作 开关速度，必须降低三极 频率高时，必须考虑开关 管饱和深度，加速基区存 速度是否合适，否则导致 储电荷的消散。 不能正常工作。 EXIT t
iB 0，iC 0，C、E 间相当 于开关断开。
三极管 截止状态 等效电路
E
Uth为门限电压 EXIT
iC u S 为放大和饱和的交界点，这时的临界饱和线I 增大使 iB 增大， 放大区 从而工作点上移， iC 增 iB 称临界饱和基极电流，用 IB(sat) 表示； M T 相应地，IC(sat) 为临界饱和集电极电流； S 大，uCEI减小。 IC(sat) B(sat) UBE(sat) 为饱和基极电压； 饱 Q UCE(sat) 为饱和集电极电压。对硅管， 和 截止区 UBE(sat) 0.7V， UCE(sat) 0.3V。在临 A 区 界饱和点三极管仍然具有放大作用。 U O N u
数电第三章门电路
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
第三章门电路
2) 工作原理 VA=0V
“0” (0V) A G
+VDD S
VGS< VGS（th) <0
导通
T2 PMOS
D
“1”
D
F (+VDD)
T1 NMOS
S
VGS< VGS（th) >0
截止
VA= VDD
“1” A
G
(+VDD)
+VDD S
VGS> VGS（th) <0
截止
T2 PMOS
D F “0”
VGS(th)P VI VDD ,T2导通
所以VI 在0 ~ VDD ,T1和T2至少一个导通 VI VO之间为低电阻
双向模拟开关
3.5 TTL门电路 3.5.1 半导体三极管的开关特性
双极型三极管的开关特性 （BJT, Bipolar Junction Transistor）
双极型三极管的基本开关电路
低电平：VIL=0
• VI=VIH D截止，VO=VOH=VCC
• VI=VIL D导通，VO=VOL=0.7V
3.2 分立元件门电路
3.2.2 二极管与门
+5V
VA
VB
VF
3V A
R 3.9K
D1
0V
F 0V
0V 0.7V 3V 0.7V
D2
0V B
3V 0V 0.7V 3V 3V 3.7V
逻辑变量
• 只用于IC内部电路
•数字集成电路：在一块半导体基片上制作出一 个完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电路 具有体积小、可靠性高、速度快、而且价格便 宜的特点。
第3章门电路
3.3 CMOS门电路
6. CMOS电路的优点
（1）微功耗。 CMOS电路静态电流很小，约为纳安数量级。
（2）抗干扰能力很强。 输入噪声容限可达到VDD/2。
（3）电源电压范围宽。 多数CMOS电路可在3～18V的电源电压范围内正常
Digital Electronics Technolo20g2y0/12/29
3.2 半导体二极管门电路
2. 二极管与门
3. 二极管或门
A Y
B
Digital Electronics Technolo20g2y0/12/29
3.3 CMOS门电路
MOS门电路：以MOS管作为开关元件构成的门电路。 MOS门电路，尤其是CMOS门电路具有制造工艺简单、 集成度高、抗干扰能力强、功耗低、价格便宜等优点，得 到了十分迅速的发展。
3.3 CMOS门电路
➢ 功耗 ❖ 静态功耗: 逻辑电路输出状态不发生变化时的功耗。
大多数CMOS电路具有很低的静态功耗，所以在很 多低功耗的场合采用CMOS集成电路。
❖ 动态功耗: 逻辑电路输出状态发生变化时的功耗， 其值比静态功耗大得多。
PCCLVD 2D f
PTCPD VD 2 D f PDPCPT
buses.
RP IOLmax
VP
ILL Z=VOLmax RL
Digital Electronics Technolo20g2y0/12/29
3.3 CMOS门电路
❖ 施密特触发器
VOUT
5.0
VT-
VT+
2.1 2.9 5.0 VIN
Voltage of hysteresis =VT+-VT-
第3章逻辑门电路
18
数字电路——分析与设计
(1)A、B有一端为低电平(UL=0.3v)
• UB1=0.7+0.3=1v, T1饱和, UCE1=0.1v。 • UB2=0.1+0.3=0.4v, T2截止, T5亦截止。 • UCC通过R2给T4供以基流IB4, T4、D3导
通(在输出端接负载时)。
• IB4很小，在R2上的压 降亦很小 (约0.2v)。
2020/3/28
北京理工大学 信息科学学院
12
数字电路——分析与设计
第3章 逻辑门电路
§3.3 基本逻辑门电路
1.二极管“与” • 输门入端A、B、C全部输入
U （ 12V） R
为3v（逻辑“1”）则输出
D1
端Y的电平为3.3v（逻辑 A
“1”）。
B
•
D2 •
Y
A
B
C
Y
• 这是一个“与”门：
C
D3
• 输入端A、B、C全部输入为 0.3v（逻辑“0”）则输出端 Y的电平为0v（逻辑“0”）。
• 这是一个“或”门：
Y = A+B+C。
第3章 逻辑门电路
D1
D2
•
A
D3
B
Y
•
Y
C
（ a）
R U（ 12V）
（b）
二极管“或”门电路
（a） 二极管或门 （b） 逻辑符号
2020/3/28
北京理工大学 信息科学学院
U （ 12V）
R
D1
•
Y
A
D2
B
Y
•
C
D3
（ b）
0 ~ 0.3v为逻辑“0”； 3v以上为逻辑“1”；
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章门电路
第三章门电路
3.1 概述
TTL电路问世几十年来，经过电路结构的不断改进和集成工艺的逐步完善，至今仍广泛应用，几乎占据着数字集成电路领域的半壁江山。
把若干个有源器件和无源器件及其连线，按照一定的功能要求，制做在同一块半导体基片上，这样的产品叫集成电路。
若它完成的功能是逻辑功能或数字功能，则称为逻辑集成电路或数字集成电路。
最简单的数字集成电路是集成逻辑门。
集成逻辑门，按照其组成的有源器件的不同可分为两大类：一类是双极性晶体管逻辑门；另一类是单极性绝缘栅场效应管逻辑门，简称MOS门。
双极性晶体管逻辑门主要有TTL门(晶体管-晶体管逻辑门)、ECL门(射极耦合逻辑门)和I2L门(集成注入逻辑门)等。
单极性MOS门主要有PMOS门(P沟道增强型MOS 管构成的逻辑门)、NMOS门(N沟道增强型MOS管构成的逻辑门)和CMOS门(利用PMOS管和NMOS管构成的互补电路构成的门电路，故又叫做互补MOS门
门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门……
门电路中以高/低电平表示逻辑状态的1/0
获得高、低电平的基本原理如图1所示。
图1
高/低电平都允许有一定的变化范围如图2所示。
正逻辑：高电平表示1，低电平表示0
负逻辑：高电平表示0，低电平表示1
图 2 3.2 半导体二极管门电路
二极管的结构如图3所示：
PN结+ 引线+ 封装构成
图3
3.2.1二极管的开关特性
如图4，高电平：V IH=V CC，低电平：V IL=0
图4
3.2.2二极管与门
最简单的与门可以用二极管和电阻组成,图5是有两个输入端的与门电路。
图中A，B为两个输入变量，Y为输出变量。
图5 二极管与门电路及图形符号
设VCC=5V，A，B输入端的高、低电平分别为VIH=3V，VIL=0V，二极管D1，D2的正向导通压降VDF=0.7V。
由图可见，A，B当中只要有一个是低电平0V，则必有一个二极管导通，使Y=0.7V。
只有A，B同时为高电平3V时，Y才为3.7V。
将输出与输入逻辑电平的关系列表，即得如表1
电路的逻辑电平表电路的真值表
如果规定3V以上为高电平,用逻辑1表示,0.7V
以下为低电平,用逻辑0表示,则可将电平表改成电路真值表。
显然，Y和A，B是与逻辑关系。
这种与门电路虽然简单，但是存在着严重的问题。
首先，输出的高，低电平的数值和输入的高，低电平数值不相等，相差一个二极管的导通压降。
如果把这个门的输出作为下一级门的输入信号，将发生信号高，低电平的偏移。
其次，当输出端对地接上负载电阻时，负载电阻的改变有时会影响输出的高电平。
因此，这种二极管与门电路仅用作集成电路内部的逻辑单元，而不用它直接去驱动负载电路。
3.2.3 二极管或门
最简单的或门电路如图6所示，它也是由二极管和电阻组成的。
A，B是两个输入变量，Y是输出变量。
若A，B输入端的高、低电平分别为VIH=3V，VIL=0V，二极管D1，D2的正向导通压降VDF=0.7V。
则只要A，B当中有一个是高电平输出就是2.3V。
只有当A，B同时为低电平时，输出才是0V。
因此，可以列出电平关系表如表1：
图6 二极管或门电路及图形符号
表 1 电路的逻辑电平表
表2 电路的真值表
如果规定2.3V为高电平,用逻辑1表示,而低于0V为低电平,用逻辑0表示,则可将电平表改写成真值表如表2. 显然Y和A,B之间是或逻辑关系。
二极管或门同样存在着输出电平偏移的问题，所以这种电路结构也只用于集成电路内部的逻辑单元。
小结：
1、半导体二极管的开关特性。
2、二极管与门。
3、二极管或门。
作业：3.1 3.2
3.3 CMOS门电路
3.3.1 CMOS反相器电路结构和工作原理
一、电路结构
电路结构如图1所示。
图1 电路结构
二、电压、电流传输特性
CMOS反相器电压、电流传输特性如图2所示
图2 电压、电流传输特性
3.3.2 CMOS 反相器的静态输入/出特性
一、输入特性
输入特性如图3所示。
图3
二、输出特性
低电平输出特性如图4所示。
图4 低电平输出特性
高电平输出特性如图5所示。
图 5 高电平输出特性
3.3.3 其他类型的CMOS门电路
一、其他逻辑功能的门电路
1. 与非门
2.或非门
图 6 与非门图7或非门
二、带缓冲极的CMOS门
电路如图8所示。
图8 带缓冲极的CMOS门
三、漏极开路的门电路（OD门）
漏极开路的门电路（OD门）电路结构如图9所示。
图9
四、CMOS传输门及双向模拟开关
1. 传输门
图10
2. 双向模拟开关
图11
五、三态输出门
图
12
3.3.4 CMOS电路的正确使用
1. 输入电路的静电保护
CMOS电路的输入端设置了保护电路，给使用者带来很大方便。
但是，这种保护还是有限的。
由于CMOS电路的输入阻抗高，极易产生感应较高的静电电压，从而击穿MOS管栅极极薄的绝缘层，造成器件的永久损坏。
为避免静电损坏，应注意以下几点：（1）所有与CMOS电路直接接触的工具、仪表等必须可靠接地。
（2）存储和运输CMOS电路，最好采用金属屏蔽层做包装材料。
2. 多余的输入端不能悬空。
输入端悬空极易产生感应较高的静电电压，造成
器件的永久损坏。
对多余的输入端，可以按功能要求接电源或接地，或者与其它输入端并联使用。
3. 输入电路需过流保护
小结：
1、MOS管的开关特性
2、CMOS门电路
3、CMOS 反相器的静态输入/出特性
4、CMOS反相器的动态特性
5、其他逻辑功能的CMOS门电路
6、其他类型的MOS集成电路
作业：3.5 3.7 3.9
3.5 TTL 门电路
3.5.1双极型三极管的结构
双极型三极管的结构如图1所示，管芯+ 三个引出电极+ 外壳
图1
发射区高参杂,基区薄低参杂,集电区低参杂
3.5.2 TTL反相器的电路结构和工作原理
一．TTL与非门的基本结构
TTL与非门的基本结构如图2所示。
图 2 TTL与非门的基本结构
当输入高电平时，U I=3.6V，VT1处于倒置工作状态，集电结正偏，发射结反偏，U B1=0.7V×3=2.1V，I B2=(5-2.1)/4=0.725mA；假定 2>10，若T2工作于放大状态，则I C2>7.25mA,所以V C2<V CC-I C2R2=-6.6V,故
T2不可能工作于放大状态和截止状态，只可能是饱和状态。
因V B4=V CES2+V BE5=1V,V T4截止。
V T5状态取决于外电路，在输出电流小于I OLmax时，输出为低电平U O=0～0.3V。
二、TTL反相器的电压传输特性
图3 TTL反相器的电压传输特性
3.5.3 TTL反相器的输入特性和输出特性
图 4 输入特性图5 输出特性
3.5.4 其他类型的TTL门电路
一. 其他逻辑功能的门电路
1.与非门
图6 与非门
2.或非门
图7 或非门
3.与或非门
图8 与
或非门
4.异或门
()Y A B '
=+()Y A B '
=()Y A B C D '
=⋅+⋅
图9 异或门
二.集电极开路输出门电路（OC门）
图10 集电极开路输出门电路结构
三. 三态输出门电路（TS门)
图11 三态输出门电路结构
3.5.6 TTL数字集成电路的各种系列
74H系列：高速系列。
其工作速度的提高是用增加功耗的代价换取的，效果不够理想。
74S系列：肖特基系列。
采用抗饱和三极管，提高了工作速度，但电路功耗加大，并且输出的低电平升高。
74LS系列：低功耗肖特基系列。
兼顾功耗和速度两个方面，得到更小的延迟－功耗积。
74AS系列：电路结构与74LS系列相似，采用低阻值，提高了工作速度，但功耗较大。
74ALS系列：其延迟－功耗积是TTL电路所有系列中最小的一种。
54、54H、54S、54LS系列：54系列与74系列电
路具有完全相同的电路结构和电气性能参数。
54系列工作温度范围更宽，电源允许的工作范围更大。
74系列：温度0～70℃，电源电压5V±5%;
54系列: 温度-55～+125℃，电源电压5V±10%。
小结：
1、TTL反相器的工作原理
2、TTL反相器的电气特性
3、TTL反相器的动态特性
4、TTL反相器的带负载能力
5、其他类型的TTL门电路
作业：3.11 3.13 3.16。