数字电路精简第3章门电路
第3章 门电路
TP
+VDD Y
VDD 0 A 0 1 Y 1 0
A
TN
表达式： Y=A’
电压传输特性和电流传输特性
截 止 区 ： TN 截 止 ， TP 导 通 ， 输入低电平， 输出高电平； 电流iD≈0。 使用时不应长 时 间 工 作 在 BC 段，以免因功 耗大而损坏。
山东大学(威海)机电与信息工程学院 邹晓玉 5
客观世界中，没有理想开关
乒乓开关、继电器、接触器等的静态特性十分
接近理想开关，但动态特性很差，无法满足数字
电路一秒钟开关几百万次乃至数千万次的需要。
半导体二极管、三极管和MOS管做为开关使用时，
其静态特性不如机械开关，但动态特性很好。
山东大学(威海)机电与信息工程学院
山东大学(威海)机电与信息工程学院 邹晓玉 8
动态特性：
二极管从截止变为导通和从导通变为截止都需 要一定的时间。通常后者所需的时间长得多。 反向恢复时间tre ：二极管从导通到截止所需的 时间。 一般为纳秒数量级（通常tre ≤5ns ）。
若输入信号频率过高，二极管会双向导通，失 去单向导电作用。因此高频应用时需考虑此参数。
(1) 截止区： uGS< UT，未形成导电沟道，id=0 (2) uGS>UT，导电沟道形成，有id产生，分两个区：
可变电阻区： UDS较小， id随UDS线性增加,且UGS越大，
斜率越大，等效电阻越小
可变电 阻区
恒流区：
恒流区
UDS较大, id不随UDS 的增加程学院
山东大学(威海)机电与信息工程学院 邹晓玉 2
获得高、低电平的基本原理
开关S断开，输出电压为VCC (高电平)； 开关S闭合，输出电压为0 (低电平)；
数字逻辑第3章 门电路
逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路
数字电子技术基础 第三章(1)11-优质课件
图3.1.2 正逻辑与负逻辑
一些概念
1、片上系统（SoC） 2、双极型TTL电路 3、CMOS
1961年美国TI公司,第一片数字集成电路 （Integrated Circuits, IC）。
VLSI(Very Large Scale Integration)
3.2 半导体二极管门电路
3.2.1 半导体二极管 的开关特性
图3.2.1 二极管开关电路
可近似用PN结方程和下图所 示的伏安特性曲线来描述。
i Is ev/VT 1
其中：i为流过二极管的电流。 v为加到二极管两端的电压。
nkT VT q
图3.2.2 二极管的伏安特性
图3.2.3 二极管伏安特性的几种近似方法
三、电源的动态尖峰电流
图3.5.23 TTL反相器电源电流的计算 （a）vO＝VOL 的情况 （b） vO＝VOH的情况
图3.5.24 TTL反相器的电源动态尖峰电流
图3.5.25 TTL反相器电源尖峰电流的计算
图3.5.26 电源尖峰电流的近似波形
例3.5.4 计算f=5MHz下电源电流的平均值
图3.3.xx CMOS三态门电路结构之二 （a）用或非门控制 （b）用与非门控制
图3.3.xx CMOS三态门电路结构之三 可连接成总线结构。还能实现数据的双向传输。
3.3.6 CMOS电路的正确使用
一、输入电路的静电防护
1、在存储和运输CMOS器件时最好采用金属屏蔽层 作包装材料，避免产生静电。
tPHL：输出由高电平跳变为低电 平的传输延迟时间。
tPLH：输出由低电平跳变为高电 平的传输延迟时间。
tPD: 经常用平均传输延迟时间tPD
来表示tPHL和tPLH（通常相等）
数字模拟电路---第三章 逻辑门电路(1)
路。
简称门电路。
5V一、TTL 与非门图3-1 典型TTL 与非门电路3.2 TTL 集成门电路•数字集成电路中应用最广的为TTL 电路（Transister-Transister-Logic 的缩写）•由若干晶体三极管、二极管和电阻组成，TTL 集成电路有54/74系列 ①输出高电平UOH 和输出低电平UOL 。
•输出高电平U OH：至少有一个输入端接低电平时的输出电平。
•输出低电平U OL：输入全为高电平时的输出电平。
• 电压传输特性的截止区的输出电压UOH=3.6V，饱和区的输出电压UOL=0.3V。
一般产品规定U OH≥2.4V、U OL＜0.4V时即为合格。
二、TTL与非门的特性参数③开门电平U ON 和关门电平U OFF 。
开门电平U ON 是保证输出电平达到额定低电平(0.3V )时，所允许输入高电平的最低值，表示使与非门开通的最小输入电平。
通常U ON =1.4V ，一般产品规定U ON ≤1.8V 。
关门电平U OFF 是保证输出电平为额定高电平(2.7V 左右)时，允许输入低电平的最大值，表示与非门关断所允许的最大输入电平。
通常U OFF ≈1V ，一般产品要求U OFF ≥0.8V 。
5). 扇入系数Ni和扇出系数N O 是指与非门的输入端数目。
扇入系数Ni是指与非门输出端连接同类门的个数。
反扇出系数NO映了与非门的带负载能力。
6）输入短路电流I IS 。
当与非门的一个输入端接地而其余输入端悬空时，流过接地输入端的电流称为输入短路电流。
7）8）平均功耗P 指在空载条件下工作时所消耗的电功率。
三、TTL门电路的改进 74LS系列 性能比较好的门电路应该是工作速度既快，功耗又小的门电路。
因此，通常用功耗和传输延迟时间的乘积(简称功耗—延迟积或pd积)来评价门电路性能的优劣。
74LS系列又称低功耗肖特基系列。
74LS系列是功耗延迟积较小的系列(一般t pd＜5 ns，功耗仅有2 mW) 并得到广泛应用。
数字电路-逻辑门电路
驱动门
负载门
&
&
4. IIL低电平输入电流 输入短路电流：
1 &
IIL mA
< 0.4mA
5.高电平输入电流：IIH
1 mA IIH
&
< 20μA
6.开门电平和关门电平：
与非门一输入端Vi ，其余各输入端“1”
VON: Vi由小变大，VO ↘ 到VOL时对应的Vi。 1.3V左右
VOFF:Vi由大变小，VO ↗ 到VOH时对应的Vi。 1.0V左右
第三章 逻辑门电路
前面：基本逻辑运算（逻辑门）做为黑匣子，只关心 输入、输出间的逻辑关系
本章：打开黑匣子，了解内部结构、工作原理，掌握外特性。
两大类结构逻辑门电路：TTL、CMOS
3.2 TTL逻辑门电路
3.2.1 BJT的开关特性 1、BJT的静态开关特性
iB ≈ 0 , iC ≈ 0
截止状态
-2V 0.3V
3.6V
T1
T2
0.7V
Re2 全导通，2.1V
VCC
Rc4
截止
T4
D 0.2V vO =0.2V
T3
负载
实现了：
输入高，
输出低
饱和
0.9V Rb1
vI
T1
0.2V
Rc2 T2
导通需2.1V
Re2
截止 实现了：输入低，输出高
VCC
0.7V Rc4
T4
导通
D vO ≈5V-1.4V
T3 负载 =3.6V
T2A或T2B将饱和， T3饱和，T4截止， 输出为低电平。
逻辑表达式
L A B
补充： TTL与非门的参数 （3.1.2逻辑电路的一般特性）
数电第三章门电路
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
第三章-CMOS门电路
3.3.1 MOS管的开关特性 第一页 上一页 下一页
最后 一页
结束 放映
BJT是一种电流控制元件(iB~ iC)，工作时，多数 载流子和少数载流子都参与运行，所以被称为双极型 器件。
MOS管是一种电压控制器件(uGS~ iD) ，工作时， 只有一种载流子参与导电，因此它是单极型器件。
MOS管因其制造工艺简单，功耗小，温度特性好， 输入电阻极高等优点，得到了广泛应用。
3.3.3 其它类型的CMOS门电路
第一页 上一页 下一页
最后 一页
结束 放映
1. 其他逻辑功能的CMOS门电路（P91~93）
在CMOS门电路的系列产品中，除了反相器外常用的还 有与门、或门、与非门、或非门、与或非门、异或门等 。 2. 漏极开路的门电路（OD门）
如同TTL电路中的OC门那样，CMOS门的输出电路结 构也可做成漏极开路（OD）的形式。其使用方法与TTL的 OC门类似。
强。
原因：TTL的输出电阻小。5mA内 变化很小IOH
实际只有0.4mA
21
3.3.4 CMOS反相器的动态特性（门电第路一页状上态一页切下一换页 时最一后页
结束 放映
所呈现的特性）
tPLH：输出由低电平变为高电平的传输延迟时间 tPHL：输出由高电平变为低电平的传输延迟时间
22
CMOS反相器传输延迟的原因：
24
第一页 上一页 下一页
最后 一页
结束 放映
漏极开路的门电路（OD门）（Open-Drain）
VDD1
内部逻辑 A B
VDD2 使用时必须外接上拉电阻
D vO
G
TN•
S
RL
Y=(AB)'
课后习题答案_第3章_门电路
数字电子技术基础第三章习题答案3-1 如图3-63a~d所示4个TTL门电路，A、B端输入的波形如图e所示，试分别画出F1、F2、F3和F4的波形图。
略3-2 电路如图3-64a所示，输入A、B的电压波形如图3-64b所示，试画出各个门电路输出端的电压波形。
略3-3 在图3-7所示的正逻辑与门和图3-8所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明F和A、B之间是什么逻辑关系。
答：（1）图3-7负逻辑真值表F与A、B之间相当于正逻辑的“或”操作。
（2）图3-8负逻辑真值表F与A、B之间相当于正逻辑的“与”操作。
3-4 试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，各输入端应如何连接？答：三种门经过处理以后均可以实现反相器功能。
(1)与非门: 将多余输入端接至高电平或与另一端并联；(2)或非门：将多余输入端接至低电平或与另一端并联；(3) 异或门：将另一个输入端接高电平。
3-5 为了实现图3-65所示的各TTL 门电路输出端所示的逻辑关系，请合理地将多余的输入端进行处理。
答：a ）多余输入端可以悬空，但建议接高电平或与另两个输入端的一端相连；b)多余输入端接低电平或与另两个输入端的一端相连；c) 未用与门的两个输入端至少一端接低电平，另一端可以悬空、接高电平或接低电平；d ）未用或门的两个输入端悬空或都接高电平。
3-6 如要实现图3-66所示各TTL 门电路输出端所示的逻辑关系，请分析电路输入端的连接是否正确？若不正确，请予以改正。
答：a ）不正确。
输入电阻过小，相当于接低电平，因此将Ω50提高到至少2K Ω。
b) 不正确。
第三脚V CC 应该接低电平。
c ）不正确。
万用表一般内阻大于2K Ω，从而使输出结果0。
因此多余输入端应接低电平，万用表只能测量A 或B 的输入电压。
3-7 （修改原题，图中横向电阻改为6k Ω，纵向电阻改为3.5 k Ω,β=30改为β=80） 为了提高TTL 与非门的带负载能力，可在其输出端接一个NPN 晶体管，组成如图3-67所示的开关电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0 V D1通 3 V D2止0 . 7 V A 0 1 0 1 0 1 0 1 0
3 V D1止 0 V D2通0 . 7 V B 0 1 1 0 0 1 1 0 0
3 V D1通 3 V D2通3 . 7 V F 0 1 0 0 0 1 0 03 0
3.2.3二极管或门
作业3.2
电平分析
3.2 二极管开关特性 正逻辑 负逻辑
2、带缓冲的CMOS门电路 全0出1
A
B
Y
AB
A B A B RO 1Ron
图3.3.29 与非门 有1出0 或非Y AB
9
有0出1
2、带缓冲的CMOS门电路
与非Y A B
Y
A B
A B AB 全1出0 RO 1Ron
图3.3.30 或非门
10
3.7(C)
INH A B
C D
作业3.7（a）3.3.5其它类型的CMOS门电路
VCC
全有
AB
01 出出
10
YC
有0出1 全1出0
CD
AB CD
ABCDINH
YCAB CD INH A 0I B NC H 1 D INH 0
11
3.3.5其它类型的CMOS门电路
二、漏极开路门电路(OD门)
1、电平转换芯片：
适于TTL驱动CMOS =5V
=18V
“1”=3.4V “0”=0.3V
N区
特点：①静态微功耗！②输
入端不允许半高！否则功耗
剧增(如图3.3.13)!
3.4.1 CMOS反相器
PMOS管VGS= –VDD N 区多子(电子) 按箭头方
向运动形成反型P导电
沟道DS导通RON 1K
NMOS管VGS=“0” P区 电子和空穴均匀分布
不能形成导电沟道 DS
关断ROFF 1000M ；
低电平（L） 1 0
反之，用高电平（H）代表“0”、低电
平（L）代表“1”，即所谓的负逻辑系统 （要特指：写表达式有时比较方便）。
3.2 二极管开关特性
负 逻 辑
正 逻 辑
3.2.1二极管开关特性（导通时间短，截止时间长2）
3.2.2二极管与门
5V
表3.2.2 3.2 二极管开关特性
电平分析 正逻辑 负逻辑
AB Y AB Y A B Y
图3.2.4
正逻辑分析 L L L 0 0 0 1 1 1
A
B
LH H 01 1 10 0
Y HL H 10 1 01 0
负逻辑分析 H H H 1 1 1 0 0 0
表3.2.3：有高出高全低出低 正逻辑分析： YAB
D1止 D1止 D1通
D1通
D2止 D2通
D2止 D2通
R
uI
几十K I D
>Uth
t
D漏
Ui
G
栅
NM OS
S源
Uo <Uth uO
0V
t
图3.3.4
+VDD
MOS 管开关特性图
可变电阻区：UGS>Uth, UDS 特点：有延迟，MOS管
0V ， D、S间相当于开关 的高、低电平幅度大、省
闭合(RON1K )
电等优点。
5
3.3.2 CMOS反相器工作原理
1
3.1 概述
第三章 门电路
Байду номын сангаас
门电路是用以实现逻辑关系的电子电路，与所讲
过的基本逻辑关系相对应，门电路主要有：与门、或
门、在与数非字门电、路或中非，门一、般异用或门等。高电平（H）0 1
高电平（H）代表“1”、低 电平（L）代表“0”，即所
只要能明显 判断高低电 平即可
谓的正逻辑系统（默认：容
易理解）如图3.1.2。
3.3 CMOS门电路
一、电路结构
二、工作原理
PMOS、NMOS互补结构
为CMOS +VDD P区
G
SPMNO区S
（1）当Vi=“1” 时
NMOS管VGS=“1” P区 少子(电子) 按箭头方向运 动形成反型N导电沟道
DS导通RON 1K ；
vi 1
D vo
G N沟道
DNMOS
全0出1
有0出1
A B
AB
有1出0
全1出0
Ronmax2Ron (全1出0) Ronmin0.5Ron(全0出1)
Ronmax2Ron (全0出1)
Ronmin0.5Ron(全1出0)
优点：简单
缺R 点 om n /aR ： x om n in 4
影响负载能力N值 8
3.3.5其它类型的CMOS门电路
vOVDDROR FO F FRFON"1"
实现逻辑“非”功 能
FA
VDD=5~15V典型10V
“1”=VDD； “0”=0V7
3.3.3输入(出)特性3.3.4动态特性 自学 3.3 CMOS门电路
3.3.5 其它类型的CMOS门电路
一、CMOS与非门和或非门 1、基本型(图3.3.27、28)
/2
AB 图3.3.31
“1”=18V “0”=0V
12
3.3.5其它类型的CMOS门电路
三、CMOS传输门(TG)和双向模拟开关 作业3.7（d）
图2.6.23
低电平有效
图2.6.25VDD
R
P沟道
X =1 Y=？ B
负逻辑分析： Y AB
正逻辑的“或”等于负逻辑 的“
与或”门的工作波形（口诀）
A0101 0101 0
B011 0011 00
特点:简单,高低电平不统一F 0 1 1 1 0 1 1 14 0
33..33.1CMMOSO+管VDSD 的门开电关路特性夹压于开)断，关区I断：D=开0U，G(RS<DOF、UF第thS三1(间0开章9相启门当)电电。路
S P区
VGS(th) 3V
N区
PMOS管VGS=“0” N区 电子和空穴均匀分布不 能形成导电沟道 DS关
断ROFF 1000M；
vOVDDROF RO FN RON"60"
（2）当Vi=“0” 时 P沟道
VGS(th) 3V
S
PMOS G D
P区 N区
0
NMOS
D G S
P区
第三章 门电路
数字电路
是数字电路的物质基础；本章研究其内外特性。
3.1 概述
3.2 半导体二极管门电路
3.3 CMOS门电路
3.5 TTL门电路
*3.8 TTL电路与CMOS电路的接口
结构：DTL、TTL、ECL（发射极耦合）、 CMOS、
IIL（集成注入）。
区别：功耗、集成度、开关速度。
：与非门、OC门、三态门、传输门等。
AB Y AB Y A B Y
正逻辑分析 L L L 0 0 0 1 1 1
LH L 01 0 10 1
1
HL L 10 0 01 1
负逻辑分析 H H H 1 1 1 0 0 0
图3.2.5 表3.2.1有低出低全高出高
正逻辑分析：YAB
负逻辑分析：YAB
uA
uB
UY
正逻辑的“与”等于负逻辑 的
0 V D1通 0 V D2通0 . 7 V 与“门或”的工作波形（口诀）