EDA技术实用教程课后答案----潘松版
EDA技术实用教程课后答案———潘松版 黄继业(第三版)
第一章1-1EDA技术与ASIC设计和FPGA开发有什么关系?P3~4答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现；FPGA和CPLD是实现这一途径的主流器件。
FPGA和CPLD通常也被称为可编程专用IC，或可编程ASIC。
FPGA和CPLD的应用是EDA技术有机融合软硬件电子设计技术、SoC（片上系统）和ASIC设计，以及对自动设计与自动实现最典型的诠释。
1-2与软件描述语言相比，VHDL有什么特点?P6答：编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只能被动地为其特定的硬件电路结构所利用。
综合器将VHDL 程序转化的目标是底层的电路结构网表文件，这种满足VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。
综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。
l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么?P5什么是综合?答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型?答：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。
(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。
(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。
综合在电子设计自动化中的地位是什么?答：是核心地位（见图1-3）。
EDA潘松课后答案
第一章1-1 EDA 技术与 ASIC 设计和 FPGA 开发有什么关系?答：利用 EDA 技术进行电子系统设计的最后目标是完成专用集成电路 ASIC 的设计和实现；FPGA 和 CPLD 是实现这一途径的主流器件。
FPGA 和 CPLD 通常也被称为可编程专用 IC，或可编程 ASIC。
FPGA 和 CPLD 的应用是 EDA 技术有机融合软硬件电子设计技术、SoC（片上系统）和 ASIC 设计，以及对自动设计与自动实现最典型的诠释。
1-2 与软件描述语言相比，VHDL 有什么特点? P6答：编译器将软件程序翻译成基于某种特定 CPU 的机器代码，这种代码仅限于这种CPU 而不能移植，并且机器代码不代表硬件结构，更不能改变 CPU 的硬件结构，只能被动地为其特定的硬件电路结构所利用。
综合器将 VHDL程序转化的目标是底层的电路结构网表文件，这种满足 VHDL 设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。
综合器在将 VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。
l-3 什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么? 什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型? 答：(1)从自然语言转换到 VHDL 语言算法表示，即自然语言综合。
(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。
(3)从 RTL 级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC 设计)，或转换到 FPGA 的配置网表文件，可称为版图综合或结构综合。
2023年大学_EDA技术与VHDL第二版(潘松著)课后习题答案下载
2023年EDA技术与VHDL第二版（潘松著）课后习题答案下载EDA技术与VHDL第二版（潘松著）课后答案下载第1章 EDA技术概述1.1 EDA技术及其发展1.1.1 EDA技术的发展1.1.2 EDA技术的涵义1.1.3 EDA技术的基本特征1.2 EDA技术的主要内容及主要的EDA厂商1.2.1 EDA技术的主要内容1.2.2 主要EDA厂商概述1.3 EDA技术实现目标1.3.1 超大规模可编程逻辑器件1.3.2 半定制或全定制ASIC1.3.3 混合ASIC1.4 EDA技术应用1.4.1 EDA技术应用形式1.4.2 EDA技术应用场合1.5 EDA技术的发展趋势1.5.1 可编程器件的发展趋势1.5.2 软件开发工具的发展趋势1.5.3 输入方式的发展趋势__小结思考题和习题第2章大规模可编程逻辑器件2.1 可编程逻辑器件概述2.1.1 PLD的'发展进程2.1.2 PLD的种类及分类方法2.2 简单可编程逻辑器件2.2.1 PLD电路的表示方法及有关符号 2.2.2 PROM基本结构2.2.3 PLA基本结构2.2.4 PAL基本结构2.2.5 GAL基本结构2.3 复杂可编程逻辑器件2.3.1 CPLD基本结构2.3.2 Altera公司器件2.4 现场可编程逻辑器件2.4.1 FPGA整体结构2.4.2 Xilinx公司FPGA器件2.5 在系统可编程逻辑器件2.5.1 ispLSl/pLSl的结构2.5.2 Lattice公司ispLSI系列器件 2.6 FPGA和CPLD的开发应用2.6.1 CPLD和FPGA的编程与配置2.6.2 FPGA和CPLD的性能比较2.6.3 FPGA和CPLD的应用选择__小结思考题和习题第3章 EDA设计流程与开发3.1 EDA设计流程3.1.1 设计输入3.1.2 综合3.1.3 适配3.1.4 时序仿真与功能仿真3.1.5 编程下载3.1.6 硬件测试3.2 ASIC及其设计流程3.2.1 ASIC设计方法3.2.2 一般的ASIC设计流程3.3 可编程逻辑器件的开发环境 3.4 硬件描述语言3.5 IP核__小结思考题和习题第4章硬件描述语言VHDL4.1 VHDL概述4.1.1 VHDL的发展历程4.1.2 VHDL的特点4.2 VHDL程序基本结构4.2.1 实体4.2.2 结构体4.2.3 库4.2.4 程序包4.2.5 配置4.3 VHDL基本要素4.3.1 文字规则4.3.2 数据对象4.3.3 数据类型4.3.4 运算操作符4.3.5 VHDL结构体描述方式 4.4 VHDL顺序语句4.4.1 赋值语句4.4.2 IF语句4.4.3 等待和断言语句4.4.4 cASE语句4.4.5 LOOP语句4.4.6 RETIARN语句4.4.7 过程调用语句4.4.8 REPORT语句4.5 VHDL并行语句4.5.1 进程语句4.5.2 块语句4.5.3 并行信号代人语句4.5.4 并行过程调用语句4.5.5 并行断言语句4.5.6 参数传递语句4.5.7 元件例化语句__小结思考题和习题第5章 QuartusⅡ软件及其应用5.1 基本设计流程5.1.1 建立工作库文件夹和编辑设计文件 5.1.2 创建工程5.1.3 编译前设计5.1.4 全程编译5.1.5 时序仿真5.1.6 应用RTL电路图观察器5.2 引脚设置和下载5.2.1 引脚锁定5.2.2 配置文件下载5.2.3 AS模式编程配置器件5.2.4 JTAG间接模式编程配置器件5.2.5 USBBlaster编程配置器件使用方法 __小结思考题和习题第6章 VHDL应用实例6.1 组合逻辑电路设计6.1.1 基本门电路设计6.1.2 译码器设计6.1.3 数据选择器设计6.1.4 三态门设计6.1.5 编码器设计6.1.6 数值比较器设计6.2 时序逻辑电路设计6.2.1 时钟信号和复位信号6.2.2 触发器设计6.2.3 寄存器和移位寄存器设计6.2.4 计数器设计6.2.5 存储器设计6.3 综合实例——数字秒表的设计__小结思考题和习题第7章状态机设计7.1 一般有限状态机7.1.1 数据类型定义语句7.1.2 为什么要使用状态机 7.1.3 一般有限状态机的设计 7.2 Moore型有限状态机设计 7.2.1 多进程有限状态机7.2.2 单进程有限状态机7.3 Mealy型有限状态机7.4 状态编码7.4.1 状态位直接输出型编码 7.4.2 顺序编码7.4.3 一位热码编码7.5 状态机处理__小结思考题和习题第8章 EDlA实验开发系统8.1 GW48型实验开发系统原理与应用8.1.1 系统性能及使用注意事项8.1.2 GW48系统主板结构与使用方法8.2 实验电路结构图8.2.1 实验电路信号资源符号图说明8.2.2 各实验电路结构图特点与适用范围简述8.3 GW48CK/GK/EK/PK2系统信号名与芯片引脚对照表 __小结思考题和习题第9章 EnA技术实验实验一：全加器的设计实验二：4位加减法器的设计实验三：基本D触发器的设计实验四：同步清零计数器的设计实验五：基本移位寄存器的设计串人/串出移位寄存器实验六：同步预置数串行输出移位寄存器的设计实验七：半整数分频器的设计实验八：音乐发生器的设计实验九：交通灯控制器的设计实验十：数字时钟的设计EDA技术与VHDL第二版（潘松著）：内容简介《EDA技术与VHDL》主要内容有Altera公司可编程器件及器件的选用、QuartusⅡ开发工具的使用;VHDL硬件描述语言及丰富的数字电路和电子数字系统EDA设计实例。
EDA技术实用教程习题答案——潘松_黄继业
第一章1-1 EDA技术与ASIC设计和FPGA开发有什么关系?答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现；FPGA和CPLD是实现这一途径的主流器件。
FPGA和CPLD通常也被称为可编程专用IC，或可编程ASIC。
FPGA和CPLD的应用是EDA 技术有机融合软硬件电子设计技术、SoC（片上系统）和ASIC设计，以及对自动设计与自动实现最典型的诠释。
1-2与软件描述语言相比，VHDL有什么特点?答：编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只能被动地为其特定的硬件电路结构所利用。
综合器将VHDL 程序转化的目标是底层的电路结构网表文件，这种满足VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。
综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。
l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么?什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型?答：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。
(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。
(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。
综合在电子设计自动化中的地位是什么?答：是核心地位（见图1-3）。
EDA技术实用教程第三版(潘松著)课后答案下载
EDA技术实用教程第三版（潘松著）课后答案下载
《EDA技术实用教程(第三版)》是xx年01月科学出版社出版的图书，作者是潘松、黄继业。
下面是由分享的EDA技术实用教程第三版（潘松著）课后答案下载，希望对你有用。
???点击此处下载???EDA技术实用教程第三版（潘松著）课后答案
全书包括四部分内容。
第一部分对EDA的基本知识、常用EDA 工具的使用方法和目标器件的结构原理做了介绍:第二部分以向导的形式和实例为主的方法介绍了三种不同的设计输入方法;第三部分对VHDL的设计优化做了介绍:第四部分详述了基于EDA技术的典型设计项目。
各章都安排了习题和针对性较强的实验与设计。
书中列举的大部分VHDL设计实例和实验示例实现的EDA工具平台是QuartusII6.0,硬件平台是CycloneIIFPGA,并在EDA实验系统上通过了硬件测试。
第1章概述
第2章EDA设计流程及其工具
第3章FPGA/CPLD结构与应用
第4章VHDL设计初步
第5章QuartusII应用向导
第6章VHDL设计进阶
第7章宏功能模块与IP应用
第8章状态设计
第9章VHDL结构与要素
第10章VHDL基本语句
第11章优化和时序分析
第12章系统仿真
第13章电子系统设计实践
附录EDA实验系统简介
主要参考文献
2.0实用教程C#版崔良海课后答案人民邮电出版社
2.计算机网络教程第三版吴功宜吴英著课后答案电子工业出版社
3.Java语言程序设计第三版谭浩强主编课后答案清华大学出版社
4.数据库系统教程(第三版)施伯乐丁宝康汪卫课后答案下载。
EDA技术实用教程习题答案潘松_黄继业
章二第
。证保的靠可了供提发开统系为�性试测可与植移可的好良�议协口接的范规有具核 PI�答 ?么什是义意的中展发和用应的术技 ADE 在 PI 5-1 。程过的精求步逐节环计设各中程流计设个整在是就�法方计设的下向顶自�中用应术技 ADE 在�答 ? 么什是义意要重的法方计设的下向顶自�中术技 ADE 在 4-1 。息信关相的现实路电成化转序程 LDHV 将�息信件条束约和库艺工据根�息信件条束约多诸的合综 化优得获及以�息信库艺工的关相征特件硬路电计设现实终最与得获须必�前合综其对备准并序程 LDHV 受接在器 合综�境环作工的杂复更有具器合综。 �3-1 图见�位地心核是�答 ? 么什是位地的中化动自计设子电在合综 。合综构结或合综图版为称可�件文表 网置配的 AGPF 到换转或�)计设 CISA(示表图版到换转示表门辑逻从)4(。合综辑逻即�示表的)器发触括包(门辑 逻到换转示表级 LTR 从)3(。合综为行即�合综的域构结到域为行从即�)LTR�leveL tropsnarTretsigeR(级输传 器存寄到换转示表法算从)2(。合综言语然自即�示表法算言语 LDHV 到换转言语然自从)1(�答 ?型类些哪有 。程过的配装合组块模的现实体具于便的次 层低为换转统系子电的达表次层能功和为行用将�为示表以可念概的合综中域领计设子电在�答 ?合综是么什 ?么什是位地的中化动自计设子电在合综?型类些哪有?合综是么什 3-l 。计设的构结路电成完式方的优最择选�件条束约 类各的置设先预及以库艺工、库计设据根是而� ”译翻“的式应对一一的械机是不它�性造创和性动能的显明有具 �中程过表网构结路电的体具成化转能功路电的达表)言语述描件硬(LDHV 将在器合综。性立独对相有具�境环件 硬定特何任于赖依不�构结路电的述描能功序程计设 LDHV 足满种这�件文表网构结路电的层底是标目的化转序程 LDHV 将器合综。用利所构结路电件硬的定特其为地动被能只�构结件硬的 UPC 变改能不更�构结件硬表代不码代 器机且并�植移能不而 UPC 种这于限仅码代种这�码代器机的 UPC 定特种某于基成译翻序程件软将器译编�答 ?点特么什有 LDHV�比相言语述描件软与 2-1 。释诠的型典最现实动自与计设动自对及以�计设 CISA 和�统系上片�CoS、术技计设子电件硬软合融机有术技 ADE 是用应的 DLPC 和 AGPF。CISA 程编可或�CI 用专程编可为称被也常通 DLPC 和 AGPF。件器流主的径途一这现 实是 DLPC 和 AGPF�现实和计设的 CISA 路电成集用专成完是标目后最的计设统系子电行进术技 ADE 用利�答 ?系关么什有发开 AGPF 和计设 CISA 与术技 ADE 1-1
EDA潘松课后全部答案
第一章1-1 EDA技术与ASIC设计和FPGA开发有什么关系? P3~4答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现；FPGA和CPLD是实现这一途径的主流器件。
FPGA和CPLD通常也被称为可编程专用IC，或可编程ASIC。
FPGA和CPLD的应用是EDA技术有机融合软硬件电子设计技术、SoC（片上系统）和ASIC设计，以及对自动设计与自动实现最典型的诠释。
1-2与软件描述语言相比，VHDL有什么特点? P6答：编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只能被动地为其特定的硬件电路结构所利用。
综合器将VHDL 程序转化的目标是底层的电路结构网表文件，这种满足VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。
综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。
l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么? P5什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型?答：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。
(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。
(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。
综合在电子设计自动化中的地位是什么?答：是核心地位（见图1-3）。
EDA潘松课后答案
第一章1- 1 EDA 技术与ASIC 设计和FPGA 开发有什么关系?答：利用EDA 技术进行电子系统设计的最后目标是完成专用集成电路ASIC 的设计和实现；FPGA 和CPLD 是实现这一途径的主流器件。
FPGA 和CPLD 通常也被称为可编程专用IC ，或可编程ASIC。
FPGA 和CPLD 的应用是EDA 技术有机融合软硬件电子设计技术、SoC (片上系统)和ASIC设计，以及对自动设计与自动实现最典型的诠释。
1- 2 与软件描述语言相比，VHDL 有什么特点? P6答：编译器将软件程序翻译成基于某种特定CPU 的机器代码，这种代码仅限于这种CPU 而不能移植，并且机器代码不代表硬件结构，更不能改变CPU 的硬件结构，只能被动地为其特定的硬件电路结构所利用。
综合器将VHDL程序转化的目标是底层的电路结构网表文件，这种满足VHDL 设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。
综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。
l- 3 什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么? 什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型? 答：(1)从自然语言转换到VHDL 语言算法表示，即自然语言综合。
(2) 从算法表示转换到寄存器传输级(RegisterTransport Level ，RTL)，即从行为域到结构域的综合，即行为综合。
(3) 从RTL 级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC 设计)，或转换到FPGA 的配置网表文件，可称为版图综合或结构综合。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
--—-—————--—--——-—-——-- Page 1—--—---——---—-—-—-—---—第一章1—1EDA技术与ASIC设计和FPGA开发有什么关系? P3～4答:利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现；FPGA和CPLD是实现这一途径的主流器件.FPGA和CPLD通常也被称为可编程专用IC，或可编程ASIC。
FPGA 和CPLD的应用是EDA技术有机融合软硬件电子设计技术、SoC（片上系统）和ASIC设计，以及对自动设计与自动实现最典型的诠释。
1-2与软件描述语言相比，VHDL有什么特点？P6答：编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU 而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构,只能被动地为其特定的硬件电路结构所利用.综合器将VHDL程序转化的目标是底层的电路结构网表文件，这种满足VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。
综合器在将VHDL（硬件描述语言）表达的电路功能转化成具体的电路结构网表过程中,具有明显的能动性和创造性，它不是机械的一一对应式的“翻译"，而是根据设计库、工艺库以及预先设置的各类约束条件,选择最优的方式完成电路结构的设计。
l-3什么是综合？有哪些类型？综合在电子设计自动化中的地位是什么? P5什么是综合？答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型? 答：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合.（2)从算法表示转换到寄存器传输级（RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合.(3）从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。
(4）从逻辑门表示转换到版图表示(ASIC设计),或转换到FPGA的配置网表文件,可称为版图综合或结构综合。
综合在电子设计自动化中的地位是什么？答:是核心地位（见图1—3)。
综合器具有更复杂的工作环境，综合器在接受VHDL程序并准备对其综合前，必须获得与最终实现设计电路硬件特征相关的工艺库信息，以及获得优化综合的诸多约束条件信息;根据工艺库和约束条件信息,将VHDL程序转化成电路实现的相关信息。
1—4在EDA技术中，自顶向下的设计方法的重要意义是什么? P7~10答：在EDA技术应用中,自顶向下的设计方法，就是在整个设计流程中各设计环节逐步求精的过程。
1—5IP在EDA技术的应用和发展中的意义是什么？P11～12答：IP核具有规范的接口协议，良好的可移植与可测试性，为系统开发提供了可靠的保证.第二章2-1 叙述EDA的FPGA/CPLD设计流程。
P13～16答：1。
设计输入（原理图/HDL文本编辑）；2。
综合；3.适配；4。
时序仿真与功能仿真；5。
编程下载；6.硬件测试.2—2IP是什么?IP与EDA技术的关系是什么？P24~26IP是什么？答：IP是知识产权核或知识产权模块，用于ASIC或FPGA/CPLD中的预先设计好的电路功能模块.IP与EDA技术的关系是什么? 答:IP在EDA技术开发中具有十分重要的地位；与EDA 技术的关系分有软IP、固IP、硬IP：软IP是用VHDL等硬件描述语言描述的功能块，并不涉及用什么具体电路元件实现这些功能；软IP通常是以硬件描述语言HDL源文件的形式出现。
固IP是完成了综合的功能块,具有较大的设计深度，以网表文件的形式提交客户使用。
硬IP提供设计的最终阶段产品：掩模。
2-3 叙述ASIC的设计方法。
P18~19答：ASIC设计方法，按版图结构及制造方法分有半定制（Semi-custom）和全定制(Full —custom）两种实现方法。
全定制方法是一种基于晶体管级的,手工设计版图的制造方法。
半定制法是一种约束性设计方式,约束的目的是简化设计,缩短设计周期，降低设计成本,提高设计正确率。
半定制法按逻辑实现的方式不同,可再分为门阵列法、标准单元法和可编程逻辑器件法。
2—4FPGA/CPLD在ASIC设计中有什么用途? P16，18答：FPGA/CPLD在ASIC设计中，属于可编程ASIC的逻辑器件;使设计效率大为提高，上市的时间大为缩短。
2—5 简述在基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具,及其在整个流程中的作用。
P19~23答：基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具有：设计输入编辑器（作用：接受不同的设计输—-——-----—--—--——---———Page 2——---—---——-—-—-—-—--——入表达方式，如原理图输入方式、状态图输入方式、波形输入方式以及HDL的文本输入方式。
)；HDL综合器(作用：HDL综合器根据工艺库和约束条件信息，将设计输入编辑器提供的信息转化为目标器件硬件结构细节的信息，并在数字电路设计技术、化简优化算法以及计算机软件等复杂结体进行优化处理）；仿真器（作用：行为模型的表达、电子系统的建模、逻辑电路的验证及门级系统的测试）;适配器(作用:完成目标系统在器件上的布局和布线）；下载器（作用：把设计结果信息下载到对应的实际器件，实现硬件设计）。
第三章3-1OLMC(输出逻辑宏单元)有何功能?说明GAL是怎样实现可编程组合电路与时序电路的。
P34～36OLMC有何功能？答：OLMC单元设有多种组态，可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等.说明GAL是怎样实现可编程组合电路与时序电路的? 答:GAL(通用阵列逻辑器件）是通过对其中的OLMC（输出逻辑宏单元）的编程和三种模式配置（寄存器模式、复合模式、简单模式），实现组合电路与时序电路设计的.3-2 什么是基于乘积项的可编程逻辑结构？P33~34，40答：GAL、CPLD之类都是基于乘积项的可编程结构;即包含有可编程与阵列和固定的或阵列的PAL（可编程阵列逻辑）器件构成。
3-3 什么是基于查找表的可编程逻辑结构? P40～41答:FPGA（现场可编程门阵列)是基于查找表的可编程逻辑结构.3—4FPGA系列器件中的LAB有何作用? P43~45答：FPGA（Cyclone/CycloneII）系列器件主要由逻辑阵列块LAB、嵌入式存储器块（EAB）、I/O单元、嵌入式硬件乘法器和PLL等模块构成；其中LAB（逻辑阵列块）由一系列相邻的LE（逻辑单元)构成的；FPGA可编程资源主要来自逻辑阵列块LAB。
3-5 与传统的测试技术相比,边界扫描技术有何优点？P47～50答：使用BST（边界扫描测试）规范测试，不必使用物理探针,可在器件正常工作时在系统捕获测量的功能数据。
克服传统的外探针测试法和“针床"夹具测试法来无法对IC内部节点无法测试的难题。
3—6 解释编程与配置这两个概念。
P58答：编程：基于电可擦除存储单元的EEPROM或Flash技术。
CPLD一股使用此技术进行编程。
CPLD被编程后改变了电可擦除存储单元中的信息，掉电后可保存。
电可擦除编程工艺的优点是编程后信息不会因掉电而丢失，但编程次数有限，编程的速度不快。
配置：基于SRAM查找表的编程单元.编程信息是保存在SRAM中的，SRAM在掉电后编程信息立即丢失,在下次上电后，还需要重新载入编程信息。
大部分FPGA采用该种编程工艺.该类器件的编程一般称为配置。
对于SRAM型FPGA来说，配置次数无限，且速度快;在加电时可随时更改逻辑;下载信息的保密性也不如电可擦除的编程.3-7 请参阅相关资料，并回答问题：按本章给出的归类方式，将基于乘积项的可编程逻辑结构的PLD器件归类为CPLD；将基于查找表的可编程逻辑结构的PLD器什归类为FPGA，那么，APEX系列属于什么类型PLD器件?MAXII系列又属于什么类型的PLD器件？为什么？P54~56答：APEX(AdvancedLogicElementMatrix)系列属于FPGA类型PLD器件；编程信息存于SRAM中。
MAXII系列属于CPLD类型的PLD器件;编程信息存于EEPROM中。
第四章4—1：画出与下例实体描述对应的原理图符号元件：ENTITYbuf3sIS —-实体1：三态缓冲器PORT（input：INSTD_LOGIC; -—输入端enable：INSTD_LOGIC；--使能端output:OUTSTD_LOGIC）；-—输出端ENDbuf3x;—-———-————-——-————---——Page 3-———----—-——-——-——-—-—-ENTITYmux21IS -—实体2：2选1多路选择器PORT(in0，in1,sel:INSTD_LOGIC；output:OUTSTD_LOGIC);4—1.答案4-2。
图3—30所示的是4选1多路选择器，试分别用IF_THEN语句和CASE语句的表达方式写出此电路的VHDL程序.选择控制的信号s1和s0的数据类型为STD_LOGIC_VECTOR；当s1=’0',s0='0'；s1='0’，s0=’1'；s1='1’，s0='0’和s1='1’，s0=’1’分别执行y〈=a、y〈=b、y<=c、y<=d。
4-2。
答案LIBRARYIEEE;USEIEEE。
STD_LOGIC_1164。
ALL;ENTITYMUX41ISPORT(s:INSTD_LOGIC_VECTOR(1DOWNTO0)；—-输入选择信号a，b，c，d:INSTD_LOGIC；--输入信号y：OUTSTD_LOGIC)；--输出端ENDENTITY；ARCHITECTUREARTOFMUX41ISBEGINPROCESS（s)BEGINIF（S="00”）THENy〈=a；ELSIF(S=”01”)THENy〈=b;ELSIF(S=”10”）THENy〈=c;ELSIF(S=”11”）THENy<=d；ELSEy<=NULL；ENDIF;EDNPROCESS；ENDART;LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALL；ENTITYMUX41ISPORT(s：INSTD_LOGIC_VECTOR(1DOWNTO0);--输入选择信号a，b，c，d：INSTD_LOGIC；-—输入信号y：OUTSTD_LOGIC);--输出端ENDMUX41;ARCHITECTUREARTOFMUX41ISBEGINPROCESS(s）BEGINCASEsIS-----——-—---——-——-——-——Page 4---———-——-—--—-—————-——WHEN“00”=〉y〈=a;WHEN“01”=>y<=b；WHEN“10"=〉y<=c;WHEN“11"=>y〈=d;WHENOTHERS=〉NULL；ENDCASE;ENDPROCESS；ENDART；4—3.图3—31所示的是双2选1多路选择器构成的电路MUXK，对于其中MUX21A，当s='0'和’1’时，分别有y<='a’和y〈='b'.试在一个结构体中用两个进程来表达此电路，每个进程中用CASE语句描述一个2选1多路选择器MUX21A。