集成电路IC测试简介课件.ppt
合集下载
集成电路验证PPT课件
29
为什么定义覆盖率标准？
26
结果正确性检查 • 使用规则进行验证
– 断言（assertion）检测技术 – 自检测（Self-check）技术
• 直接利用已有仿真结果进行验证
– 记分板（Scoreboard）技术 – 自检测（Self-check）技术
• 使用参考设计模型进行验证
- 直接结果比较
与模块级模拟验证相比，系统级验证正确性检查往往需要采用上述所 有的方法，由于系统结构和时序的复杂性，测试激励对应的响应的采 样往往具有多样性，增加了正确性检查的难度
基础：
•
现代集成电路设计面临的挑战
•
集成电路验证的概念和基本原理
•
集成电路验证的分类
原理：
•
仿真器的分类
•
仿真器的组成
•
仿真器的原理
语言：
• 设计语言（VHDL、Verilog、System C）
• 验证语言（Open Vera、e、System Verilog）
3
现代集成电路设计面临的挑战
规模 市场压力 低功耗设计 …
• 调试HDL和环境 前期准备基本完成，对验证工程师来说，该阶段代表进入 收获阶段，可以真正发现并找到设计错误了。
• 回归测试 发现设计错误后，设计人员会修改原有的设计，为了检测 设计是否已经修改正确以及是否有引进了新的错误，必须 沿原有的验证轨迹重新执行验证过程，称为回归测试。
• 芯片制造 符合流片准则，设计人员会将完成的设计送芯片制造厂制 造。流片准则包括一系列的条件检查，确定逻辑设计、物 理设计、验证的完成情况，验证是其中最重要的部分。
逸误分析
对于硬件芯片阶段发现的错误，还要进行潜在错误分析， 能过躲过前期验证的错误，存在极大的隐蔽性，必须分析 其成因，重复性和危害性，避免再次发生类似问题。最好 能够在仿真验证环境中重复上述错误，确定修补或改正的 正确性。
为什么定义覆盖率标准？
26
结果正确性检查 • 使用规则进行验证
– 断言（assertion）检测技术 – 自检测（Self-check）技术
• 直接利用已有仿真结果进行验证
– 记分板（Scoreboard）技术 – 自检测（Self-check）技术
• 使用参考设计模型进行验证
- 直接结果比较
与模块级模拟验证相比，系统级验证正确性检查往往需要采用上述所 有的方法，由于系统结构和时序的复杂性，测试激励对应的响应的采 样往往具有多样性，增加了正确性检查的难度
基础：
•
现代集成电路设计面临的挑战
•
集成电路验证的概念和基本原理
•
集成电路验证的分类
原理：
•
仿真器的分类
•
仿真器的组成
•
仿真器的原理
语言：
• 设计语言（VHDL、Verilog、System C）
• 验证语言（Open Vera、e、System Verilog）
3
现代集成电路设计面临的挑战
规模 市场压力 低功耗设计 …
• 调试HDL和环境 前期准备基本完成，对验证工程师来说，该阶段代表进入 收获阶段，可以真正发现并找到设计错误了。
• 回归测试 发现设计错误后，设计人员会修改原有的设计，为了检测 设计是否已经修改正确以及是否有引进了新的错误，必须 沿原有的验证轨迹重新执行验证过程，称为回归测试。
• 芯片制造 符合流片准则，设计人员会将完成的设计送芯片制造厂制 造。流片准则包括一系列的条件检查，确定逻辑设计、物 理设计、验证的完成情况，验证是其中最重要的部分。
逸误分析
对于硬件芯片阶段发现的错误，还要进行潜在错误分析， 能过躲过前期验证的错误，存在极大的隐蔽性，必须分析 其成因，重复性和危害性，避免再次发生类似问题。最好 能够在仿真验证环境中重复上述错误，确定修补或改正的 正确性。
IC测试简介
IC测试简介1.什么是IC？IC即集成电路（integrated circuit）是一种微型电子器件或部件。
采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。
2.什么是IC 测试？IC测试就是用相关的电子仪器（如万用表、示波器、直流电源，ATE等）将IC所具备的电路功能、电气性能参数测试出来。
测试的项目一般有：直流参数（电压、电流）、交流参数（频率）、功能测试等。
3.为什么要进行IC测试？IC测试是为了检测IC在设计和制造过程中，由于设计不完善、制造工艺偏差、晶圆质量环境污染等因素，造成IC功能失效、性能降低等缺陷。
通过分析测试数据，找出失效原因，并改进设计及工艺，以提高良率及产品质量，是IC产业中至关重要的.4. IC测试分类及区别？IC测试分为晶圆测试（或叫CP：Chip Probing）和成品测试（或叫FT：Final Test）.CP与FT的区别CP在整个制程中算是半成品测试，目的有2个，1个是监控前道工艺良率，是对整片Water的每个DIE来测试可以直接的知道Wafer的良率.另1个是降低后道成本（避免封装过多的坏芯片，其能够测试的项比FT要少些。
最简单的一个例子，碰到大电流测试CP肯定是不测的（探针容许的电流有限），这项只能在封装后的FT测。
FT是对package进行测试检查封装厂制造的工艺水平。
一般来说，如果测试时间很长，cp和ft又都能测，像trimming项，加在PROBE能显著降低时间成本.但是有些PAD会封装到IC内部，FT无法测到，只能通过cp测试，例如功率管的gate端漏电流测试。
CP与FT的测试项目很多是完全一样的；不同的是卡的SPEC不同而已；因为封装都会导致参数飘移，所以cp SPEC 收的要比FT更紧以确保最终成品的良率.5.如何进行IC 测试？在wafer加工完成后，送至中测车间用探针卡（probecard）、探针台（probe）、测试机（ATE:Automatic Test Equipment ）对wafer中的每颗裸芯片进行电气参数的测试，并按照一定的规范进行筛选，分出好坏裸片的过程。
集成电路可测性原理与设计PPT课件
– 累加器输入端Z的累加信号并不是严格按照穷尽法 来提供测试码的。
– 测试只保留了低15位数据, 因此并不排除更高位有 错误数据无法被发现的可能。虽然这种可能性比较 小。
2020/12/18
9
2.产品测试
• 产品测试与样品测试不同, 目的在于如何让 机器用统一固定的算法来解决大量电路的 快速测试问题和为“故障定位”提供可能。
2020/12/18
19
“或非”门测试因子的计算
Y = X1X2 CC1(Y) = CC0(X1) + CC0(X2) + 1 CC0(Y) = min[ CC1(X1), CC1(X2) ] + 1 CO(X1) = CC0(X2) + CO(Y) + 1 CO(X2) = CC0(X1) + CO(Y) + 1 SC0(Y) = min[ SC1(X1), SC1(X2) ] SC1(Y) = SC0(X1) + SC0(X2) SO(X1) = SC0(X2) + SO(Y) SO(X2) = SC0(X1) + SO(Y)
1. 样品测试
– 人工进行 – 测试时间充裕 – 测试方法自由
2. 产品测试
– 机器测试 – 测试时间折进产品成本（有时比制造成本还高） – 测试代码编写
2020/12/18
4
1.样品的测试
• 大规模IC, 其输入/输出管脚众多。
• 理论上, 只有“穷尽”了输入信号的所有组 合, 并验证了输出信号相应无误后, 才能断 定此电路是合格产品。
2020/12/18
ቤተ መጻሕፍቲ ባይዱ
25
复杂电路的可测性设计（DFT）
• 对于组合电路
– 测试只保留了低15位数据, 因此并不排除更高位有 错误数据无法被发现的可能。虽然这种可能性比较 小。
2020/12/18
9
2.产品测试
• 产品测试与样品测试不同, 目的在于如何让 机器用统一固定的算法来解决大量电路的 快速测试问题和为“故障定位”提供可能。
2020/12/18
19
“或非”门测试因子的计算
Y = X1X2 CC1(Y) = CC0(X1) + CC0(X2) + 1 CC0(Y) = min[ CC1(X1), CC1(X2) ] + 1 CO(X1) = CC0(X2) + CO(Y) + 1 CO(X2) = CC0(X1) + CO(Y) + 1 SC0(Y) = min[ SC1(X1), SC1(X2) ] SC1(Y) = SC0(X1) + SC0(X2) SO(X1) = SC0(X2) + SO(Y) SO(X2) = SC0(X1) + SO(Y)
1. 样品测试
– 人工进行 – 测试时间充裕 – 测试方法自由
2. 产品测试
– 机器测试 – 测试时间折进产品成本（有时比制造成本还高） – 测试代码编写
2020/12/18
4
1.样品的测试
• 大规模IC, 其输入/输出管脚众多。
• 理论上, 只有“穷尽”了输入信号的所有组 合, 并验证了输出信号相应无误后, 才能断 定此电路是合格产品。
2020/12/18
ቤተ መጻሕፍቲ ባይዱ
25
复杂电路的可测性设计（DFT）
• 对于组合电路
集成电路测试
求。
03
测试可扩展性
随着集成电路规模的不断扩大，测试可扩展性成为技术发展的关键。高
性能集成电路测试技术应具备高效扩展的能力，以适应大规模集成电路
的测试需求。
人工智能在集成电路测试中的应用
自动化测试
人工智能技术能够实现自动化测 试，提高测试效率，降低人工干
预和错误率。
故障诊断与预测
人工智能算法可以对测试结果进行 分析，快速准确地定位故障，并对 潜在故障进行预测，提高测试的可 靠性。
安全性测试
检测集成电路在紧急情况下的性能表现，如突然断电、过载等。
05
CATALOGUE
集成电路测试发展趋势
高性能集成电路测试技术
01
测试速度
随着集成电路复杂度的提高，测试速度成为关键性能指标。高性能集成
电路测试技术能够快速准确地完成测试，缩短产品上市时间。
02
测试精度
高精度的测试技术能够确保集成电路的性能和可靠性，满足各种应用需
片的准确连接和可靠的测试结果。
04
CATALOGUE
集成电路测试应用
消费电子产品的测试
总结词功能测试Fra bibliotek消费电子产品种类繁多，包括手机、电视 、电脑等，这些产品的集成电路测试主要 关注功能、性能和可靠性等方面。
确保集成电路在产品中能够正常工作，满 足设计要求。
性能测试
可靠性测试
检测集成电路在不同工作条件下的性能表 现，如温度、电压等。
检测集成电路在电磁干扰下 的性能表现。
故障注入测试
模拟电路故障情况，检测集 成电路的故障诊断和容错能 力。
航空电子产品的测试
总结词
航空电子产品对安全性和可靠性要求极高，因此测试重点在于确保集 成电路在高空、高速等极端环境下的性能表现。
集成电路测试介绍
• 在一个Die封装之后，需要经过生产流程中 的再次测试。这次测试称为成品测试 “Final test”（即我们常说的FT测试）或 “Package test”。在电路的特性要求界限方 面，FT测试通常执行比CP测试更为严格的 标准。 芯片也许会在多组温度条件下进行 多次测试以确保那些对温度敏感的特征参 数。商业用途（民品）芯片通常会经过0℃、 25℃和75℃条件下的测试，而军事用途 （军品）芯片则需要经过 -55℃、25℃和 125℃。
2 / 30
集成电路的种类(2/5)
• 过去，在模拟和数字电路设计之间，有着显著的不同。数字电路控制电子 信号，表现为逻辑电平“0”和“1”，它们被分别定义成一种特殊的电压分 量，所有有效的数字电路数据都用它们来表示，每一个“0”或“1”表示数 据的一个比特（bit）位，任何数值都可以由按照一定顺序排列的“0”“1”比 特位组成的二进制数据来表示，数值越大，需要的比特位越多。每8个比特 一组构成一个Byte，数字电路中的数据经常以Byte为单位进行处理。 • 不同于数字信号的“0”“1”界限分明（离散），模拟电路时连续的，在任何 两个信号电平之间有着无穷的数值。模拟电路可以使用电压或电流来表示 数值，我们常见的也是最常用的模拟电路实例就是运算放大器，简称运放。 • 为帮助理解模拟和数字电路数值的基本差别，我们可以拿时钟来比方。 “模拟”时钟上的指针连续地移动，因此所有的任一时间值可以被观察者 直接读出，但是所得数值的准确度或者说精度取决于观察着认知的程度。 而在“数字”时钟上，只有最小增量以上的值才能被显示，而比最小增量 小的值则无法显示。如果有更高的精度需求，则需要增加数据位，每个新 增的数据位表示最小的时间增量。 • 有的电路里既有数字部分也有模拟部分，如AD转换器（ADC）将模拟信号 转换成数字信号，DA转换器（DAC）则相反，我们称之为“混合信号电路” （Mixed Signal Devices）。另一种描述这种混合电路的方法则基于数字部 分和模拟部分占到电路的多少：数字部分占大部分而模拟部分所占比例较 少归于数字电路，反之则归于模拟电路。
2 / 30
集成电路的种类(2/5)
• 过去，在模拟和数字电路设计之间，有着显著的不同。数字电路控制电子 信号，表现为逻辑电平“0”和“1”，它们被分别定义成一种特殊的电压分 量，所有有效的数字电路数据都用它们来表示，每一个“0”或“1”表示数 据的一个比特（bit）位，任何数值都可以由按照一定顺序排列的“0”“1”比 特位组成的二进制数据来表示，数值越大，需要的比特位越多。每8个比特 一组构成一个Byte，数字电路中的数据经常以Byte为单位进行处理。 • 不同于数字信号的“0”“1”界限分明（离散），模拟电路时连续的，在任何 两个信号电平之间有着无穷的数值。模拟电路可以使用电压或电流来表示 数值，我们常见的也是最常用的模拟电路实例就是运算放大器，简称运放。 • 为帮助理解模拟和数字电路数值的基本差别，我们可以拿时钟来比方。 “模拟”时钟上的指针连续地移动，因此所有的任一时间值可以被观察者 直接读出，但是所得数值的准确度或者说精度取决于观察着认知的程度。 而在“数字”时钟上，只有最小增量以上的值才能被显示，而比最小增量 小的值则无法显示。如果有更高的精度需求，则需要增加数据位，每个新 增的数据位表示最小的时间增量。 • 有的电路里既有数字部分也有模拟部分，如AD转换器（ADC）将模拟信号 转换成数字信号，DA转换器（DAC）则相反，我们称之为“混合信号电路” （Mixed Signal Devices）。另一种描述这种混合电路的方法则基于数字部 分和模拟部分占到电路的多少：数字部分占大部分而模拟部分所占比例较 少归于数字电路，反之则归于模拟电路。
第02讲——测试过程和设备 超大规模集成电路测试技术课件(共45张PPT)
Uses of ATE test data / 目的(mùdì): Reject bad DUTS or quality sort Fabrication process information Design weakness information Devices that did not fail are good only if tests covered
Need to understand parametric testing/理解参数测试
Used to take setup, hold time measurements
Use to compute VIL , VIH , VOL , VOH , tr , tf , td ,
IOL, IOH , IIL, IIH
Tuned to specific systems application
方法：Often done for a random sample of devices
Sample size depends on device quality and system reliability requirements
目的： Avoids putting defective device in a
system where cost of diagnosis exceeds incoming
inspection cost
2021/10/13
14
第十四页，共45页。
3. Test Specifications & Plan 测试(cèshì)标准和方案
阶段：量产前 目的：确保设计正确，满足所有标准
任务：进行功能测试和参数测试，甚至内部节 点的测试：
集成电路测试1-PPT精品文档
输 出 响
输入、输出信 号
号
应 测试仪器
测试方法和理 论
失效判别方式
1.4 VLSI发展趋势对测试的影响
提升芯片的时钟频率
1. 即时测试 2. ATE的成本 3. EMI
1.4 VLSI发展趋势对测试的影响
晶体管密度的 增长
1.测试复杂性 2.特征尺寸与功耗 3.电流测试
影响
1.1 测试哲学
什么是VLSI测试？
在实验中运行被测系统并分 析其响应结果，以判断此系统是否 正确运转测试。的三个组成部分：
1. 运行被测系统 2. 分析其响应 3. 做出正确判断
1.1 测试哲学
验证、测试和诊断 验证（verification）：验证系统级 或寄存器传输级功能是否正确 测试（testing）：测试裸片（die） 或芯片（chip）功能是否满足设计要 求 诊断 (diagnose)：诊断裸片或芯片失 效的原因
数字集成电路 测试
与可测试设计
思考题
测试的对象是什么？ 测试的目的是什么？ 测试的内容是什么？ 测试的方法是什么？ 测试的工具是什么？ 测试的平台是什么？ 测试的未来是什么？
第一章 引与模拟VLSI测试 1.4 VLSI发展趋势对测试的
未通过测试 的产品 F
1.2 测试的作用
作用：检验产品是否存在问题。 好的测试过程可以将所有不合格的产品
挡在到达用户手中之前。 测试失败的可能原因：
1. 测试本身存在错误； 2. 加工过程存在问题； 3. 设计不正确； 4. 产品规范有问题。
1.3 数字与模拟VLSI测试
输 入 信
DUT
1.1 测试哲学
测试的风险
《集成电路》PPT课件
单击鼠标请看演示
从位线输出的每组二进制代码称为一个字。一个 字中含有的存储单元数称为字长，即字长 = 位数。
2. 存储容量及其表2示. 存储容量及其表示
一般用“字数 字长(即位数)”表示 指存储器中存储单元的数量
例如，一个 32 8 的 ROM，表示它有 32 个字， 字长为 8 位，存储容量是 32 8 = 256。
计成功的电路可方便地下载到 PLD，因而研制周期短、 成本低、效率高，使产品能在极短时间内推出。
特
● 用 PLD 实现的电路容易被修改。这种修改通过对 P
LD 重新编程实现，可以不影响其外围电路。因此，其产
点 品的维护、更新都很方便。 PLD 使硬件也能象软件一样
实现升级，因而被认为是硬件革命。
● 较复杂的数字系统能用1片或数片 PLD 实现，因而， 应用 PLD 生产的产品轻小可靠。此外，PLD 还具有硬件 加密功能。
3. 存储单元结构 (1) 固定 ROM 的存3.储单存元储结单构元结构
Wi
Dj 二极管 ROM
Wi VCC
Dj TTL - ROM
+VDD Wi
1 Dj MOS - ROM
接半导体管后成为储 1 单元；若 不接半导体管，则为储 0 单元。
(2) PROM 的存储单元结构
Wi 熔丝
Dj 二极管 ROM
…
码
An-1
器
存储矩阵
R/W 读/ 写控制电路
CS
…
I/O0 I/O1 … I/Om-1
2n m RAM 的结构图
RAM 与 ROM 的比较
相 ★ 都含有地址译码器和存储矩阵 同 处 ★ 寻址原理相同
★ ROM 的存储矩阵是或阵列，是组合逻辑电路。
从位线输出的每组二进制代码称为一个字。一个 字中含有的存储单元数称为字长，即字长 = 位数。
2. 存储容量及其表2示. 存储容量及其表示
一般用“字数 字长(即位数)”表示 指存储器中存储单元的数量
例如，一个 32 8 的 ROM，表示它有 32 个字， 字长为 8 位，存储容量是 32 8 = 256。
计成功的电路可方便地下载到 PLD，因而研制周期短、 成本低、效率高，使产品能在极短时间内推出。
特
● 用 PLD 实现的电路容易被修改。这种修改通过对 P
LD 重新编程实现，可以不影响其外围电路。因此，其产
点 品的维护、更新都很方便。 PLD 使硬件也能象软件一样
实现升级，因而被认为是硬件革命。
● 较复杂的数字系统能用1片或数片 PLD 实现，因而， 应用 PLD 生产的产品轻小可靠。此外，PLD 还具有硬件 加密功能。
3. 存储单元结构 (1) 固定 ROM 的存3.储单存元储结单构元结构
Wi
Dj 二极管 ROM
Wi VCC
Dj TTL - ROM
+VDD Wi
1 Dj MOS - ROM
接半导体管后成为储 1 单元；若 不接半导体管，则为储 0 单元。
(2) PROM 的存储单元结构
Wi 熔丝
Dj 二极管 ROM
…
码
An-1
器
存储矩阵
R/W 读/ 写控制电路
CS
…
I/O0 I/O1 … I/Om-1
2n m RAM 的结构图
RAM 与 ROM 的比较
相 ★ 都含有地址译码器和存储矩阵 同 处 ★ 寻址原理相同
★ ROM 的存储矩阵是或阵列，是组合逻辑电路。