计算机组成原理期末试题及答案
《计算机组成原理》期末复习试题及答案.docx
《计算机组成原理》作业一、填空1.电子数字计算机从1946年诞生至今，按其工艺和器件特点，大致经历了四代变化。
第一代从—年开始；第二代从—年开始；第三代从年开始，采用—；第四代从年开始，采用—«2.移码常用来表示浮点数—部分，移码和补码除符号位—外，其他各位—。
3.三态逻辑电路其输出信号的三个状态是：、、o4.动态半导体存储器的刷新有—、—和—三种方式，之所以刷新是因为—。
5.I/O设备的编址方式通常有和两种。
在没有设置专门I/O指令的系统中，主机启动外围设备的方法可以是—o6.D/A转换是将信号转换为信号。
7.8086CPU芯片的结构特点是将部件与部件分开，目的是减少总线的空闲时间，提高指令执行速度。
8.中断屏敝技术的作用可概括为两点：、o9.为了减轻总线负载，总线上的部件大都应具有—。
10.主机与外围设备之间数据交换的方式有：—、—、—、—o11 .指令通常由和—两部分组成。
12.显示器的刷新存储器（或称显示缓冲器）的容量是由—和—决定的。
13.波特率表示, 1波特等于—。
14.设备控制器的主要职能是：—、—、—、—-15.软件通常分为—和—两大类。
16.八进制数37. 40转换成二进制数为 o17.集中式总线控制部件分为如下三种方式：—、—、—。
18.一般来说，外围设备由那三个基本部分组成：—、—、—o19.计算机硬件由—、—、存储器、输入设备和输出设备五大部件组成。
20.DMA数据传送过程可以分为—、数据块传送和—三个阶段。
21.1986年世界十大科技成果中，其中一项是美国制成了由—多台处理器组成的大型计算机，其最高速度每秒可执行。
22.定点字长16位补码运算的计算机，用8进制写出最大正数的补码是—，最小负数补码是—o23.与存储有关的物理过程本身有时是不稳定的，因此所存放的信息在一段时间之后可能丢失，有三种破坏信息的重要存储特性，他们是—、—和—。
24.半导体静态RAM靠—存储信息，半导体动态RAM则是靠存储信息。
(完整word版)计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案一、选择题1、完整的计算机系统应包括______。
DA. 运算器、存储器和控制器B. 外部设备和主机C。
主机和实用程序 D. 配套的硬件设备和软件系统2、计算机系统中的存储器系统是指______。
DA。
RAM存储器B。
ROM存储器C。
主存储器D。
主存储器和外存储器3、冯·诺依曼机工作方式的基本特点是______。
BA。
多指令流单数据流B。
按地址访问并顺序执行指令C. 堆栈操作D. 存储器按内部选择地址4、下列说法中不正确的是______。
DA。
任何可以由软件实现的操作也可以由硬件来实现B。
固件就功能而言类似于软件，而从形态来说又类似于硬件C。
在计算机系统的层次结构中，微程序级属于硬件级，其他四级都是软件级D。
面向高级语言的机器是完全可以实现的5、在下列数中最小的数为______。
CA。
（101001）2 B. （52）8 C. (101001）BCD D. （233)166、在下列数中最大的数为______。
BA。
(10010101）2 B. (227）8 C. （143)5 D. （96)167、在机器中,______的零的表示形式是唯一的。
BA. 原码B. 补码C. 反码D。
原码和反码9、针对8位二进制数,下列说法中正确的是______。
BA.–127的补码为10000000B.–127的反码等于0的移码BC. +1的移码等于–127的反码D。
0的补码等于–1的反码9、一个8位二进制整数采用补码表示，且由3个“1”和5个“0”组成，则最小值为______.BA. –127 B。
–32 C. –125 D。
–310、计算机系统中采用补码运算的目的是为了______.CA. 与手工运算方式保持一致B. 提高运算速度C. 简化计算机的设计D. 提高运算的精度11、若某数x的真值为–0。
1010，在计算机中该数表示为1.0110，则该数所用的编码方法是______码。
【强烈推荐】计算机组成原理期末考试试卷及答案
一．计算机组成原理期末考试试卷及答案二．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．假设下列字符码中最后一位为校验码，如果数据没有错误，则采用偶校验的字符码的是____。
A. B. C. D。
2．在定点二进制运算器中，减法运算一般通过______ 来实现。
3． A.补码运算的二进制加法器 B. 补码运算的二进制减法器4．C. 补码运算的十进制加法器 D. 原码运算的二进制减法器5．下列关于虚拟存储器的说法，正确的是_B___。
A.提高了主存储器的存取速度B.扩大了主存储器的存储空间，并能进行自动管理和调度C. 提高了外存储器的存取速度D. 程序执行时，利用硬件完成地址映射6．下列说法正确的是__B__。
A. 存储周期就是存储器读出或写入的时间B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取C. 双端口存储器在左右端口地址码不同时会发生读/写冲突D. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方式7．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用__C__寻址方式。
A. 堆栈B. 立即C.隐含D. 间接8．指令系统中采用不同寻址方式的目的主要是___D___ 。
9．A．实现存储程序和程序控制 B．提供扩展操作码的可能并降低指令译码难度10．C．可以直接访问外存 D。
缩短指令长度，扩大寻址空间，提高编程灵活性11．下列说法中，不符合RISC指令系统特点的是__B__。
A.指令长度固定，指令种类少B.寻址方式种类尽量少，指令功能尽可能强C. 增加寄存器的数目，以尽量减少访存的次数D. 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令 12． 指令周期是指___C___。
13． A ．CPU 从主存取出一条指令的时间 B ．CPU 执行一条指令的时间 14． C ．CPU 从主存取出一条指令加上执行这条指令的时间 D ．时钟周期时间 15．假设微操作控制信号用n C 表示，指令操作码译码输出用m I 表示，节拍电位信号用k M 表示，节拍脉冲信号用i T 表示，状态反馈信息用i B 表示，则硬布线控制器的控制信号n C 可描述为__D__。
计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案一、选择题1、完整的计算机系统应包括______;DA. 运算器、存储器和控制器B. 外部设备和主机C. 主机和实用程序D. 配套的硬件设备和软件系统2、计算机系统中的存储器系统是指______;DA. RAM存储器B. ROM存储器C. 主存储器D. 主存储器和外存储器3、冯·诺依曼机工作方式的基本特点是______;BA. 多指令流单数据流B. 按地址访问并顺序执行指令C. 堆栈操作D. 存储器按内部选择地址4、下列说法中不正确的是______;DA. 任何可以由软件实现的操作也可以由硬件来实现B. 固件就功能而言类似于软件,而从形态来说又类似于硬件C. 在计算机系统的层次结构中,微程序级属于硬件级,其他四级都是软件级D. 面向高级语言的机器是完全可以实现的5、在下列数中最小的数为______;CA. 1010012B. 528C. 101001BCDD. 233166、在下列数中最大的数为______;BA.2B. 2278C. 1435D. 96167、在机器中,______的零的表示形式是唯一的;BA. 原码B. 补码C. 反码D. 原码和反码9、针对8位二进制数,下列说法中正确的是______;BA.–127的补码为B.–127的反码等于0的移码BC. +1的移码等于–127的反码D. 0的补码等于–1的反码9、一个8位二进制整数采用补码表示,且由3个“1”和5个“0”组成,则最小值为______;BA. –127B. –32C. –125D. –310、计算机系统中采用补码运算的目的是为了______;CA. 与手工运算方式保持一致B. 提高运算速度C. 简化计算机的设计D. 提高运算的精度11、若某数x的真值为–,在计算机中该数表示为,则该数所用的编码方法是______码;BA. 原B. 补C. 反D. 移12、长度相同但格式不同的2种浮点数,假定前者阶段长、尾数短,后者阶段短、尾数长,其他规定均相同,则它们可表示的数的范围和精度为______;BA. 两者可表示的数的范围和精度相同B. 前者可表示的数的范围大但精度低C. 后者可表示的数的范围大且精度高D. 前者可表示的数的范围大且精度高13、某机字长32位,采用定点小数表示,符号位为1位,尾数为31位,则可表示的最大正小数为______,最小负小数为______;DA. +231–1B. –1–2-32C. +1–2-31≈+1D. –1–2-31≈–114、运算器虽有许多部件组成,但核心部分是______;BA. 数据总线B. 算数逻辑运算单元C. 多路开关D. 通用寄存器15、在定点二进制运算器中,减法运算一般通过______来实现;DA. 原码运算的二进制减法器B. 补码运算的二进制减法器C. 补码运算的十进制加法器D. 补码运算的二进制加法器16、在定点运算器中,无论采用双符号位还是单符号位,必须有______,它一般用______来实现;CA. 译码电路,与非门B. 编码电路,或非门C. 溢出判断电路,异或门D. 移位电路,与或非门17、下列说法中正确的是______;DA. 采用变形补码进行加减运算可以避免溢出B. 只有定点数运算才有可能溢出,浮点数运算不会产生溢出C. 只有带符号数的运算才有可能产生溢出D. 将两个正数相加有可能产生溢出18、在定点数运算中产生溢出的原因是______;CA. 运算过程中最高位产生了进位或借位B. 参加运算的操作数超过了机器的表示范围C. 运算的结果的操作数超过了机器的表示范围D. 寄存器的位数太少,不得不舍弃最低有效位19、下溢指的是______;AA. 运算结果的绝对值小于机器所能表示的最小绝对值B. 运算的结果小于机器所能表示的最小负数C. 运算的结果小于机器所能表示的最小正数D. 运算结果的最低有效位产生的错误20、存储单元是指________;BA. 存放一个二进制信息位的存储元B. 存放一个机器字的所有存储元集合C. 存放一个字节的所有存储元集合D. 存放两个字节的所有存储元集合21、和外存储器相比,内存储器的特点是________;CA. 容量大、速度快、成本低B. 容量大、速度慢、成本高C. 容量小、速度快、成本高D. 容量小、速度快、成本低22、某计算机字长16位,存储器容量64KB,若按字编址,那么它的寻址范围是________;BA. 64KB. 32KC. 64KBD. 32KB23、某DRAM芯片,其存储容量为512K×8位,该芯片的地址线和数据线数目为_______;CA. 8,512B. 512,8C. 18,8D. 19,824、某计算机字长32位,其存储容量为4MB,若按字编址,它的寻址范围是________;DA. 1MB. 4MBC. 4MD. 1MB25、主存储器和CPU之间增加Cache的目的是________;AA. 解决CPU和主存之间的速度匹配问题B. 扩大主存储器的容量C. 扩大CPU中通用寄存器的数量D. 既扩大主存容量又扩大CPU通用寄存器数量26、EPROM是指________;DA. 只读存储器B. 随机存储器C. 可编程只读存储器D. 可擦写可编程只读存储器27、寄存器间接寻址方式中,操作数处在__________;BA. 通用寄存器B. 内存单元C. 程序计数器D. 堆栈28、扩展操作码是__________;DA. 操作码字段外辅助操作字段的代码B. 操作码字段中用来进行指令分类的代码C. 指令格式中的操作码D. 一种指令优化技术,不同地址数指令可以具有不同的操作码长度29、指令系统中采用不同寻址方式的目的主要是__________;BA. 实现存储程序和程序控制B. 缩短指令长度、扩大寻址空间、提高编程灵活性C. 可以直接访问外存D. 提供扩展操作码的可能并降低指令译码难度30、单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个数常采用__________;CA. 堆栈寻址模式B. 立即寻址方式C. 隐含寻址方式D. 间接寻址方式31、对某个寄存器中操作数的寻址方式称为__________寻址;CA. 直接B. 间接C. 寄存器D. 寄存器间接32、寄存器间接寻址方式中,操作数处在__________;BA. 通用寄存器B. 主存单元C. 程序计数器D. 堆栈33、变址寻址方式中,操作数的有效地址等于__________;CA. 基值寄存器内容加上形式地址位移量B. 堆栈指示器内容加上形式地址C. 变址寄存器内容加上形式地址D. 程序计数器内容加上形式地址34、程序控制类指令的功能是__________;DA. 进行算术运算和逻辑运算B. 进行主存与CPU之间的数据传送C. 进行CPU和I/O设备之间的数据传送D. 改变程序执行的顺序35、同步控制方式是__________;CA. 只适用于CPU控制的方式B. 只适用于外设控制的方式C. 由统一时序信号控制的方式D. 所有指令执行时间都相同的方式36、异步控制方式常用于__________作为其主要控制方式;AA. 在单总线结构计算机中访问主存与外设时B. 微型机的CPU控制中C. 组合逻辑控制的CPU中D. 微程序控制器中37、在一个微周期中__________;DA. 只能执行一个微操作B. 能执行多个微操作,但它们一定是并行操作的C. 能顺序执行多个微操作D. 只能执行相斥性的操作38、指令周期是指__________;CA. CPU从主存取出一条指令的时间B. CPU执行一条指令的时间C. CPU从主存取出一条指令加上执行这条指令的时间D. 时钟周期时间39、在CPU中跟踪指令后继地址的寄存器是__________;BA. 主存地址寄存器B. 程序计数器C. 指令寄存器D. 状态寄存器40、中央处理器是指__________;CA. 运算器B. 控制器C. 运算器和控制器D. 运算器、控制器和主存储器41、计算机操作的最小时间单位是__________;AA. 时钟周期B. 指令周期C. CPU周期D. 外围设备42、微程序控制器中,机器指令与微指令的关系是__________;BA. 每一条机器指令由一条微指令来执行B. 每一条机器指令由一段用微指令编成的微程序来解释执行C. 一段机器指令组成的程序可由一条微指令来执行D. 一条微指令由若干条机器指令组成43、为了确定下一条微指令的地址,通常采用断定方式,其基本思想是__________;CA. 用程序计数器PC来产生后继续微指令地址B. 用微程序计数器μPC来产生后继微指令地址C. 通过微指令控制字段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址D. 通过指令中指令一个专门字段来控制产生后继微指令地址44、就微命令的编码方式而言,若微操作命令的个数已确定,则__________;BA. 直接表示法比编码表示法的微指令字长短B. 编码表示法比直接表示法的微指令字长短C. 编码表示法与直接表示法的微指令字长相等D. 编码表示法与直接表示法的微指令字长大小关系不确定45、下列说法中正确的是__________;BA. 微程序控制方式和硬布线控制方式相比较,前者可以使指令的执行速度更快B. 若采用微程序控制方式,则可用μPC取代PCC. 控制存储器可以用掩模ROM、EPROM或闪速存储器实现D. 指令周期也称为CPU周期46、系统总线中地址线的功用是 ;CA. 用于选择主存单元B. 用于选择进行信息传输的设备C. 用于指定主存单元和I/O设备接口电路的地址D. 用于传送主存物理地址和逻辑地址47、数据总线的宽度由总线的定义;AA. 物理特性B. 功能特性C. 电气特性D. 时间特性48、在单机系统中,多总线结构的计算机的总线系统一般由组成;AA. 系统总线、内存总线和I/O总线B. 数据总线、地址总线和控制总线C. 内部总线、系统总线和I/O总线D. ISA总线、VESA总线和PCI总线49、下列陈述中不正确的是 ;AA. 总线结构传送方式可以提高数据的传输速度B. 与独立请求方式相比,链式查询方式对电路的故障更敏感C. PCI总线采用同步时序协议和集中式仲裁策略D. 总线的带宽即总线本身所能达到的最高传输速率50、中断发生时,由硬件更新程序计数器PC,而不是由软件完成,主要是为了________;CA. 能进入中断处理程序并正确返回源程序B. 节省内容C. 提高处理机的速度D. 使中断处理程序易于编址,不易出错51、在I/O设备、数据通道、时钟和软件这4项中,可能成为中断源的是________;DA. I/O设备B. I/O设备和数据通道C. I/O设备、数据通道和时钟D. I/O设备、数据通道、时钟和软件52、单级中断与多级中断的区别是________;AA. 单级中断只能实现单中断,而多级中断可以实现多重中断B. 单级中断的硬件结构是一维中断,而多级中断的硬件结构是二维中断C. 单级中断处理机只通过一根外部中断请求线接到它的外部设备系统；而多级中断,每一个I/O设备都有一根专用的外部中断请求线53、在单级中断系统中,CPU一旦响应中断,则立即关闭________标志,以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰;AA. 中断允许B. 中断请求C. 中断屏蔽54、为了便于实现多级中断,保存现场信息最有效的方法是采用________;BA. 通用寄存器B. 堆栈C. 储存器D. 外存55、为实现CPU与外部设备并行工作,必须引入的基础硬件是________;AA. 缓冲器B. 通道C. 时钟D. 相联寄存器56、中断允许触发器用来________;DA. 表示外设是否提出了中断请求B. CPU是否响应了中断请求C. CPU是否在进行中断处理D. 开放或关闭可屏蔽硬中断57、采用DMA方式传递数据时,每传送一个数据就要占用一个________时间;CA. 指令周期B. 机器周期C. 存储周期D. 总线周期58、周期挪用方式常用于________方式的输入/输出中;AA. DMAB. 中断C. 程序传送D. 通道59、通道是重要的I/O方式,其中适合连接大量终端及打印机的通道是________;CA. 数组多路通道B. 选择通道C. 字节多路通道60、磁表面存储器不具备的特点是______;CA. 存储密度高B. 可脱机保存C. 速度快D. 容量大61、计算机的外部设备是指______;DA. 输入/输出设备B. 外存设备C. 远程通信设备D. 除了CPU和内存以外的其他设备62、在微型机系统中外部设备通过______与主板的系统总线相连接;BA. 累加器B. 设备控制器C. 计数器D. 寄存二、简答题1、冯·诺依曼型计算机的基本特点是什么答：冯诺依曼原理的基本思想是：采用二进制形式表示数据和指令;指令由操作码和地址码组成;将程序和数据存放在存储器中,使计算机在工作时从存储器取出指令加以执行,自动完成计算任务;这就是“存储程序”和“程序控制”简称存储程序控制的概念;指令的执行是顺序的,即一般按照指令在存储器中存放的顺序执行,程序分支由转移指令实现;计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成,并规定了5部分的基本功能;冯诺依曼型计算机的基本特点也可以用“存储程序”和“程序控制”来高度概括;2、计算机硬件有哪些部件,各部件的作用是什么答：计算机的硬件系统由有形的电子器件等构成的,它包括运算器、存储器、控制器、输入输出设备及总线系统组成;而总线分为数据总线、地址总线、控制总线,其结构有单总线结构、双总线结构及多总线结构;存储器Memory是用来存放数据和程序的部件；运算器是对信息进行运算处理的部件；控制器是整个计算机的控制核心;它的主要功能是读取指令、翻译指令代码、并向计算机各部分发出控制信号,以便执行指令；输入设备能将数据和程序变换成计算机内部所能识别和接受的信息方式,并顺序地把它们送入存储器中；输出设备将计算机处理的结果以人们能接受的或其它机器能接受的形式送出;3、什么是总线以总线组成计算机有哪几种组成结构答：总线Bus就是计算机中用于传送信息的公用通道,是为多个部件服务的一组信息传送连接线;按照总线的连接方式,计算机组成结构可以分为单总线结构、双总线结构和多总线结构等详细内容见第7章;4、什么是硬件、软件和固件什么是软件和硬件的逻辑等价在什么意义上软件和硬件是不等价的答：计算机硬件Hardware是指构成计算机的所有实体部件的集合,通常这些部件由电路电子元件、机械等物理部件组成;计算机软件Software是指能使计算机工作的程序和程序运行时所需要的数据,以及与这些程序和数据有关的文字说明和图表资料,其中文字说明和图表资料又称为文档;固件Firmware是一种介于传统的软件和硬件之间的实体,功能上类似软件,但形态上又是硬件;微程序是计算机硬件和软件相结合的重要形式;软件和硬件的逻辑等价含义：1任何一个由软件所完成的操作也可以直接由硬件来实现2任何一条由硬件所执行的指令也能用软件来完成在物理意义上软件和硬件是不等价的;5、计算机系统按程序设计语言划分为哪几个层次答：计算机系统是一个由硬件、软件组成的多级层次结构,它通常由微程序级、一般机器级、操作系统级、汇编语言级、高级语言级组成,每一级上都能创造程序设计,且得到下级的支持;6、解释如下概念：ALU,CPU,主机和字长;答：算术逻辑运算部件ALU：Arithmetic Logic Unit,是运算器的核心组成,功能是完成算数和逻辑运算;“中央处理单元”CPU：Central Processing Unit 包括运算器和控制器,是计算机的信息处理的中心部件;存储器、运算器和控制器在信息处理操作中起主要作用,是计算机硬件的主体部分,通常被称为“主机”;字长决定了计算机的运算精度、指令字长度、存储单元长度等,可以是8/16/32/64/128位bit等;7、常用的计算机性能指标有哪些答：评价计算机性能是一个复杂的问题,早期只限于字长、运算速度和存储容量3大指标;目前要考虑的因素有如下几个方面;1 主频主频很大程度上决定了计算机的运行速度,它的单位是兆赫兹MHz;2 字长字长决定了计算机的运算精度、指令字长度、存储单元长度等,可以是8/16/32/64/128位bit;3 运算速度衡量计算机运算速度的早期方法是每秒执行加法指令的次数,现在通常用等效速度;4 存储容量以字为单位的计算机常以字数乘字长来表明存储容量;5 可靠性系统是否运行稳定非常重要,常用平均无故障时间MTBF衡量;6 可维护性系统可维护性是指系统出了故障能否尽快恢复,可用平均修复时间MTRF表示,它是指从故障发生到机器修复平均所需要的时间;7 可用性是指计算机的使用效率;8 兼容性兼容是广泛的概念,是指设备或程序可以用于多种系统的性能;兼容使得机器的资源得以继承和发展,有利于计算机的推广和普及;8、多媒体的含义是什么答：多媒体技术是指能够同时获取、处理、编辑、存储和展示两个以上不同信息类型媒体的技术;计算机信息的形式可以是文字、声音、图形和图象等;9、简单描述计算机的层次结构,说明各层次的主要特点;答：现代计算机系统是一个硬件与软件组成的综合体,可以把它看成是按功能划分的多级层次结构;第0级为硬件组成的实体;第1级是微程序级;这级的机器语言是微指令集,程序员用微指令编写的微程序一般是直接由硬件执行的;第2级是传统机器级;这级的机器语言是该机的指令集,程序员用机器指令编写的程序可以由微程序进行解释;第3级操作系统级;从操作系统的基本功能来看,一方面它要直接管理传统机器中的软硬件资源,另一方面它又是传统机器的延伸;第4级是汇编语言级;这级的机器语言是汇编语言,完成汇编语言翻译的程序叫做汇编程序;第5级是高级语言级;这级的机器语言就是各种高级语言,通常用编译程序来完成高级语言翻译工作;第6级是应用语言级;这一级是为了使计算机满足某种用途而专门设计的,因此这一级语言就是各种面向问题的应用语言;10、计算机系统的主要技术指标有哪些计算机系统的主要技术指标有：机器字长、数据通路宽度、主存储器容量和运算速度等;机器字长是指参与运算的数的基本位数,它是由加法器、寄存器的位数决定的;数据通路宽度是指数据总线一次所能并行传送信息的位数;主存储器容量是指主存储器所能存储的全部信息;运算速度与机器的主频、执行什么样的操作、主存储器本身的速度等许多因素有关;11、试计算采用32×32点阵字形的一个汉字字形占多少字节存储6763个16×16点阵以及24×24点阵字形的汉字库各需要多少存储容量答：128B 216416B 486936B12、海明校验码的编码规则有哪些答：若海明码的最高位号为m,最低位号为1,即Ｈm Ｈm-1…Ｈ2Ｈ1,则海明码的编码规则是：1校验位与数据位之和为m,每个校验位Pi在海明码中被分在位号2i-1的位置上,其余各位为数据位,并按从低向高逐位依次排列的关系分配各数据位;2海明码的每一位位码Hi包括数据位和校验位由多个校验位校验,其关系是被校验的每一位位号要等于校验它的各校验位的位号之和;13、简述CRC码的纠错原理;答：CRC码是一种纠错能力较强的编码;在进行校验时,将CRC码多项式与生成多项式GX相除,若余数为0,则表明数据正确；当余数不为0时,说明数据有错;只要选择适当的生成多项式GX,余数与CRC码出错位位置的对应关系是一定的,由此可以用余数作为依据判断出错位置从而纠正错码;14、运算器由哪几部分组成答：运算器的基本结构应包括以下几个部分：1 能实现算术和逻辑运算功能的部件ALU；2 存放待加工的信息或加工后的结果信息的通用寄存器组；3 按操作要求控制数据输入的部件：多路开关或数据锁存器；4 按操作要求控制数据输出的部件：输出移位和多路开关；5 计算器与其它部件进行信息传送的总线以及总线接收器与发送器；总线接收器与发送器通常是由三态门构成的;15、主存储器有哪些性能指标它们的含义是什么答：存储器的性能指标是对存储器进行设计、使用和提高时的主要依据,存储器性能指标也称为存储器参数;（1）存储容量是指一个功能完备的存储器所能容纳的二进制信息总量,即可存储多少位二进制信息代码;（2）存储器速度：存储器取数时间和存储器存取周期（3）数据传输率：单位时间可写入存储器或从存储器取出信息的最大数量,称为数据传输率或称为存储器传输带宽bM（4）可靠性存储器的可靠性是指在规定时间内存储器无故障的情况,一般用平均无故障时间MTBF来衡量;（5）价格：又称成本,它是衡量主存储器经济性能的重要指标;16、主存的基本组成有哪些部分各部分主要的功能是什么答：主存储器的基本组成：1贮存信息的存储体;一般是一个全体基本存储单元按照一定规则排列起来的存储阵列;存储体是存储器的核心;2信息的寻址机构,即读出和写入信息的地址选择机构;这包括：地址寄存器MAR和地址译码器;地址译码器完成地址译码,地址寄存器具有地址缓冲功能;3存储器数据寄存器MDR;在数据传送中可以起数据缓冲作用;4写入信息所需的能源,即写入线路、写驱动器等;5读出所需的能源和读出放大器,即读出线路、读驱动器和读出放大器;6存储器控制部件;包括主存时序线路、时钟脉冲线路、读逻辑控制线路,写或重写逻辑控制线路以及动态存储器的定时刷新线路等,这些线路总称为存储器控制部件;17、静态MOS存储元、动态MOS存储元各有什么特点答：在MOS半导体存储器中,根据存储信息机构的原理不同,又分为静态MOS存储器SRAM和动态MOS存储器DRAM,前者利用双稳态触发器来保存信息,只要不断电,信息不会丢失,后者利用MOS电容存储电荷来保存信息,使用时需不断给电容充电才能使信息保持;18、什么是刷新为什么要刷新有哪几种常用的刷新方式答：对动态存储器要每隔一定时间通常是2ms给全部基本存储元的存储电容补充一次电荷,称为RAM的刷新,2ms是刷新间隔时间;由于存放信息的电荷会有泄漏,动态存储器的电荷不能象静态存储器电路那样,由电源经负载管源源不断地补充,时间一长,就会丢失信息,所以必须刷新;常用的刷新方式有两种：集中式刷新、分布式刷新;19、简要说明提高存储器速度有哪些措施答：高速缓冲存储器、多体交叉存储器;20、Cache有哪些特点答：Cache具有如下特点：1 位于CPU与主存之间,是存储器层次结构中级别最高的一级;2 容量比主存小,目前一般有数KB到数MB;3 速度一般比主存快5~10倍,通常由存储速度高的双极型三极管或SRAM组成;4 其容量是主存的部分副本;5 可用来存放指令,也可用来存放数据;6 快存的功能全部由硬件实现,并对程序员透明;21、如何区别存储器和寄存器两者是一回事的说法对吗答：存储器和寄存器不是一回事;存储器在CPU的外边,专门用来存放程序和数据,访问存储器的速度较慢;寄存器属于CPU的一部分,访问寄存器的速度很快; 22、存储器的主要功能是什么为什么要把存储系统分成若干个不同层次主要有哪些层次答：存储器的主要功能是用来保存程序和数据;存储系统是由几个容量、速度和价格各不相同的存储器用硬件、软件以及硬件与软件相结合的方法连接起来的系统;把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾;由高速缓冲存储器、主存储器和辅助存储器构成的三级存储系统可以分为两个层次,其中高速缓冲和主存间称为Cache－主存存储层次Cache存储系统；主存和辅存间称为主存－辅存存储层次虚拟存储系统;23、说明存储周期和存取时间的区别;答：存取周期是指主存进行一次完整的读写操作所需的全部时间,即连续两次访问存储器操作之间所需要的最短时间;存取时间是指从启动一次存储器操作到完成该操作所经历的时间;存取周期一定大于存取时间;24、指令格式设计的准则有哪些答：一台计算机选择怎样的指令格式,涉及多方面因素;一般要求指令的字长要短一些,以得到时间和空间上的优势;但指令也必须有足够的长度以利于增加信息。
计算机组成原理期末试题及答案
1.交叉存储器实质上是一种_模块式_存储器;它能_并行_执行_多个_独立的读写操作;流水方式执行多个独立的读写操作..2.32位浮点数格式中;符号位为1位;阶以码为8位;尾数为23位..则它所能表示的最大规格表示范围规格化近零数非规格化近零数3.IEEE754标准规定的64位浮点数格式中;一个浮点数由符号位S 1位、阶码E 11位、尾数M 52位三个域组成..其中阶码E的值等于指数的真值e加上一个固定偏移值+127..则它能表示的最大规格化正数为4.一组相联映射的Cache;有128块;每组4块;主存共有16384块;每块64个字;则主存地址共20位;其中主存字块标记应为9位;组地址应为5位;Cache地址共13位..5.CPU存取出一条指令并执行该指令的时间叫指令周期;它通常包含若干个CPU周期;而后者又包含若干个时钟周期..3.十进制数在计算机内有两种表示形式：字符串形式和压缩的十进制数串形式..前者主要用在非数值计算的应用领域;后者用于直接完成十进制数的算术运算..4.一个较完善的指令系统;应当有数据处理、数据存储、数据传送、程序控制四大类指令..5.机器指令对四种类型的数据进行操作..这四种数据类型包括地址数值字符逻辑型数据..6.CPU中保存当前正在执行的指令的寄存器是指令寄存器;指示下一条指令地址的寄存器是程序寄存器;保存算术逻辑运算结果的寄存器是数据缓冲寄冲器和状态寄存器 ..12.挂接在总线上的多个部件只能分时向总线发送数据;但可同时从总线接收数据;..13.在冯诺依曼体制中;计算机硬件系统是由输入设备、输出设备、控制器、存储器和运算器等五大部件组成..14.补码加减所依据的基本关系是X+Y补=X补+Y补和X-Y补=X补+-Y补..15.按照微命令的形成方式;可将控制器分为组合逻辑控制器和微程序控制器两种基本类型..16.CPU对信息传送的控制方式主要分为直接程序传送方式、程序中断传送方式、DMA传送方式等3种..18.半导体存储器分为静态存储器和动态存储器两种;前者依靠双稳触发器的两个稳定状态保存信息;后者依靠电容上的存储电荷暂存信息.. Cache和主存地址的映射方式有直接映射、全相连映射、组相连三种..19.Cache常用的替换算法大致有最不经常使用LFU算法、近期最少使用LRU、随即替换..20.动态存储器有三种典型的刷新方式;即集中刷新方式、分散刷新方式、异步刷新方式..21.信息只用一条传输线 ;且采用脉冲传输的方式称为_串行传输_..22.在指令的地址字段中;直接指出操作数本身的寻址方式;称为_立即寻址_..23.CPU响应中断的时间是_一条指令结束_.. 中断向量地址是：中断服务例行程序入口地址的指示器24.PCI总线的基本传输机制是_猝发式传输__..25.中断向量地址是__中断服务子程序入口地址_..26.系统总线按传输信息的不同分为地址总线、数据、地址控制三大类..27.完整的指令周期包括取指、间址、执行、中断四个子周期;影响指令流水线性能的三种相关分别是结构、数据、控制相关..28.计算机系统是一个有硬件、软件组成的多级层次结构;它通常由微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级组成;每一级上都能进行程序设计;且得到下面各级的支持..29.对存储器的要求是容量大、速度快、成本低..为了解决这三方面的矛盾;计算机采用多级存储体系结构;即cache、主存和外存..CPU能直接访问内存cache、主存;但不能直接访问外存..主存储器的技术指标有存储容量、存取时间、存储周期、存储器带宽.. 磁表面存储器主要技术指标有_存储密度、存储容量、平均存取时间_和数据传输率..30.若浮点数用补码表示;则判断运算结果是否为规格化数的方法是_数符与尾数小数点后第一位数字相异为规格化数..31.流水CPU 是由一系列叫做“段”的处理线路所组成;和具有m个并行部件的CPU相比;一个 m段流水CPU_具备同等水平的吞吐能力.. DMA 控制器按其_组成_结构;分为_选择_型和_多路_型两种..32.为了运算器的_高速性_;采用了_先行_进位;_阵列_乘除法和流水线等并行措施..33. 相联存储器不按地址而是按内容访问的存储器;在cache中用来存放行地址表;在虚拟存储器中用来存放页表和段表..34.硬布线控制器的设计方法是：先画出指令周期流程图;再利用布尔代数写出综合逻辑表达式;然后用门电路、触发器或可编程逻辑等器件实现..1.CPU中有哪几类主要寄存器;用一句话回答其功能..答：A.数据缓冲寄存器DR B.指令寄存器IR C.程序计算器PC D.数据地址寄存器AR E.通用寄存器R0～R3 F.状态字寄存器PSW功能：执行指令、操作、时间的控制以及数据加工..2.指令和数据都用二进制代码存放在内存中;从时空观角度回答CPU如何区分读出的代码是指令还是数据..答：计算机可以从时间和空间两方面来区分指令和数据;在时间上;取指周期从内存中取出的是指令;而执行周期从内存取出或往内存中写入的是数据;在空间上;从内存中取出指令送控制器;而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器..3.PCI总线中三种桥的名称是什么简述其功能..答：PCI总线上有HOST桥、PCI/LAGACY总线桥、PCI/PCI桥..桥在PCI总线体系结构中起着重要作用;它连接两条总线;使彼此间相互通信..桥是一个总线转换部件;可以把一条总线的地址空间映射到另一条总线的地址空间上..从而使系统中任意一个总线主设备都能看到同样的一份地址表..桥可以实现总线间的猝发式传送;可使所有的存取都按PCU的需要出现在总线上..由上可见;以桥连接实现的PCI总线结构具有很好的扩充性和兼容性;许多总线并行工作..4.存储系统中加入chche存储器的目的是什么有哪些地址映射方式;各有什么特点答：Cache是一种高速缓冲存储器;是为了解决CPU和主存之间速度的不匹配..地址映射方式有：A.全相联映射方式;这是一种带全部块地址一起保存的方法;可使主存的一块直接拷贝到chche中的任意一行上;非常灵活；B.直接映射方式：优点是硬件简单;成本低;缺点是每个主存块只有一个固定的行位置可存放；C.组相联映射方式:它是前两者的折衷方案;适度的兼顾了二者的优点有尽量避免其缺点;从灵活性、命中率、硬件投资来说较为理想;因而得到了普遍采用..5.说明计算机中数值类型的数据为什么以补码表示..答：1在常用的三种码制原码、反码、补码中;只有补码对数据的表示具有唯一性；2以补码表示的数据可以直接接进行运往算;运算的结果仍采用补码表示;并且不需额外的转换过程6.什么叫指令什么叫指令系统指令是计算机执行某种操作的命令;也就是常说的机器指令..一台机器中所有机器指令的集合;称这台计算机的指令系统..7.一次程序中断大致可分为哪几个阶段五个阶段：中断请求、中断判优、中断响应、中断服务、中断返回8.什么是存储容量什么是单元地址什么是数据字什么是指令字答：存储器所有存储单元的总数称为存储器的存储容量..每个存储单元都有编号;称为单元地址..如果某字代表要处理的数据;称为数据字..如果某字为一条指令;称为指令字..1.冯诺依曼计算机的特点1计算机有运算器控制器存储器输入输出设备等五大部件组成..2在计算机内部、指令和数据均采用二进制表示..3采用存储程序控制的设计思想..存储程序：事先把编好的程序存入计算机..程序控制：控制器依据存储器中存放的程序控制机器的各部件协调工作..2.衡量计算机的指标：吞吐量、响应时间、利用率、处理机字长、总线宽度、存储器容量、存储器带宽、主频/时钟周、CPU执行时间、CPI、MIPS、MFLOPS3.存储器的分类1存储介质:半导体存储器和磁表面存储器2存取方式：随即存储器和顺序存储器3存储内容可变性：只读存储器ROM和随机读写存储器RAM4信息易失性:易失性存储器:磁性材料做成的存储器都是；不易失性：半导体存储器RAM..4.SRAM静态读写存储器：特征是用一个锁存器触发器作为存储元..只要直流供电电源一直加载这个记忆电路上;它就无限期地保存记忆的1状态或状态..DRAM动态读写存储器：存储元是有一个MOS晶体管和电容器组成的记忆电路..其中MOS管作为开关使用;而所存储的信息则又电容器上的电荷量来体现—充满电荷1;没有电荷0..5.只读存储器：1、掩模ROM 2、可编程ROM：EPROM光擦除可编程可读存储器;E2PROM电擦除可编程只读存储器..并行存储器：1、双端口存储器：由于同一个存储器具有两组相互独立的读写控制电路..6.程序的局部性原理：在一个相对短的时间里;CPU总是访问内存中一个相对小;并且连续的存储区域..7.cache写操作策略：1写回法：当CPU写cache命中时;只修改cache的内容;而不立即写入主存；只有当此行被换出时才写回..2全写法：当写cache命中时;cache与主存同时发生写修改;因而较好地维护了cache与主存的内容一致性..8.指令格式;则是指令字用二进制表示的结构形式;通常由操作码字段和地址码字段组成..二地址指令安装操作数的物理位置来说;可分为：存储器-存储器SS型指令寄存器-寄存器RR型指令寄存器-存储器RS型指令9.CPU功能：指令控制、操作控制、时间控制、数据加工、异常处理..基本组成：控制器、运算器..10.CPU的主要寄存器数据缓冲寄存器DR指令寄存器IR程序计数器PC数据地址寄存器AR通用寄存器R0-R3状态字寄存器PSW11.微程序控制器基本思想：仿照通常的解题程序的方法;把操作控制信号编成所谓的“微指令”;存放到一个只读存储器里..当机器运行时;一条又一条地读出这些微指令;从而产生全机所需要的各种操作控制信号;是相应部件执行所规定的操作..基本组成：控制存储器、微指令寄存器、地址转移逻辑..12.总线分类：①CPU内部连接各寄存器及运算部件之间的总线;成为内部总线..②CPU同计算机系统的其他高速功能部件;如存储器、通道等互相连接的总线称为系统总线..③中、低速I/O设备之间互相连接的总线称为I/O总线..信息传送方式：串行传送、并行传送、分时传送..I/O接口功能：控制、缓冲、状态、转换、整理、程序中断..总线：集中式、分布式仲裁..13.主机和外设进行信息交换的方式：程序查询方式、程序中断方式、直接内存访问DMA方式、通道方式..14.程序中断方式：某一外设的数据准备就绪后;“主动”向CPU发出请求中断的信号;请求CPU暂时中断目前正在执行的程序而进行数据交换..CPU响应这个中断时;暂停运行主程序;并自动转移到该设备的中断服务程序..中断服务程序结束后;CPU又回到主程序;并从他停止的地方开始执行..DMA：是一种完全由硬件执行I/O交换的工作方式;此时DMA控制器从CPU完全接管对总线的控制;数据交换不经过CPU;而直接在内存和I/O设备之间进行..DMA方式一般用与高速转送成组数据..程序中断方式和DMA的区别：①中断方式是程序的切换;CPU通过执行一段中断服务程序来交换一个数据..DMA通过挪用一个存储周期来交换一个数据..②中断方式只能在一条指令执行结束后才可以响应中断请求;DMA在一个指令周期的任何一个CPU周期结束时都可以响应DMA请求..③并行性上DMA 高于中断方式..④作用：DMA方式只能用来转送数据;而中断方式还具有异常事件的处理功能..。
计算机组成原理期末试题及答案
计算机组成原理期末试题及答案【篇一：计算机组成原理期末考试试题及答案】s=txt>一、选择题1、完整的计算机系统应包括______。
da. 运算器、存储器和控制器c. 主机和实用程序a. ram存储器c. 主存储器a. 多指令流单数据流4、下列说法中不正确的是______。
da. 任何可以由软件实现的操作也可以由硬件来实现b. 固件就功能而言类似于软件，而从形态来说又类似于硬件c. 在计算机系统的层次结构中，微程序级属于硬件级，其他四级都是软件级d. 面向高级语言的机器是完全可以实现的5、在下列数中最小的数为______。
ca. (101001)2b. (52)8b. (227)8c. (101001)bcd c. (143)5d. (233)16 d. (96)16d. 原码和反码 6、在下列数中最大的数为______。
b a. (10010101)2 7、在机器中，______的零的表示形式是唯一的。
b a. 原码b. 补码c. 反码a. –127的补码为10000000c. +1的移码等于–127的反码ba. –127b. –32c. –125a. 与手工运算方式保持一致 d. –3 10、计算机系统中采用补码运算的目的是为了______。
c b. 提高运算速度c. 简化计算机的设计d. 提高运算的精度11、若某数x的真值为–0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是______码。
ba. 原b. 补c. 反d. 移12、长度相同但格式不同的2种浮点数，假定前者阶段长、尾数短，后者阶段短、尾数长，其他规定均相同,则它们可表示的数的范围和精度为______。
ba. 两者可表示的数的范围和精度相同b. 前者可表示的数的范围大但精度低c. 后者可表示的数的范围大且精度高d. 前者可表示的数的范围大且精度高 9、针对8位二进制数，下列说法中正确的是______。
b b. –127的反码等于0的移码b d. 0的补码等于–1的反码 9、一个8位二进制整数采用补码表示，且由3个“1”和5个“0”组成，则最小值为______。
计算机组成原理期末考试试题(含答案)
计算组成原理期末考试1、图中所示的寻址方式是（) (单选)A、基址寻址B、寄存器寻址C、间接寻址D、寄存器间接寻址2、设存储字长为64位，对于单字长指令而言，PC顺序寻址时应该增加的常量是( )(单选)A、1B、2C、4D、83、在小数定点机中，下列关于原码、反码、补码的描述中正确的是A、只有补码能表示-1B、只有反码能表示-1C、只有原码能表示-1D、三种机器数都能表示-14、移位运算对计算机来说的实用价值是A、可以采用移位和加法相结合，实现乘（除）运算B、采用移位运算可以防止数据溢出C、只采用移位运算就可以实现除法D、只采用移位运算就可以实现乘法5、float型数据通常用IEEE754单精度浮点数格式表示。
若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x= -8.25，则FR1的内容是（)A、C104 0000HB、C184 0000HC、C1C2 0000H`D、C242 0000H6、用海明码对长度为8位的数据进行检纠错时，若只要求纠正一位错，则检验位数至少需要（)位。
A、5位B、4位C、3位D、2位7、存储器中地址号分别为1000#、1001#、1002#、1003的4个存储单元，分别保存的字节数据是1A、2B、3C、4D，如果数据字长为32位,存储器采用的是小端对齐模式，则这4个存储单元存储的数据值应被解析为（)A、4D3C2B1AB、1A2B2C3DC、2B1A4D3CD、3C4D1A2B8、某型MIPS32指令架构的单周期CPU，其数据通路结构如下图执行指令sub rd, rs, rt 时，应由控制器产生的控制信号PCSrc、regDst、aluSrc、memtoReg、RegWrite分别是( ）A、1、0、1、0、1B、1、1、0、0、0C、0、1、0、0、1D、0、1、0、1、09、下列关于MIPS32指令系统中，与基址寻址相关的指令是（)A、addi $rt, $rs, immB、lw $rt, $rs, immC、add $rd, $rs, $rtD、add $rd, $rs, $rt10、单周期MIPS在一个时钟周期中不能完成( )A、从数据存储器读数据和向数据存储器写数据B、ALU运算和向寄存器堆写数据C、更新PC内容和向数据存储器写数据D、寄存器堆读数据，ALU运算和数据存储器写数据11、下列按内容寻址，而不是按地址码寻址的存储器是( ）A、双端口存储器B、相联存储器C、并行储器D、虚拟存储器12、某半导体14KB，按字节编址，其中0000H-1FFFH为ROM区，2000H-37FFH为RAM区，地址总线A15-A0(低)，双向数据总线D7-D0(低)，读写控制线R/W。
二十套计算机组成原理期末试卷及答案
⼆⼗套计算机组成原理期末试卷及答案期末试卷⼀⼀. 选择题（每⼩题1分，共20分）1. ⽬前我们所说的个⼈台式商⽤机属于_____。
A.巨型机B.中型机C.⼩型机D.微型机2. （2000）10化成⼗六进制数是______。
A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）163. 下列数中最⼤的数是______。
A．（10011001）2 B.（227）8 C.（98）16 D.（152）104. ______表⽰法主要⽤于表⽰浮点数中的阶码。
A. 原码B. 补码C. 反码D. 移码5. 在⼩型或微型计算机⾥，普遍采⽤的字符编码是______。
A. BCD码B. 16进制C. 格雷码D. ASCⅡ码6. 下列有关运算器的描述中，______是正确的。
A.只做算术运算，不做逻辑运算B. 只做加法C.能暂时存放运算结果D. 既做算术运算，⼜做逻辑运算7. EPROM是指______。
A. 读写存储器B. 只读存储器C. 可编程的只读存储器D. 光擦除可编程的只读存储器8. Intel80486是32位微处理器，Pentium是______位微处理器。
Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４９. 设［X］补=1.x1x2x3x4,当满⾜______时，X > -1/2成⽴。
Ａ．x1必须为1，x2x3x4⾄少有⼀个为1 Ｂ．x1必须为1，x2x3x4任意Ｃ．x1必须为0，x2x3x4⾄少有⼀个为1 Ｄ．x1必须为0，x2x3x4任意10. CPU主要包括______。
A.控制器B.控制器、运算器、cacheC.运算器和主存D.控制器、ALU和主存11. 信息只⽤⼀条传输线，且采⽤脉冲传输的⽅式称为______。
A.串⾏传输B.并⾏传输C.并串⾏传输D.分时传输12. 以下四种类型指令中，执⾏时间最长的是______。
A. RR型B. RS型C. SS型D.程序控制指令13. 下列______属于应⽤软件。
大学计算机组成原理期末考试试卷附答案!最新
一、单项选择题1.运算器和控制器合称为( ) A.主机 D.CPU4.补码加法运算是指( )A.操作数用补码表示，符号位单独处理B.操作数用补码表示，连同符号位一起相加C.操作数用补码表示，将加数变补，然后相加D.操作数用补码表示，将被加数变补，然后相加 5 .动态RAM 存储信息依靠的是() A.电容 B.双稳态触发器 C.晶体管D.磁场6 .下列存储器中，属于半导体存储器的是( ) A.硬盘 B.动态存储器 C.软盘D.光盘7 .对于容量为8KB 的存储器，寻址所需最小地址位数为() A.2 B.3 C.12D.138 .一条机器指令中通常包含的信息有( ) A.操作码、控制码 B.操作码、立即数 C.地址码、寄存器号D.操作码、地址码 9 .下列指令助记符中表示减法操作的是( ) A.ADD B.SUB C.ANDD.NEG10 .从主存中取回到CPU 中的指令存放位置是() A.指令寄存器 B.状态寄存器 C.程序计数器D.数据寄存器11 .指令执行所需的操作数不会来自( )．． A.指令本身 B.主存 C.寄存器D.控制器 B.外设C.ALU12 .微程序控制器将微程序存放在( ) A.主存中 C.ROM 中13 .在一个串行传输系统中，每秒可传输12个字节的数据，其比特率是( ) A.8bps B.12bps C. 96bpsD.任意14 .并行接口是指( )A.仅接口与外围设备之间采取并行传送B.仅接口与系统总线之间采取并行传送C.接口的两侧均采取并行传送D.接口内部只能并行传送15 .在磁盘中实现输入输出的数据传送方式( ) A.只采取程序查询等待方式 B.只采取程序中断方式C.只采取DMA 方式D.既有DMA 方式，也有中断方式1.定点小数的补码表示范围是( )A.-1+2-n W X W 1-2-nB.-1+2-n W X W 1+2-nC.-1W X W 1-2-nD.-1W X W 1+2-n3 .在计算机中磁盘存储器一般用作( C ) A.主存 B.高速缓存 C.辅存D.只读存储器4 .为了减少指令中的地址个数，采用的有效办法是( D ) A.寄存器寻址 B.立即寻址 C.变址寻址D.隐地址5 .组合逻辑控制器与微程序控制器相比( B ) A.组合逻辑控制器的时序系统比较简单 8彳微程序控制器的时序系统比较简单 C.两者的时序系统复杂程度相同 D/微程序控制器的硬件设计比较复杂8 .二进制补码定点小数1.101表示的十进制数是( C ) A.+1.625 B.-0.101 C.-0.375D.-0.6259 .用1K X 4的存储芯片组成4KB 存储器，需要几片这样的芯片?( A )B.寄存器中 D.RAM 中A.8片B.4片C.2片D.1片10.一地址指令是指( C )A.只能对单操作数进行加工处理B.只能对双操作数进行加工处理C.既能处理单操作数也能处理双操作数D.必须隐含提供另一个操作数 11.微程序存放在(C )A.堆栈存储器中 C.控制存储器中 12.CPU 响应DMA 请求的时间是(B A.必须在一条指令执行完毕时 C.可在任一时钟周期结束时 13.在同步控制方式中( A )A.每个时钟周期长度固定 C.每个工作周期长度固定 14.CPU 响应中断请求(C )A.可在任一时钟周期结束时 C.可在一条指令结束时14 . CPU 响应中断请求是在(A A . 一个时钟周期结束时 C . 一条指令结束时15 .串行接口是指( B )A.接口与系统总线之间为串行传送B.接口与外设之间为串行传送C.接口的两侧都为串行传送D.接口内部只能串行传送3 .若16进制数为13F ,则其对应的八进制数为(B ) A .377 B .477 C .577D .6774 .在下列存储器中，属于顺序存取存储器的是( D ) A . U 盘 B .光盘 C .磁盘D .磁带5 .在下列浮点数的表示中，属于规格化编码的是( A ) A . 1.1011x2-3 B . 1.0011x23 C . 0.0101x2-3D . 0.0011x23B.主存储器中 D.辅助存储器中)B.必须在一个总线周期结束时D.在判明没有中断请求之后B.各指令的时钟周期数不变 D.各指令的工作周期数不变B.可在任一总线周期结束时 D.必须在一段程序结束时)B . 一个总线周期结束时7．在下列磁盘数据记录方式中，不具有自同步能力的方式是( C ) ．．． A ．FM B ．PMD ．MFM8.寄存器堆栈初始化时堆栈指针SP 的值为(A ) A ．0 B ．1 C .栈顶地址9．采用直接寻址方式的操作数存放在( A .某个寄存器中 C 指令中11．比较硬连线控制器和微程序控制器，下列说法正确的是( A ) A .硬连线控制器结构简单规整 B .硬连线控制器执行速度慢C .微程序控制器执行速度快D .微程序控制器容易实现复杂指令控制13．下列总线或接口中不属于串行方式的是( D )．．．7 .在存储器堆栈结构中，在栈底为最大地址的堆栈操作中压栈是指( D ) A.先使SP 减1,再将数据存入SP 所指单元 8 .先使SP 加1,再将数据存入SP 所指单元 C.先将数据存入SP 所指单元，再将SP 减1 D.先将数据存入SP 所指单元，再将SP 加1 8 .下列寻址方式中,执行速度最快的是( A ) A.寄存器寻址 B.相对寻址 C.直接寻址D.存储器间接寻址9 .采用微序控制的主要目的是( B ) A.提高速度B.简化控制器设计与结构C ．NRZlD .最大地址B) B .某个存储器单元中 D .输入/输出端口中 A ．PCI C ．UART15.控制DMA 数据传送的是( A )A . DMA 控制器C .外设3.n+l 位定点小数的反码表示范围是(A A.-1+2-n <X<1-2-n C.-1-2n <X<1+2n5.若地址总线为A 15 (高位)〜A 0 (低位)，各存储芯片上的地址线是(D )A.A11~A 0C.A 9 〜A °B .RS232 D .USBB .CPU D .主存 )B.-2n +1<X<2n -1 D.-2n <X<-2n +1若用4KB 的存储芯片组成8KB 存储器，则加在B .A「A 0D.A 8~A10.采用异步控制的目的是（ A ）A.提高执行速度C.降低控制器成本12.外部设备接口是指（ C ）A.CPU与系统总线之间的逻辑部件C.主存与外围设备之间的逻辑部件13.在磁盘中实现输入输出数据传送的方式A.只采取程序查询等待方式C.只采取DMA方式14在CPU中，指令寄存器IR用来存放（A.正在执行的指令仁已执行的指令15.中断屏蔽字的作用是（ B ）A.暂停外设对主存的访问C.暂停对一切中断的响应4.在下列存储器中，属于挥发性的存储器是A.ROMC.磁盘7.一地址指令是指（ B ）A.只能对单操作数进行加工处理C.既能处理单操作数也能处理双操作数8.下列寻址方式中，执行速度最快的是A.立即寻址C.直接寻址B.只能对双操作数进行加工处理D.必须隐含提供另一个操作数（ A）B.寄存器间接寻址D.相对寻址9.在微程序控制中，机器指令和微指令的关系是（ B ）A.每一条机器指令由一条微指令来解释执行B.每一条机器指令由一段微指令序列来解释执行C.一段机器指令组成的工作程序，可由一条微指令来解释执行D.一条微指令由若干条机器指令组成 10.同步控制方式是指（ C ）A.各指令的执行时间相同C.由统一的时序信号进行定时控制11.CPU可直接访问的存储器是（DA.虚拟存储器C.磁带存储器B.各指令占用的节拍数相同D.必须采用微程序控制方式）B.磁盘存储器D.主存储器C.使功能很简单的控制器能降低成本D.不再需要机器语言B.简化控制时序D.支持微程序控制方式B.系统总线与外部设备之间的逻辑部件D.运算器与外围设备之间的逻辑部件（C）B.只采取程序中断方式D.既有DMA方式，也有中断方式A）B.即将执行的指令D.指令地址B.暂停对某些中断的响应D.暂停CPU对主存的访问（ D ）B.光盘14.在CPU中，程序计数器PC用来存放（A.现行指令C.操作数的地址15.在磁盘的各磁道中（ B ）D）B.下条指令D.下条指令的地址A.最外圈磁道的位密度最大C.中间磁道的位密度最大B.最内圈磁道的位密度最大D.所有磁道的位密度一样大7．零地址指令可选的寻址方式是（A.立即寻址C.堆栈寻址C）B .间接寻址D.寄存器寻址8．为了减少指令中的地址数，可以采用（ B ）A.直接寻址B.隐含寻址C.相对寻址D.变址寻址9．程序计数器是指（ D ）A.可存放指令的寄存器B.可存放程序状态字的寄存器C.本身具有计数逻辑与移位逻辑的寄存器D.存放下一条指令地址的寄存器10．在同步控制方式中（ A ）A.每个机器周期长度固定B.每个机器周期长度不固定C.每个工作周期长度固定D.各指令的机器周期数不变11．作为主要的控制方式，异步控制常用于（ A ）A.单总线结构中C.组合逻辑控制器中12．存放微程序的存储器是（ D ）A.主存C .随机存储器13．并行接口是指（ C ）A.仅接口与系统总线之间采取并行传送B .仅接口与外围设备之间采取并行传送C接口的两侧均采取并行传送D.接口内部只能并行传送14．主设备通常指（ D ）A.发送信息的设备C.主要的设备B.微型计算机中的CPU控制中D.微程序控制器中B.硬盘D.只读存储器B.接收信息的设备D.申请并获取总线控制权的设备15．在磁盘数据记录方式中，用调频制记录数据“1”时，电流的变化方向是（ C ）A. 0次B. 1次C. 2次D.无任何变化17．为了实现输入输出操作，指令中（ D ）A.必须指明外围设备的设备号B.必须指明外围接口中寄存器的地址码C.必须同时指明外围设备号与接口中寄存器的总线地址D.对单独编址方式，可以指明设备号或端口地址；对统一编址方式，可以指明寄存器的总线地址19. CPU响应中断的时机是（C ）A.可在任一机器周期结束时B.可在任一工作周期结束时C.必须在一条指令执行完毕时D.必须在执行完当前程序段时20.在写磁盘过程中，适配器向主机发出DMA请求是在（B ）A.扇区缓冲器满时B.扇区缓冲器空时C.寻道完成时D.启动磁盘时3. n+1位定点小数的补码表示范围是（B ）A. 1<X<1-2nB. -2n<X<2n-1C. 1<X<1+2nD. 2n<X<-2n +14.在下列存储器中，不属于磁表面存储器的是（ D ）...A.磁带B.磁盘C.磁鼓D.光盘7.在存储器堆栈结构中，堆栈指针SP的内容是（A ）A.栈顶单元地址B.栈底单元地址C.栈顶单元内容D.栈底单元内容10.采用同步控制的目的是（ C ）A.提高执行速度B.简化控制时序C.满足不同操作对时间安排的需要D.满足不同设备对时间安排的需要14.在CPU中，数据寄存器DR是指（D ）A.可存放指令的寄存器B.可存放程序状态字的寄存器C.本身具有计数逻辑与移位逻辑的寄存器D.可编程指定多种功能的寄存器15.在磁盘的各磁道中（ D ）A.最外圈磁道的道容量最大B.最内圈磁道的道容量最大C.中间磁道的道容量最大D.所有磁道的道容量一样大4 .定点小数的补码表示范围是（ C ） A.-1<x <1 C.-1W x <17 .动态RAM 的特点是（C ） A.工作中存储内容会产生变化 8 .工作中需要动态地改变访存地址 C.每次读出后，需根据原存内容重写一次 D.每隔一定时间，需要根据原存内容重写一遍 9 .下列存储器中可在线改写的只读存储器是（ B ） A.EEPROMB.EPROMC.ROMD.RAM10 在计算机的层次化存储器结构中，虚拟存储器是指（ C ） A.将主存储器当作高速缓存使用 B.将高速缓存当作主存储器使用 C.将辅助存储器当作主存储器使用 D.将主存储器当作辅助存储器使用 11 .单地址指令（ D ） A.只能对单操作数进行加工处理 B.只能对双操作数进行加工处理C.既能对单操作数进行加工处理，也能对双操作数进行运算D.无处理双操作数的功能 12.在同步控制方式中（ A ） A.各指令的执行时间相同 B.各指令占用的机器周期数相同 C.由统一的时序信号进行定时控制 D. CPU 必须采用微程序控制方式 13 .CPU 响应DMA 请求的时间是（ A.必须在一条指令执行完毕 C.可在任一时钟周期结束14 .在微程序控制中，机器指令和微指令的关系是（ A ） A.每一条机器指令由一条微指令来解释执行 B.每一条机器指令由一段微程序来解释执行C. 一段机器指令组成的工作程序，可由一条微指令来解释执行D.一条微指令由若干条机器指令组成16 .下列设备中，适合通过DMA 方式与主机进行信息交换的是（B ） A.键盘 B.电传输入机 C.针式打印机D.磁盘17 .串行接口是指（ C ）A.接口与系统总线之间采取串行传送B.接口与外围设备之间采取串行传送B.-1<x W 1 D.-1W x W 1）B.必须在一个总线周期结束D.在判明设有中断请求之后C.接口的两侧采取串行传送D.接口内部只能串行传送18 .向量中断的向量地址是（ DA.通过软件查询产生C.由中断源硬件提供 20.在调相制记录方式中（ C ）A.相邻位单元交界处必须变换磁化电流方向B.相邻位单元交界处，电流方向不变C.当相邻两位数值相同时，交界处变换电流方向D.当相邻两位数值不同时，交界外变换电流方向 一、填空题（本大题共12小题，每空2分，共48分） 请在每小题的空格中填上正确答案。
计算机组成原理期末考试题答案
计算机组成原理期末考试题答案一、选择题（每题3分，共30分）1. 计算机系统由哪些部分组成？A. 控制器、运算器、存储器、输入设备、输出设备B. 中央处理器、存储器、输入设备、输出设备C. 控制器、运算器、存储器、外部设备答案：A2. 下列哪种寄存器不属于CPU的内部寄存器？A. 程序计数器B. 指令寄存器C. 累加寄存器D. 状态寄存器答案：D3. 下列哪种存储器属于随机存储器？A. ROMB. RAMC. PROMD. EPROM答案：B4. 下列哪种总线用于连接CPU和主存储器？A. 数据总线B. 地址总线C. 控制总线D. 以上都对答案：D5. 在计算机系统中，下列哪种设备属于输入设备？A. 显示器B. 打印机C. 键盘D. 硬盘答案：C6. 下列哪种指令属于数据传输指令？A. 移位指令B. 加法指令C. 传送指令D. 逻辑运算指令答案：C7. 在计算机中，下列哪种操作属于微操作？A. 取指令B. 执行指令C. 指令译码D. 数据存储答案：C8. 计算机系统中的中断处理机制属于下列哪种层次？A. 硬件层次B. 软件层次C. 系统层次D. 应用层次答案：A9. 下列哪种中断属于可屏蔽中断？A. 外部中断B. 内部中断C. 软件中断D. 硬件故障中断答案：A10. 在计算机系统中，下列哪种设备属于输出设备？A. 扫描仪B. 麦克风C. 显示器D. 键盘答案：C二、填空题（每题3分，共30分）1. 计算机系统的五大组成部分是______、______、______、______、______。
答案：控制器、运算器、存储器、输入设备、输出设备2. CPU内部寄存器包括______、______、______、______等。
答案：程序计数器、指令寄存器、累加寄存器、状态寄存器3. 计算机指令由______和______两部分组成。
答案：操作码、操作数4. 计算机中的总线包括______、______、______。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1 第一章 计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4 冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？ 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5 什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序
第二章 运算方法和运算器 按IEEE754标准，一个浮点数由符号位S、阶码E、尾数M三个域组成。其中阶码E的值等于指数的真值e加上一个固定偏移值。 数的真值变成机器码时有四种表示方法：原码表示法，反码表示法，补码表示法，移码表示法。其中移码主要用于表示定点数的阶码E，以利于比较两个指数的大小和 2
对阶操作。 直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章 内部存储器 对存储器的要求是容量大、速度快、成本低。为了解决这三方面的矛盾，计算机采用多级存储体系结构，即cache、主存和外存。CPU能直接访问内存（cache、主存），但不能直接访问外存。存储器的技术指标有存储容量、存取时间、存储周期、存储器带宽。 双端口存储器和多模块交叉存储器属于并行存储器结构。前者采用空间并行技术，后者采用时间并行技术。这两种类型的存储器在科研和工程中大量使用。 cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache体系，指令cache与数据cache分设体系。要求cache的命中率接近于1。主存与cache的地址映射有全相联、直接、组相联三种方式。其中组相联方式是前二者折衷方案，适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题： 1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少片； （3）需要多少位地址做芯片选择？ (1)字节M4832*220 (2)片84*28*51232*1024KK (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问： （1） 若每个内存条16M×64位，共需几个内存条？ 3
（2）每个内存条共有多少DRAM芯片？ （3）主存共需多少DRAM芯片？CPU如何选择各内存条？(1). 共需模块板数为m：m=÷2^24=4(块) (2). 每个模块板内有DRAM芯片数为32 (片) (3) 主存共需DRAM芯片为：4*32=128 (片) 每个模块板有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0) 完成模块 板内存储单元寻址。一共有4块模块板，采用2根高位地址线，通过2：4译码器译码产生片选信号对各模块板进行选择。 3用16K×8位的DRAM芯片构成64K×32位存储器，要求： （1）画出该存储器的组成逻辑图。
（2）设存储器读/写周期为0.5us，CPU在1us内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ (1)根据题意，存储总容量为64KB，故地址总线需16位。现使用16K*8位DRAM芯片，共需16片。芯片本身地址线占14位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，其中使用一片2：4译码器。 (2)根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为
2：4译码器 A14 A15
CS3 CS2 CS0 CS1 D0~D7 A13~A0 4
0.5us，如果采用集中刷新，有64us的死时间，肯定不行,如果采用分散刷新，则每1us只能访存一次，也不行,所以采用异步式刷新方式。 假定16K*1位的DRAM芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.6us可取刷新信号周期15us。 刷新一遍时间＝15us×128＝1.92ms
6用32K×8位的E^2 PROM芯片组成128K×32位的只读存储器，试问： （1）数据寄存器多少位？ （2）地址寄存器多少位？ （3）共需多少个E^2 PROM芯片？ （4）画出磁存储器组成框图。 答（1）系统16位数据，所以数据寄存器16位 （2）系统地址128K＝217，所以地址寄存器17位 (3)共需要8片 组成框图如下
CPU 地址 寄存器
数据 寄存器 32K *8 32K *8 32K *8 32K *8 32K *8 32K *8 32K *8 32K *8 CS3 CS2 CS1 CS0 2:4 译码器
CS0
~ CS3
A16
A15 5
一个组相联cache由64个行组成，每组4行。主存储器包含4K个块，每块128个字。请表示内存地址的格式。 64行.4行一组,共64÷4=16组,主存储器有4k个快,每块128字,2^12
第五章 中央处理器 CPU是计算机的中央处理部件，具有指令控制、操作控制、时间控制、数据加工等基本功能。 早期的CPU由运算器和控制器两大部分组成。随着高密度集成电路技术的发展，当今的CPU芯片变成运算器、cache和控制器三大部分，其中还包括浮点数运算器、存储管理部件等。CPU中至少要有如下六类寄存器：指令寄存器、、地址寄存器、数据缓冲寄存器、通用寄存器、状态条件寄存器。 微程序设计技术是利用软件方法设计操作控制器的一门技术，具有规整性、灵活性、可维护性等一系列优点，因而在计算机设计中得到了广泛的应用。但是随着ULSI技术的发展和对机器速度的要求，硬连线逻辑设计思想又得到了重视。硬连线控制器的基本思想是：某一微操作信号是指令操作码译码输出、时序信号和状态条件信号的 6
逻辑函数，即用布尔代数写出逻辑表达式，然后用门电路、触发器等器件实现。 不论微型机还是超级计算机，并行处理技术。并行处理技术可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式：①时间并行；②空间并行；③时间并行+空间并行。 流水CPU是以时间并行性为原理构造的处理机，是一种非常经济而实用的并行技术。目前的高性能微处理机几乎无一例外地使用了流水技术。流水技术中的主要问题是资源相关、数据相关和控制相关，为此需要采取相应的技术对策，才能保证流水线畅通而不断流。 习题：8某机有8条微指令I1~I8，每条微指令所包含的微命令控制信号如下表所示。 a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限为8位，请安排微指令的控制字段指令。 经分析，（d, i, j）和（e, f, h）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a, b, c, g四个微命令信号可进行直接控制，其整个控制字段
组成如下： a b c g 01d 01e 10 i 10 f 11 j 11 h * * * * * * * * 11 已知某机采用微程序控制方式，控存容量为512×48位。微程序可在整个程序控存中实现转移，控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。请问：（1）微指令的三个字段分别应为多少位？（2）画出对应这种指令格式的微程序控制器逻辑图 (1)假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位。下地址字段为9位，因为控存容量为512单元。微命令字段则是（48-4-9）=35位。 7
(2)对应上述微指令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。 OP微地址寄存器地址转移逻辑控制存储器地址译码P字段控制字段指令寄存器IR状态条件
微命令信号…
…
12 今有4级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。请问： （1）流水线的操作周期应设计为多少？（2）若相邻两条指令发生数据相关，硬件上不采取措施，那么第二条指令要推迟多少时间进行？（3）如果在硬件设计上加以改进，至少需要推迟多少时间？(1)流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟周期性nsi100}max{(2)遇到数据相关时，就停顿第2条指令的执行，直到前面指令的结果已经产生，因此至少需要延迟2个时钟周期。
(3)如果在硬件设计上加以改进，如采用专用通路技术，就可使流水线不发生停顿。
第六章 总线系统 总线仲裁是总线系统的核心问题之一。为了解决多个主设备同时竞争总线控制权的问题，必须具有总线仲裁部件。它通过采用优先级策略或公平策略，选择其中一个主设备作为总线的下一次主方，接管总线控制权。按照总线仲裁电路的位置不同:（1）集中式仲裁:仲裁方式必有一个中央仲裁器，它受理所有功能模块的总线请求，按优