计算机组成原理第四章作业答案(终板)
计算机组成原理白中英部分作业解答(第四章)
2016/6/26
计算机组成原理 计算机学院
11/12
2016/6/26
计算机组成原理 计算机学院
8/12
2） OP（6位） I（1位） A（9位）
指令直接寻址的范围为29
若采用间接寻址方式，则指令可寻址的范围 为主存容量的大小。
2016/6/26
计算机组成原理 计算机学院
9/12
第三章
补充2.（1）0 000 00 0表示为直接寻址，故有效地址EA=00000Q 2）1 000 00 1表示间接寻址，一级形式地址为00000Q，此 地址指向内容为1 000 02，也为间址，二 级形式地址为00002Q，该地址指向为内容 为0 543 04，直接寻址，因此有效地址 EA=00004Q 3）1 707 10 1表示间址，一级形式地址为00010Q，此地址 指向内容为1 000 05，也为间址，二级 计算机组成原理
计算机学院 10/12
2016/6/26
第三章
补充2. 3）1 707 10 1表示间址，一级形式地址为00010Q，此地址 指向内容为1 000 05，也为间址，二级形 式地址为00005Q，该地址指向为内容为1 000 01，仍间址，三级形式地址为00001Q， 该地址指向内容为0 467 10，直接寻址， 因此有效地址EA=00010Q 4）0 123 05Q 0表示直接寻址，故有效地址EA=00005Q
OP（6位）
X组成原理 计算机学院
5/12
8.（2）为了增加寻址方式，可以适当增加寻 址模式位，比如增加到3位，则可以表示8种 寻址方式。
OP（6位） X（3位） A
2016/6/26
计算机组成原理 计算机学院
6/12
《计算机组成原理》第四章总线与时序练习题及答案
《计算机组成原理》第四章总线与时序练习题及答案选择题目：1. 当M/IO 0=,RD 0=,WR=1时，CPU 完成的操作是（ c ）。
A. 存储器读操作B. 存储器写操作C. IO 端口读操作D. IO 端口写操作2. 8086CPU 的时钟频率为5MHz ，它的典型总线周期为（ c ）A. 200nsB. 400nsC. 800nsD. 1600ns3. 某微机最大可寻址的内存空间为16MB ，则其系统地址总线至少应有（ D）条。
A. 32B. 16C. 20D. 244. 8086的系统总线中，地址总线和数据总线分别为（ B ）位。
A. 16,16B. 20,16C. 16,8D. 20,205. 8086CPU 一个总线周期可以读（或写）的字节数为（ B ）A. 1个B. 2个C. 1个或2个D. 4个8086有16条数据总路线，一次可以传送16位二进制，即两个字节的数6. 当8086CPU 采样到READY 引脚为低电平时，CPU 将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址7. 当8086CPU读写内存的一个对准存放的字时，BHE和A0的状态为（ A ）。
A. 00B. 01C. 10D. 118. 当8086CPU采样到READY引脚为低电平时，CPU将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址9. 8086CPU的字数据可以存放在偶地址，也可以存放在奇地址。
下列说法正确的是（ A ）A. 堆栈指针最好指向偶地址B. 堆栈指针最好指向奇地址C. 堆栈指针只能指向偶地址D. 堆栈指针只能指向奇地址10. 8086CPU在进行对外设输出操作时，控制信号M/IO和DT/R状态必须是（D ）A. 0,0B. 0,1C. 1,0D. 1,111. 8086CPU复位时，各内部寄存器复位成初值。
复位后重新启动时，计算机将从内存的（ c ）处开始执行指令。
计算机组成与设计第三版 第四章课后答案
参考答案：在教学计算机中, 为控制运算器完成指定的数据运算、 传送功能，必须给出要用的数据组合、ALU要完成的运算功能、和 对运算结果的保存及送出办法； 选择送到ALU最低位的进位信号的状态，如何处理最高、最低位的 移位信号的状态，是否保存运算结果的特征位信号等问题，都要依 据指令执行的实际需求来处理，不是运算器内部功能所能包含的， 故只能到Am2901芯片之外来解决。
4.6 运算器内的乘商寄存器的移位操作与通用寄存器的移 位操作之间应有什么样的关联关系吗？为什么会是这样？
乘除寄存器的移位操作与通用寄存器的移位操作是联合 移位，没有乘除寄存器单独移位功能。当通用寄存器本 身移时，乘除寄存器不受影响。
4.8.以教学计算机为例，说明应如何控制与操作运算器完成指定的数据运算、 传送功能，为什么必须在Am2901芯片之外解决向运算器提供最低位的进位信 号，最低、最高位的移位输入信号，以及状态位的接受与记忆问题。设计完 成如下操作功能的操作步骤和必须提供的信号：把100送入R0，R0的内容送入 R1，完成R0-R1并存入R0，R1的内容减1，R1的内容送入Q，R1和Q与C联合 右移一位。
4.13.假定X=0.0110011*211,Y=0.1101101*2-10(此处的数均为二进制)。 （1）浮点数阶码用4位移码、尾数用8位原码表示（含符号位），写出 该浮点数能表示的绝对值最大、最小的（正数和负数）数值； （2）写出X、Y正确的浮点数表示（注意，此处预设了个小陷阱）； （3）计算X+Y； （4）计算X*Y。 4）计算X*Y A：阶码相加：[X+Y]移=[X]移+[Y]补=01 011+11 110=01 001 （符号位10第1位为0，不溢出；00时上溢，01时下溢） B：尾数相乘结果：0 1010110 110111 C：已满足规格化要求，不需左规，尾数不变，阶码仍为001 D：舍入处理：按0舍1入规则，尾数之后的6位110111舍去，尾数 +1=0 1010111 所以，X*Y最终浮点数格式的结果： 1 001 0 1010111，即 0.1010111*21
计算机组成原理_第4章作业
计算机组成原理作业（第四章）4.1 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
主存，Memory，也称内存，其作用是用于暂时存放CPU中的运算数据，以及与硬盘等外部存储器交换的数据。
辅存，外部存储器，存储容量大、成本低、存取速度慢，可以永久地脱机保存信息。
Cache，高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。
RAM，Random Access Memory，随机存取存储器，主要用作计算机中的主存。
SRAM，Static RAM，静态半导体随机存取存储器，具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。
DRAM，Dynamic RAM，动态半导体随机存取存储器,具有动态存取功能的内存，每隔一段时间，要刷新充电一次，否则内部的数据即会消失。
ROM，Read Only Memory，只读存储器，指只能从该设备中读取数据而不能往里面写数据的存储器。
PROM，Programmable ROM，可编程只读存储器，由用户根据需要，进行一次性写入操作。
EPROM，Erasable Programmable ROM，紫外线擦写可编程只读存储器，可进行重复擦除和写入操作，解决了PROM芯片只能写入一次的弊端。
EEPROM，Electrically Erasable Programmable ROM，电擦写可编程只读存储器，一种断电后数据不丢失的存储芯片。
CD-ROM，Compact Disc ROM，只读型光盘，这种光碟只能写入数据一次，信息将永久保存在光碟上，使用时通过光碟驱动器读出信息。
Flash Memory，闪速存储器，一种长寿命的，在断电情况下存储数据不丢失的，运行速度较快的存储器，是EEPROM的一个变种。
4.3（1）存储器的层次结构主要体现在什么地方？（2）为什么要分这些层次？（3）计算机如何管理这些层次？（1）存储器的层次结构主要体现在Cache—主存和主存—辅存这两个层次上：Cache—主存层次在存储系统中主要对CPU访存起加速作用。
计算机组成原理习题 第四章
第四章一．填空题1.根据操作数所在位置，指出其寻址方式：操作数在寄存器中，称为寻址方式；操作数地址在寄存器中，称为寻址方式；操作数在指令中，称为寻址方式；操作数地址在指令中，为寻址方式。
操作数的地址，为某一个寄存器中的内容与位移之和，则可以是、和寻址方式。
2.设字长和指令长度均为24位，若指令系统可完成108种操作，且具有直接、间接（一次间址）、变址、基址、相对、立即等6种寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占位，寻址特征位占位，可直接寻址的范围是，一次间址的范围是。
3.指令字中的地址码字段（形式地址）有不同的含意，它是通过体现的，因为通过某种方式的变换，可以得出地址。
常用的指令地址格式有、、和四种。
4.立即寻址的指令其指令的地址字段指出的不是，而是。
5.寄存器直接寻址操作数在中，寄存器间接寻址操作数在中，所以执行指令的速度前者比后者。
6.设形式地址为X，则直接寻址方式中，操作数的有效地址为；间接寻址方式中，操作数的有效地址为；相对寻址中，操作数的有效地址为。
7.变址寻址和基址寻址的区别是：基址寻址中基址寄存器提供，指令的地址码字段提供。
而变址寻址中变址寄存器提供，指令的地址码字段提供。
8.指令寻址的基本方式有两种，一种是寻址方式，其指令地址由给出，另一种是寻址方式，其指令地址由给出。
9.不同机器的指令系统各不相同，一个较完善的指令系统应该包括、、、、、等类指令。
10.常见的数据传送类指令的功能可实现和之间或和之间的数据传送。
11.设指令字长等于存储字长，均为24位，某指令系统可完成108种操作，操作码擦汗高难度固定，且具有直接、间接（一次间址）、变址、基址、相对、立即等寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占位，寻址特征占位，可直接寻址的范围是，一次间址的范围是。
12.设计器指令系统可完成98种操作，指令字长为16位，操作码长度固定。
若该指令系统具有直接、间接、变址、基址、相对、立即等六种寻址方式，则在保证最大范围内直接寻址的前提下，其指令代码中操作码占位，寻址特征占位，形式地址码占位，一次间址的范围是。
计算机组成原理—习题解答(第四章)
第四章题解计算机组成原理习题解答第四章4.2❒4.2在存储系统的层次结构中，设计高速缓冲存储器和虚拟存储器的目的各是什么？对这两个存储层次的管理有何异同点？❒题解:1、设计cache的目的是为了提高存储器的访问速度。
Cache层使得CPU在对存储器进行访问时，速度可以接近Cache的速度，容量可以达到主存的容量。
设计虚存的目的是为了提高存储器的容量。
虚拟存储技术使得用户在使用存储器时，感觉可用容量接近于辅存的容量，而访问速度上接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
2、两个存储层次管理的异同点：两个层次的功能均由系统自动实现，对用户来讲都是透明的。
第四章4.2两个存储层次均以信息块作为基本信息的传送单位，Cache存储器每次传送的信息块是定长的，只有几十字节，而虚拟存储器信息块划分方案很多，有页、段等等，长度均在几百~几百K 字节左右。
主存Cache 存储体系中CPU与Cache和主存都建立了直接访问的通道。
一旦不命中时，CPU 就直接访问主存并同时向Cache调度信息块。
而辅助存储器与CPU之间没有直接通路，一旦在主存不命中时，只能从辅存调块到主存。
Cache 存储器存取信息的过程、地址变换和替换策略全部用硬件实现，对程序员均是透明的。
而主存-辅存层次的虚拟存储器基本上是由操作系统的存储管理软件并辅助一些硬件来进行信息块的划分和主存-辅存之间的调度，所以对设计存储管理软件的系统程序员来说，它是不透明的，而对应用程序员，因为虚拟存储路提供了庞大的逻辑空间可以任意使用，是透明的。
第四章4.4❒4.4 图4-3中，如果检索寄存器的值为“**** 1011 **** ****”，屏蔽寄存器的值是什么？检索完成后，匹配寄存器中的值又是什么？❒题解：❒屏蔽寄存器的值是：0000 1111 0000 0000;完成检索后匹配寄存器的值为：01000…第四章4.74.7 将数据Cache和指令Cache分开有什么好处？答：将数据Cache和指令Cache分开有如下好处：1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成；2）指令Cache可用ROM实现，以提高指令存取的可靠性；3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。
计算机组成原理_第四版课后习题答案(完整版)
计算机组成原理_第四版课后习题答案(完整版)计算机组成原理_第四版课后习题答案(完整版)由于题目要求按照题目的格式进行回复，因此将根据“计算机组成原理_第四版课后习题答案(完整版)”的格式进行回复。
第一章介绍计算机组成原理的重要性计算机组成原理是计算机科学中最基础的一门课程之一。
它涵盖了计算机的基本组成部分，包括处理器、存储器、输入输出设备等，并通过解析计算机的工作原理和实现方式来帮助我们理解计算机的工作方式。
第一章主要介绍了计算机组成原理的重要性和作用。
在本章中，我们将学习计算机体系结构的基本概念和术语，并了解到计算机组成原理对于学习和理解计算机硬件和软件之间的关系至关重要。
第二章计算机组成原理的基础知识第二章主要介绍计算机的基本组成部分和它们的功能。
这些组成部分包括中央处理器（CPU）、存储器、输入输出设备等。
2.1 中央处理器（CPU）中央处理器是计算机的大脑，负责执行各种计算和控制任务。
它由运算器、控制器和寄存器组成。
运算器负责进行算术和逻辑运算，控制器负责解析和执行指令，寄存器用于存储指令和数据。
2.2 存储器存储器用于存储指令和数据。
它分为主存储器（RAM）和辅助存储器（如硬盘、光盘等）。
主存储器用于临时存储正在执行的指令和数据，而辅助存储器用于长期存储数据。
2.3 输入输出设备输入输出设备用于与计算机进行交互。
常见的输入设备有键盘、鼠标，常见的输出设备有显示器、打印机等。
它们使我们能够通过输入设备将数据输入到计算机中，并通过输出设备将计算机处理的结果输出。
第三章计算机的指令和指令系统第三章主要介绍计算机的指令和指令系统。
指令是计算机中最基本的操作单位，它由操作码和操作数组成。
指令系统定义了计算机所支持的指令的集合和它们的格式。
3.1 指令和指令格式指令是计算机中最基本的操作单位，它由操作码和操作数组成。
指令格式定义了指令的布局和组织方式，常见的指令格式有累加器型、立即寻址型、间接寻址型等。
计算机组成与设计第三版 第四章课后答案
4.6 运算器内的乘商寄存器的移位操作与通用寄存器的移 位操作之间应有什么样的关联关系吗？为什么会是这样？
பைடு நூலகம்
乘除寄存器的移位操作与通用寄存器的移位操作是联合 移位，没有乘除寄存器单独移位功能。当通用寄存器本 身移位时，乘除寄存器不受影响。
4.8.以教学计算机为例，说明应如何控制与操作运算器完成指定的数据运算、 传送功能，为什么必须在Am2901芯片之外解决向运算器提供最低位的进位信 号，最低、最高位的移位输入信号，以及状态位的接受与记忆问题。设计完 成如下操作功能的操作步骤和必须提供的信号：把100送入R0，R0的内容送入 R1，完成R0-R1并存入R0，R1的内容减1，R1的内容送入Q，R1和Q与C联合 右移一位。
4.8.以教学计算机为例，说明应如何控制与操作运算器完成指定的数据运算、 传送功能，为什么必须在Am2901芯片之外解决向运算器提供最低位的进位信 号，最低、最高位的移位输入信号，以及状态位的接受与记忆问题。设计完 成如下操作功能的操作步骤和必须提供的信号：把100送入R0，R0的内容送入 R1，完成R0-R1并存入R0，R1的内容减1，R1的内容送入Q，R1和Q与C联合 右移一位。
4.13.假定X=0.0110011*211,Y=0.1101101*2-10(此处的数均为二进制)。 （1）浮点数阶码用4位移码、尾数用8位原码表示（含符号位），写出 该浮点数能表示的绝对值最大、最小的（正数和负数）数值； （2）写出X、Y正确的浮点数表示（注意，此处预设了个小陷阱）； （3）计算X+Y； （4）计算X*Y。 4）计算X*Y A：阶码相加：[X+Y]移=[X]移+[Y]补=01 011+11 110=01 001 （符号位10第1位为0，不溢出；00时上溢，01时下溢） B：尾数相乘结果：0 1010110 110111 C：已满足规格化要求，不需左规，尾数不变，阶码仍为001 D：舍入处理：按0舍1入规则，尾数之后的6位110111舍去，尾数 +1=0 1010111 所以，X*Y最终浮点数格式的结果： 1 001 0 1010111，即 0.1010111*21
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章作业答案4.1 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
4.3存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
主存与Cache之间的信息调度功能全部由硬件自动完成。
而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。
因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
4. 6. 某机字长为32位，其存储容量是64KB ，按字编址其寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。
解：存储容量是64KB 时，(1)按字节编址的寻址范围就是64KB.(2)按字寻址范围 = 64K ×8 / 32=16K 字 按字节编址时的主存地址分配图如下：字地址字节地址讨论：1、在按字节编址的前提下，按字寻址时，地址的位数仍为16位，即地址编码范围仍为0~64K-1，但字(数)空间为16K 字，字地址不连续。
2、字寻址的单位为：字，不是B （字节）4.8. 试比较静态RAM 和动态RAM 。
答：静态RAM 和动态RAM 的比较见下表： 特性 SRAM DRAM 存储信息 触发器 电容 破坏性读出 非 是需要刷新 不要 需要 送行列地址 同时送 分两次送 运行速度 快 慢 集成度 低 高 发热量 大 小 存储成本 高 低 功耗 高 低 可靠性 高 低 可用性 使用方便 不方便 适用场合高速小容量存储器大容量主存0 416K ……65528 655324.9. 什么叫刷新？为什么要刷新？说明刷新有几种方法。
解：刷新——对DRAM定期进行的全部重写过程；刷新原因——因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种——集中式、分散式、异步式。
集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新；分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间；异步式：是集中式和分散式的折中。
4.11. 一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1µs。
试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少？注：该题题意不太明确。
实际上，只有异步刷新需要计算刷新间隔。
解：设DRAM的刷新最大间隔时间为2ms，则异步刷新的刷新间隔=2ms/256行=0.0078125ms =7.8125µs 即：每7.8125µs刷新一行。
集中刷新时，刷新最晚启动时间=2ms-0.1µs×256行=2ms-25.6µs=1974.4µs集中刷新启动后刷新间隔= 0.1µs即：每0.1µs刷新一行。
集中刷新的死时间=0.1µs×256 =25.6µs分散刷新的刷新间隔=0.1µs×2 =0.2µs即：每0.2µs刷新一行。
分散刷新一遍的时间=0.1µs×2×256行=51.2µs 则分散刷新时，2ms内可重复刷新遍数=2ms/ 51.2µs ≈39遍4.14. 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K×8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？解：（1）218 = 256K，则该机所允许的最大主存空间是256K×8位（或256KB）；（2）模块板总数= 256K×8 / 32K×8 = 8块；（3）板内片数= 32K×8位/ 4K×4位= 8 × 2 = 16片；（4）总片数= 16片×8 = 128片；（5）CPU通过最高3位地址译码选板，次高3位地址译码选片。
地址格式分配如下：17 15 14 12 11 03 3 124.15设CPU共有16根地址线，8根数据线，并用/MREQ（低电平有效）作访存控制信号，R/-W作读/写命令信号（高电平为读，低电平为写）。
现有这些存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。
试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。
要求如下：（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。
解：（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。
解：（1）地址空间分配图：系统程序区（ROM共4KB）：0000H-0FFFH用户程序区（RAM共12KB）：4096-------------------- 16383 （D）1，0000，0000，0000-11，1111，1111，1111（B）1000H----3FFFH。
（）（2）：ROM：4K ×4位：2片；(位扩展)RAM：4K ×8位：3片；（字扩展）选片：ROM：选择4K×4位芯片2片，位并联RAM：选择4K×8位芯片3片，字串联(RAM1地址范围为:1000H-1FFFH,RAM2地址范围为2000H-2FFFH, RAM3地址范围为:3000H-3FFFH)CPU和存储器连接逻辑图及片选逻辑如下图(1)所示：图（1）（注：修改A15 接/G2A, / MREQ接/G2B，G1接高电平（VCC）！）4.17. 写出1100、1101、1110、1111对应的汉明码。
（配偶原则）解：有效信息均为n=4位，假设有效信息用b4b3b2b1表示校验位位数k=3位，（2k>=n+k+1）设校验位分别为c1、c2、c4，则汉明码共4+3=7位，即：c1c2b4c4b3b2b1校验位在汉明码中分别处于第1、2、4位c1=b4⊕b3⊕b1c2=b4⊕b2⊕b1c4=b3⊕b2⊕b1当有效信息为1100时，c1c2c4=011,汉明码为0111100。
当有效信息为1101时，c1c2c4=100,汉明码为1010101。
当有效信息为1110时，c1c2c4=000,汉明码为0010110。
当有效信息为1111时，c1c2c4=111,汉明码为1111111。
4.18. 已知收到的汉明码（按配偶原则配置）为1100100、1100111、1100000、1100001，检查上述代码是否出错？第几位出错？解：假设接收到的汉明码为：c1c2b4c4b3b2b1纠错过程如下：P1=c1⊕b4⊕b3⊕b1P2=c2⊕b4⊕b2⊕b1P4=c4⊕b3⊕b2⊕b1如果收到的汉明码为1100100，则p4p2p1=110，说明代码有错，第6位（b2）出错，有效信息为：0110如果收到的汉明码为1100111，则p4p2p1=111，说明代码有错，第7位（b1）出错，有效信息为：0110如果收到的汉明码为1100000，则p4p2p1=011，说明代码有错，第3位（b4）出错，有效信息为：1000如果收到的汉明码为1100001，则p4p2p1=100，说明代码有错，第4位（c4）出错，有效信息为：00014.19已知接收到下列汉明码，分别写出它们所对应的欲传送的代码。
（1）1100000（按偶性配置）（4）0011001（按奇性配置）解：（1）1100000（按配偶性）注意：按偶配置，检测时，Pi=0 正确，代表本小组(gi)的1的个数为偶数。
Pi=1错误如果收到的汉明码为1100000，则p4p2p1=011，说明代码有错，第3位（b4）出错，有效信息为：1000（4）0011001（按奇配置）则：p4p2p1=000注意：按奇配置，检测时，Pi=0 错误，代表本小组(gi)的1的个数不为奇数个1Pi=1正确代表本小组(gi)的1的个数为奇数个1（正确）为了定位，可取反p4p2p1=/0/0/0=111 即第7位出错，有效信息为：10004.25 什么是程序访问的局部性？存储系统中哪一级采用了程序访问的局部性原理。