可快速编码的多码率原模图LDPC码设计

合集下载

LDPC码编译码器的设计与实现

LDPC码编译码器的设计与实现
LDPC码在深空通信中有很好的实用价值，同时LDPC码也被广泛应用于光纤通信、卫星数字视频和音频广播等领域。

在加性高斯白噪声信道环境下，BPSK 调制时，归一化最小和译码算法能很好地平衡译码性能和算法复杂度，易于硬件实现，且常以流水线的形式出现在译码器的设计中。

本文针对LDPC译码器提出一种新的设计思路，将流水线思想从译码算法本身扩展到译码器的整体设计中，设计出可以多帧并行且结构简单的译码器，最后通过仿真与实现对其性能进行验证。

本文主要的研究工作如下：首先，利用双对角QC-LDPC码校验矩阵的特点，设计双递归流水线编码器，详细介绍其编码原理与编码器的结构，并细致分析编码器的工作流程，给出仿真时序图与资源消耗情况。

其次，按照LDPC码译码算法的演化进程对概率域BP算法、对数域BP算法以及归一化最小和算法分别进行介绍，并对它们的性能进行仿真比较。

然后分别对归一化系数、迭代次数以及初始值量化位数等译码参数进行性能仿真，并根据仿真结果做出适当的选择。

之后，提出流水线式译码器的设计思想，给出归一化最小和译码算法的流水线化方法，详细介绍流水线式译码器的结构与工作原理，针对规则与准循环LDPC 码设计两款译码器，并给出仿真结果，提出进一步优化的方向。

最后，将两组编码器和译码器在FPGA实验板上进行实现，在Matlab以及串口调试助手等软件的帮助下，通过串口与计算机进行配合，组成两套编译码系统，实现数据的编译码工作，并检验编译码器在实际应用中的性能。

多元LDPC码编译码器的设计与实现

多元LDPC码编译码器的设计与实现近些年来,低密度奇偶校验码(Low Density Parity Check Codes,LDPC)因为其优异的纠错性能和高度并行的译码方案而受到极大的关注,被广泛考虑为下一代通信系统中的纠错码标准,而多元LDPC码作为二元LDPC码的延伸,并没有被人们深入的研究。

但是,相对二元LDPC码,多元LDPC码有更好的译码性能,其应用前景潜力巨大。

多元LDPC码的实现复杂度和译码器的资源消耗很大是制约其发展的重要原因,至今没有重要的硬件研究结果问世。

本文,把编码和译码协同起来考虑,提出一种基于准循环RA结构编码算法,扩展最小和(Extended Min-Sum,EMS)译码算法的多元LDPC码的编译码实现方案。

系统详细的阐述其内部结构,功能,工作原理,设计细节。

准循环的校验矩阵结构有利于高速的并行编译码,RA结构大大的简化了编码复杂度,而EMS译码算法很大程度上简化了译码实现复杂度和资源消耗。

本文采用4元LDPC码为例在Xilinx FPGA上做了实际验证,综合后的编码器时钟频率为123.277MHz,折算成编码器输出端的数据率为246.554Mbit/s,译码器工作时钟频率为175.352MHz,折合成译码器输入端的数据率最大为87.676Mbits/s,并进行相关分析和对比,证明其可用性。

本文提出一种双进双出信息调度算法,有效地提高了时钟利用率和吞吐量,译码速率增加到原来的1.93倍。

针对这些情况,本文的主要研究内容包括:首先,对多元LDPC码的校验矩阵构造方法,编码方案,几种常见的译码算法做了简单介绍,详细介绍了基于RA结构的构造方法和EMS译码算法。

其次,便于对比,详细阐述了RU编码方法和本文采用的RA结构编码方法的硬件实现具体过程,并对二者的性能进行分析,给出了相关仿真结果。

再次,系统阐述了基于EMS译码算法的译码器硬件实现方案,包括各模块功能,结构,工作原理,着重对译码器资源占用、速度、性能进行详细分析,对比,并提出一种优化的信息调度算法,证明了其可行性。

LDPC码的编译码设计与研究

LDPC码的编译码设计与研究王启玮;战兴群;严凯【摘要】LDPC码以其低复杂度的迭代译码算法和可逼近信道容量限而成为目前最佳的编码技术之一,首先介绍了LDPC码的性能和特点,并使用simulink建立仿真回路,分析不同类型校验矩阵的使用效果,得出使用非规则校验矩阵比规则校验矩阵拥有更低的误码率和更多的译码时间；然后,将LDPC编码译码技术应用到导航电文的设计中,通过仿真系统验证了其比传统导航电文更好的抗干扰能力；最后提出了针对导航电文设计的最佳编码长度,为导航电文的设计提供参考.【期刊名称】《计算机测量与控制》【年(卷),期】2013(021)003【总页数】4页(P728-731)【关键词】LDPC;编码;抗干扰;导航电文【作者】王启玮;战兴群;严凯【作者单位】上海交通大学航空航天学院,上海 200240;上海交通大学航空航天学院,上海 200240;上海交通大学航空航天学院,上海 200240【正文语种】中文【中图分类】TP3010 引言LDPC码［1］（Low Density Parity Check codes）是1962年由Gallager提出来的信道编码方案，它利用校验矩阵的稀疏性，使得译码复杂度只与码长成线性关系，在长码长的情况下仍然可以有效的进行译码，因而具有更简单的译码算法。

后来D.J.Mackay，M.Neal和N.Wiberg等人对LDPC码重新进行了研究，发现LDPC码与Turbo一样具有逼近Shannon极限的性能。

最新的研究结果显示，实验中己找到的最好LDPC码，其极限性能距Shannon理论限仅相差0.0045dB。

1 LDPC码的编码译码算法1.1 LDPC码校验矩阵的构造LDPC码的编码关键就是构造低密度奇偶校验矩阵，不仅如此，校验矩阵在译码过程中也起着至关重要的作用。

根据构造方式的不同，目前LDPC码校验矩阵主要有随机化、半随机化和结构化等几种构造方法。

随机化构造方法在LDPC码的早期研究中出现较多，以Gallager，Mackay以及Richardson等人为代表。

LDPC码编译码算法研究

LDPC码编译码算法研究LDPC码编译码算法研究LDPC码（Low-Density Parity-Check Code）是一种用于信道编码和解码的重要技术。

它具有良好的纠错性能和低复杂度的特点，被广泛应用于无线通信、数码电视、卫星通信等领域。

编译码是LDPC码的核心部分，它负责将接收到的信号进行解码，恢复出原始信号。

编译码的目标是通过最小化误码率，提高信号传输的可靠性。

根据LDPC码的特点，编译码算法主要分为迭代译码算法和非迭代译码算法两大类。

迭代译码算法是目前主流的编译码算法之一，也是LDPC码解码性能最好的算法之一。

它的基本思想是利用译码迭代过程中的反馈信息来对码字进行修正，从而减少误码率。

常见的迭代译码算法包括消息传递译码算法、概率估计译码算法等。

消息传递译码算法是一种基于图模型的编译码算法。

LDPC 码可以用图模型表示为一个二分图，其中变量节点表示码字的位，校验节点表示码字的校验位。

消息传递译码算法通过传递消息来更新变量节点和校验节点之间的关系，迭代进行，直到达到收敛条件。

这种算法具有简单、高效的特点，在LDPC码解码中得到广泛应用。

但是消息传递译码算法的计算复杂度较高，对硬件实现要求较高。

概率估计译码算法是一种基于最大似然原理的编译码算法。

该算法通过概率估计的方式进行译码，即通过估计每个码位和校验位取值的概率来进行更新。

这种算法在LDPC码解码中也有着良好的性能，常用于高信噪比环境下的译码。

相比消息传递译码算法，概率估计译码算法的计算复杂度较低，较为适合硬件实现。

非迭代译码算法是另一类LDPC码编译码算法，它与迭代译码算法不同，直接进行码字的解码，无需迭代。

在高信噪比环境下，非迭代译码算法的性能与迭代译码算法相近。

由于其简单的计算过程，非迭代译码算法适合硬件实现，适用于实时性要求较高的应用场景。

除了迭代和非迭代译码算法，LDPC码编译码算法还有其他一些改进算法。

例如，采用硬判决的信号译码算法可以减少译码所需的计算量，提高译码速度；基于信道估计的自适应译码算法可以根据信道条件进行灵活的译码，提高纠错性能。

基于FPGA的高速LDPC码编码器的设计与实现

基于FPGA的高速LDPC码编码器的设计与实现丁宏杨帅指导教师：罗武（北京大学卫星与无线通信实验室北京100871）摘要：LDPC码是通信系统中一种性能十分优秀的信道编码。

本文针对便于硬件实现的QC-LDPC码进行了编码器设计，采用多路并行、流水线结构、优化关键路径等多种手段，在Altera公司FPGA平台上实现了编码速率高达1.6Gbps的编码器，并使用逻辑分析仪验证了编码器在高速运行下结果的正确性。

关键词：LDPC，高速编码器，FPGADesign and Implementation of LDPC High SpeedEncoder on FPGADing Hong, Yang Shuai Director: Luo Wu (Satellite and Wireless Communication Lab, Peking Univeristy, Beijing, 100871) Abstact:LDPC code is a kind of channel code with good performance in communication system. In this paper, we have design a high speed encoder with QC-LDPC structure. In our design, we have adopt many methods to increase the speed of encoder, such as partial parallel strategy, pipelined structure and optimization of the shortest critical path. Finally, we have verified the correction of the encoder when it works at high speed.Key Words: LDPC, High Speed Encoder, FPGA1引言信道编码，是现代通信系统中的编码方式之一，除此之外还有信源编码、密码编码和多址编码等。

LDPC编码原理

提出的编码方案。这几种编码方案都是在线性时间内编码的有效算法，初步解决了 LDPC 码的应用所面临的一个主要问题。下面对这几种编码方案作一些简单的说明。 Richardson等提出的有效编码方案： LDPC 码的直接编码方法就是利用高斯消去法，产生一个下三角矩阵，然后进一步初等
' 变换得到右边单位阵形式 H= P | I ，由 G＝ I | P 得到生成矩阵，从而由 C=M*G 直接编
T
T T
1 1 0
0 1 1 0 0
T
0 0 1 1
T
将生成的码字v分成两部分[u,p]，u代表信息比特，p代表生成的校验比特。考虑G=[I,P]，由 GH 0 ，可以得到 IH1 IH 2 0 ，所以 P H1 H 2 ，根据 H 2 的特性可知， H 2 可以由一个特征多项式为 f D 1/ 1 D 的递归卷积码来表示。此时编码结构如下图所示：
T A C uT ET 1B D p1 0
由（1）式乘以−ET −1再加上（2）式，我们可以得到式（3）如下：
1 T A C uT ET 1B D p1 0
(3)
通过（3）式求出p1,代入（1）式，就可以得到p2,从而完成编码过程。编码复杂度的分析，因为这六个分块阵是通过对原有稀疏矩阵的列做重排获得的，所以这些分块阵依然满足稀疏性，我们可以进一步分析出求解P1 和P2 的运算量分别为o(N + g2 ) 和 o N 。由此可以看出，当g尽量小的时候，LDPC 码的编码运算量，就可以控制在线性复杂度附近。在特殊情况下，设计码字时，考虑令Φ = −ET −1B + D ,当其为Ｉ阵时，又可以进一步降低编码的复杂度，此时编码步骤可以参考如下：

LDPC码高效编译码器设计与FPGA实现

LDPC码高效编译码器设计与FPGA实现随着现代数字通信系统的飞速发展,低密度奇偶校验码(Low-DensityParity-Check)即LDPC码凭借其具有逼近香农(Shannon)极限的性能以及低复杂度的译码算法和高并行度的硬件实现架构成为了近年来信道纠错编码技术研究的重点。

本文深入研究了基于FPGA的LDPC码高效低存储量编译码器的实现方法。

论文的主要工作包括:研究LDP C码的编译码算法及并利用Matlab仿真软件完成校验矩阵的构造,对多种编译码算法进行仿真比较,最终完成高效LDPC码编译码器的FPGA实现。

本文首先介绍了LDPC码的基本概念和国内外发展现状,并通过对LDPC码的分类和表示方法的介绍引出LDPC码中的一类特殊码型——准循环低密度奇偶校验码(Quasi Cyclic-LDPC码),QC-LDPC码结合了结构性和随机性的特点,在保证LDPC码的信道性能不变的情况下,大大减小了编码算法的复杂程度,被广泛应用在众多数字通信系统当中。

其次,本文通过Matlab仿真,实现了LDPC码校验矩阵的不同构造方法,经过多次仿真测试分析各种构造方式的优缺点。

然后系统的分析和总结LDPC码的编译码方法,对传统译码算法和快速编码算法进行比较,并详细推导了LDPC码在高斯白噪声信道下置信传播译码算法的消息更新规则,以及由其演化而来的对数似然比译码算法和最小和译码算法,通过综合分析确定快速编码算法及最小和译码算法作为高效LDPC码编译码器的基本设计思想。

最后,本文根据快速编码算法,选取基于IEEE 802.16e标准的校验矩阵,只存储基矩阵中每个子矩阵的首地址,并通过正向反向双向递归计算校验位。

设计了一种高效低存储的LDPC码编码器,节省了FPGA逻辑资源开销并提高了编码速度。

而译码器的设计则根据最小和译码算法,变量节点和校验节点的更新均采用块间并行、块内串行的方式进行。

该方案可有效降低译码器对硬件存储空间的占用,并降低了译码电路的布线复杂度。

多码率并行LDPC编码器的设计与实现

多码率并行LDPC编码器的设计与实现
王博;章坚武;包建荣;许晓荣
【期刊名称】《杭州电子科技大学学报》
【年(卷),期】2012(032)004
【摘要】空间数据系统咨询委员会标准推荐了可应用于深空通信的准循环低密度校验码.但为了在同一系统实现码率可选择LDPC编码器,并解决低速率串行编码问题,该文设计并实现了多码率并行LDPC编码器的FPGA方案.根据该码的结构,设计了改进的串行和并行转换模块来保证正确地编码,并合理安排生成矩阵的存储结构和数量,以便编码通过简单的地址控制完成多码率选择编码.经分析和验证,该编码器在不增加单一码率编码资源前提下,能分别按所选码率完成不同码率编码.
【总页数】4页(P1-4)
【作者】王博;章坚武;包建荣;许晓荣
【作者单位】杭州电子科技大学通信工程学院,浙江杭州310018;杭州电子科技大学通信工程学院,浙江杭州310018;杭州电子科技大学通信工程学院,浙江杭州310018;杭州电子科技大学通信工程学院,浙江杭州310018
【正文语种】中文
【中图分类】TN919
【相关文献】
SDS标准下低码率LDPC码的编码器设计 [J], 龚杨阳;安军社;朱岩
2.多码长多码率兼容的LDPC编码器实现方法 [J], 张帆
3.码率兼容空间耦合LDPC码编码器与译码器设计 [J], 张恒皞;丛惠平;赵旦峰
4.基于DVB-S2的高速多码率LDPC编码器的FPGA设计与实现 [J], 范光荣;王华;夏添琦;匡镜明
5.多码长码率兼容的多元LDPC码及编码器设计 [J], 廉晶汇;赵旦峰;朱鹏景
因版权原因，仅展示原文概要，查看原文内容请购买。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

ｅｉｔｇｐｏｏｒｐＤＰｃｄｓｉｄｎｙｇｎｒｔａｒｘｕｈｅｅａｅｍａｒｘｏｒｔｇａｈｘｓｉｒｔｇａｈＬＣｅｏｅｂｅｅａｅｍｔｉ．ｂｔｔｅｇｎｒｔｔｉｆｐｏｏｒｐｎｏｓ
关键词：原模图Ｕ）Ｃ码；速编码；ＥＰ快ＢＲ性能；Ｂ００Ｇ２６０码中图分类号：Ｎ９１２Ｔ１．文献标志码：Ａ
Ｄｅｉｎｏｕｔ・ａｅｐｏｏｒｐｓｇｆｍｌｉｒｔｒｔｇａｈＬＤＰＣｏｅｔｆｓｎｏｉｃｄｓｗｉｈａｔｅｃｄｎｇ
ＡｂｔａｔＴｈｅｌｐｌａｉｎｏｒｔｇａｈＬｓｒｃ：ｅｒａｐｉｔｆｐｏｏｒｐＤＰｃｄｓｉｖｌｅｗｏｐｏｌｍｓａｔｎｏｉｇａｄｔｅａｃｏＣｏｅｏｖｓｔｒｂｅ：ｆｓｃｎｎｈｎｅｄｅｃｉｇｃｍｐｅｉ．ＰｏｏｒｐＤＰＣｃｅｕｔｆｒｆｓｅｏｉｇｃｍｐｒｇｗｉｔｅＤＰｎｏｎｏｌｘｔｄｙｒｔｇａｈＬｏｓｓｉｏａｔｄｃｎｄｄｏａｉｔｏｈｒＬＣｎｈｃｄｓｕｒｔｇａｈＬｏｅ，ｂｔｐｏｏｒｐＤＰｃｄｓａｅｎｔｎｃｓａｉｂｅｔｃｉｖａｔｅｃｉｇ．ＴｈｎｏｉｇｏＣｅｒｏｅｅｓｒｌａｌｏａｈｅｅｆｓｎｏｎｏｙｄｅｅｃｎｆｄ
ＬＤＰｃｄｓｉｎｔｓａｓ．ＴｈｓｒｔｇａｈＵ）ＣｏｅｘｓｓｅｃｄｎｏｌｘｔＣｅｏｐｒｅｏｓｕ，ｐｏｏｒｐＰｃｄｓｅｉｔｎｏｉｇｃｍｐｅｉｙ，ｗｈｃｋｓｉｉｈｍａｅｔ
ｄｆｉｕｔｆｒｅｃｄｒｈｒｗａｅｉｌｅｔｔｎ．ＩｒｅｏｌｗｅｈｎｏｉｇｃｍｐｅｉｆｐｏｏｉｃｌｏｎｏｅａｄｒｍｐｅｎａｉｍｏｎＯｄｒｔｏｒｔｅｅｃｎｏｌｘｔｏｒｔ— ｄｙ
比，原模图ＬＰＤＣ码的结构适合快速解码，不一定能够实现快速编码．但现有的原模图ＬＰＤＣ码的编码是根据生成矩阵进行编码，因其生成矩阵不是稀疏的，以存在编码复杂性问题，所这给编码器的硬件实现带来较大的困难．了降低原模图Ｕ）Ｃ码编码复杂度，文提出一种可快速编码的多为Ｐ本
ｃｉｇａｇｒｔｍｓｏｈｒｐｓｄｍｕｔｒｔｒｔｇａｈＬＤＰｃｅａｅｕｅｅｃｄｎｍｐｅｉｄｏｎｌｏｉｈｆｔｅｐｏｏｅｌ —ａｅｐｏｏｒｐｉＣｏｓｃｎｒｄｃｎｏｉｇｃｄｏｌｘｔｙ
，
ＷＡＮＧｉａＸＩＫａｙｏ，ＡＯｎＹａｇ
（ｃｏｌｆｏｕｅａｄＩｆｒｔｎＴｃｎｌｇ，ｅｉｇＪｏｏｇＵｎｖｒｔ，ｅｉ００４ＣｉａＳｈｏｏｍｐｔｎｎｏｍａｉｅｈｏｏｙＢｉｎｉｔｎｉｓｙＢｉｎ１０４，ｈｎ）Ｃｒｏｊａｅｉｊｇ
可快速编码的多码率原模图ＬＣ码设计ＤＰ
王铠尧，扬肖
（北京交通大学计算机与信息技术学院，北京１０４）００４
Hale Waihona Puke 摘要：模图Ｕ）Ｃ码的实际应用涉及到两个问题：速编码和编码复杂性．其他Ｕ）Ｃ码相原Ｐ快与Ｐ
第３５卷第２期
２１０１年４月
北
京
交
通
大
学
学
报
Ｖ０．５Ｎｏ２１３．
Ａｏ．２１ｒ０１
ＯＵＲＮＡＬ０ＦＥＵＩＢＮＧ儿Ａ０ＴｏＮＧＵＮＩＶＥＲＳＴＹＩ
文章编号：６３０９（０１０ —０８０１７ —２１２１）２０１ —７
ｇａｈＬＣｄｓｈｓｐｐｒｐｏｏｅｅｉｎｏｌｉａｅｐｏｏｒｐＤＰｃｄｓｗｉｈｆｓｎｄｒｐＤＰｃｅ，ｔｉａｅｒｐｓｓａｄｓｇｆｍｕｔｒｔｒｔｇａｈＬｏ — Ｃｏｅｔａｔｅｃ — ｏｉｇ；ＴｈｒｐｓｄｍｕｔｒｔｒｔｇａｈＬｎｅｐｏｏｅｌ —ａｅｐｏｏｒｐＤＰＣｃｄｓｄｏｘｓｉｔ一ｓｕｔｅｍｏｅｈａｔｅ — ｉｅｏｎｔｅｉｇｒｈ４；Ｆｒｈｒｒ．ｔｅｆｓｎｏｔ
码率原模图ＬＣ码的设计，出的多码率原模图ＬＰＤＰ提ＤＣ码不存在４环，低码重码，快速编码无其
算法能够降低编码复杂性，使编码器的硬件易于实现．ＡＮ信道仿真结果表明，出的可快在ＷＧ提速编码的多码率Ｕ）Ｃ码的误码率性能和纠错性能优于Ｇ２６０Ｕ）Ｃ码．ＰＢ００Ｐ