重离子加速器同步定时触发系统的实现

第４８卷第１０期原子能科学技术Ｖｏｌ．４８，Ｎｏ．１０　２０１４年１０月Ａｔｏｍｉｃ　Ｅｎｅｒｇｙ　Ｓｃｉｅｎｃｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ　Ｏｃｔ．２０１４重离子加速器同步定时触发系统的实现赵　江１，２，陈又新１，黄玉珍１，张华剑１，２，吴凤军１，２，闫怀海１，周忠祖１，高大庆１（１．中国科学院近代物理研究所，甘肃兰州　７３００００；２．中国科学院大学，北京　１０００４９）摘要：同步定时触发系统是重离子同步加速器的控制核心，控制磁场电源对带电离子束进行同步加速，其对可靠性和定时精度要求高。

在重离子治癌、材料辐照等领域的发展中，为了满足这些领域对重离子同步加速器小型化的需求，本文以ＮＩＯＳＩＩ为核心处理器，结合ＦＰＧＡ上的可编程片上系统（ＳＯＰＣ），实现了一种基于可编程硬件的同步定时触发系统。

该系统可控制延时精度，且使用灵活、可靠，易升级，向小型化的同步加速器及重离子治癌等应用工程提供了切实可行的方案。

关键词：重离子；治癌；加速器；定时系统；ＦＰＧＡ中图分类号：ＴＰ２７３ 文献标志码：Ａ 文章编号：１０００－６９３１（２０１４）１０－１８９９－０５ｄｏｉ：１０．７５３８／ｙｚｋ．２０１４．４８．１０．１８９９Ｉｍｐｌｅｍｅｎｔ　ｏｆ　Ｓｙｎｃｈｒｏｎｏｕｓ　Ｔｉｍｉｎｇ　Ｔｒｉｇｇｅｒ　Ｓｙｓｔｅｍｉｎ　Ｈｅａｖｙ　Ｉｏｎ　ＡｃｃｅｌｅｒａｔｏｒＺＨＡＯ　Ｊｉａｎｇ１，２，ＣＨＥＮ　Ｙｏｕ－ｘｉｎ１，ＨＵＡＮＧ　Ｙｕ－ｚｈｅｎ１，ＺＨＡＮＧ　Ｈｕａ－ｊｉａｎ１，２，ＷＵ　Ｆｅｎｇ－ｊｕｎ１，２，ＹＡＮ　Ｈｕａｉ－ｈａｉ　１，ＺＨＯＵ　Ｚｈｏｎｇ－ｚｕ１，ＧＡＯ　Ｄａ－ｑｉｎｇ１（１．Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｍｏｄｅｒｎ　Ｐｈｙｓｉｃｓ，Ｃｈｉｎｅｓｅ　Ａｃａｄｅｍｙ　ｏｆ　Ｓｃｉｅｎｃｅｓ，Ｌａｎｚｈｏｕ７３００００，Ｃｈｉｎａ；２．Ｕｎｉｖｅｒｓｉｔｙ　ｏｆ　Ｃｈｉｎｅｓｅ　Ａｃａｄｅｍｙ　ｏｆ　Ｓｃｉｅｎｃｅｓ，Ｂｅｉｊｉｎｇ１０００４９，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：　Ｔｈｅ　ｓｙｎｃｈｒｏｎｏｕｓ　ｔｉｍｉｎｇ　ｔｒｉｇｇｅｒ　ｓｙｓｔｅｍ　ｉｓ　ｔｈｅ　ｃｏｎｔｒｏｌ　ｃｏｒｅ　ｏｆ　ａ　ｈｅａｖｙ　ｉｏｎ　ｓｙｎ－ｃｈｒｏｔｒｏｎ　ａｎｄ　ｃｏｎｔｒｏｌｓ　ｍａｇｎｅｔｉｃ　ｆｉｅｌｄ　ｐｏｗｅｒ　ｓｕｐｐｌｙ　ｔｏ　ａｃｃｅｌｅｒａｔｅ　ｃｈａｒｇｅｄ　ｉｏｎ　ｂｅａｍ．Ｔｈｅｈｉｇｈ　ｒｅｌｉａｂｉｌｉｔｙ　ａｎｄ　ｈｉｇｈ　ｔｉｍｉｎｇ　ｐｒｅｃｉｓｉｏｎ　ａｒｅ　ｒｅｑｕｉｒｅｄ　ｆｏｒ　ｔｈｅ　ｓｙｓｔｅｍ．Ｗｉｔｈ　ｔｈｅ　ｄｅｖｅｌｏｐ－ｍｅｎｔ　ｏｆ　ｓｏｍｅ　ｄｏｍａｉｎｓ，ｓｕｃｈ　ａｓ　ｔｈｅ　ｈｅａｖｙ－ｉｏｎ　ｃａｎｃｅｒ　ｔｈｅｒａｐｙ　ａｎｄ　ｔｈｅ　ｍａｔｅｒｉａｌ　ｉｒｒａｄｉａ－ｔｉｏｎ，ａ　ｓｙｎｃｈｒｏｎｏｕｓ　ｔｉｍｉｎｇ　ｔｒｉｇｇｅｒ　ｓｙｓｔｅｍ　ｉｎ　ｓｙｎｃｈｒｏｔｒｏｎ　ｗａｓ　ｐｒｅｓｅｎｔｅｄ　ｉｎ　ｏｒｄｅｒ　ｔｏ　ｍｅｅｔｔｈｅ　ｒｅｑｕｉｒｅｍｅｎｔ　ｏｆ　ｍｉｎｉａｔｕｒｉｚｉｎｇ　ａｃｃｅｌｅｒａｔｏｒ．Ｔｈｉｓ　ｓｙｓｔｅｍ　ｗａｓ　ｉｍｐｌｅｍｅｎｔｅｄ　ｂａｓｅｄ　ｏｎ　ｔｈｅｐｒｏｃｅｓｓｏｒ　ＮＩＯＳＩＩ　ａｎｄ　ｃｏｍｂｉｎｅｄ　ｗｉｔｈ　ｔｈｅ　ＳＯＰＣ　ｏｎ　ＦＰＧＡ．Ｉｔ　ｉｓ　ｆｌｅｘｉｂｌｅ，ｒｅｌｉａｂｌｅ，ｅａｓｙｔｏ　ｕｐｇｒａｄｅ，ａｎｄ　ｈａｓ　ｃｏｎｔｒｏｌｌａｂｌｅ　ｄｅｌａｙ　ｐｒｅｃｉｓｉｏｎ．Ｔｈｅ　ｓｙｓｔｅｍ，ａｓ　ａ　ｆｅａｓｉｂｌｅ　ｓｃｈｅｍｅ，ｃａｎｂｅ　ｓｕｉｔａｂｌｅ　ｆｏｒ　ｔｈｅ　ｍｉｎｉａｔｕｒｉｚｅｄ　ａｃｃｅｌｅｒａｔｏｒ　ａｎｄ　ａｎｙ　ａｐｐｌｉｃａｔｉｏｎ　ｅｎｇｉｎｅｅｒｉｎｇ　ｌｉｋｅ　ｈｅａｖｙ－ｉｏｎ　ｃａｎｃｅｒ　ｔｈｅｒａｐｙ．Ｋｅｙ　ｗｏｒｄｓ：ｈｅａｖｙ　ｉｏｎ；ｃａｎｃｅｒ　ｔｈｅｒａｐｙ；ａｃｃｅｌｅｒａｔｏｒ；ｔｉｍｉｎｇ　ｓｙｓｔｅｍ；ＦＰＧＡ收稿日期：２０１３－１１－２５；修回日期：２０１４－０２－１１基金项目：国家自然科学基金资助项目（１１１０５２０４）；中国科学院西部之光人才培养计划资助项目（Ｙ４１６０１０ＸＢ０）作者简介：赵　江（１９７８—），男，甘肃陇南人，高级工程师，博士研究生，核技术及应用专业 同步定时触发系统作为同步加速器的重要组成部分，通过分发事件的方式驱动磁场电源等前端设备对离子进行加速。

一般而言，同步定时触发系统不仅要满足一定的定时精度，还要可靠性高。

在国内外，许多加速器实验室利用第三方软硬件平台已实现了多种同步定时触发系统，如基于ＰＸＩｅ、ＶＭＥ、ＰＣＩ和ＣＰＣＩ总线的定时触发系统。

这些系统的成本高，软硬件不易裁剪，因此它们适用于大型加速器系统。

兰州重离子加速器冷却储存环（ＨＩＲＦＬ－ＣＳＲ）是一种全粒子、多用途的大型同步加速器［１］，基于该系统，中国科学院近代物理研究所已成功研制了重离子肿瘤治疗技术。

为推广这种技术，一种重离子治癌专用装置正在建设中。

该装置由ＥＣＲ离子源、回旋加速器、低能束运线、同步加速器、高能束运线及４个治疗终端组成。

与ＨＩＲＦＬ－ＣＳＲ不同的是，该装置中大部分磁铁电源采用基于ＦＰＧＡ控制器的数字电源方案。

相对于模拟电源，数字电源能接收并处理数字信号，因此，数字电源进入加速器系统改变了加速器电源的测控方式。

为满足这种小型医用加速器建设的需求，结合小型医用加速器的粒子单一、触发事件组合固定等特点，研制低成本、灵活、高效的同步定时触发系统十分必要。

本工作采用ＡＬＴＥＲＡ公司的可编程片上技术实现一种基于可编程硬件的同步定时触发系统。

结合数字脉冲电源，对该系统进行同步触发测试。

１　重离子同步加速重离子同步加速器采用高频变谐波同步加速的方式对重离子进行同步加速，是通过同步改变磁场和高频电场频率来实现的［２］。

重离子在偏转磁场作用下作闭合轨道运动，随着离子能量的增加，偏转磁场与加速离子的高频电场频率也同步增加［３］，这样就可维持离子在固定轨道上的谐振加速。

在谐振加速的同时，磁场电源系统提供加速偏转磁场。

其中，二极磁铁电源、四极磁铁电源、注引切割磁铁电源等数以百计的电源均要同步运行。

特别在加速不同能量的离子时，磁场电源要能输出不同的电流波形。

这些同步动作是由同步定时触发系统来驱动完成的。

同步定时触发系统可通过分发不同事件的方式来实时通知磁场电源更换电流的参考波形或同步输出电流，以加速不同离子、不同能量的束流。

因此，同步定时触发系统的可靠性、实时性、定时精确性对离子的同步加速产生重要影响。

分发的不同事件表现为一系列的事件序列，在同步触发系统的光纤网络上实时传输，即同步定时触发系统是重离子同步加速器对带电离子进行同步加速的驱动器。

２　同步定时触发系统设计２．１　系统结构重离子同步定时触发系统作为同步加速器的组成部分，包括事件的组织、控制、传输、接收等环节。

考虑到小型化同步加速器是一种专用、结构紧凑、可靠性高的装置，同时为提高系统集成度，增加安全联锁保护功能，系统采用一种树形结构，如图１所示。

该系统由操作软件、事件控制器、中心扇出器、前端扇出器组成。

图１　同步定时触发系统Ｆｉｇ．１　Ｓｙｎｃｈｒｏｎｏｕｓ　ｔｉｍｉｎｇ　ｔｒｉｇｇｅｒ　ｓｙｓｔｅｍ２．２　工作原理同步定时触发系统的主要任务是在每个加速周期内，将代表不同意义的触发事件分发到前端设备。

当重离子同步加速器的磁场电源收到触发事件时，电源控制器根据收到的触发事件或选择电流参考波形、或启动输出电流、或不作任何动作。

因此，为了使同步触发信号以无时间差的方式同时到达多台磁场电源端，且能区分不同离子、不同能量的电流参考波形，系统采用一种事件触发的方式，即按加速要求定义一种定长的二进制序列（１～１　０２４ｂｉｔ），用以代表不同的触发事件，送入磁场电源控制器，以指示电源执行某种动作［４］。

一般情况下，触发事件至少包含两种：更换波形事件和同步启动事００９１原子能科学技术 第４８卷件。

在加速器运行的过程中，根据设定的顺序和时间间隔，这些触发事件周期性地被送入电源端，以进行连续加速。

对ＨＩＲＦＬ－ＣＳＲ而言，这个周期通常有十几秒。

分发事件的顺序是固定的。

首先，事件控制器根据加速要求先送出更换波形事件，事件经过等长光纤、中心扇出器和前端扇出器，以接近无时间差的方式到达多台电源端。

此时，电源因收到更换波形事件而选择事件指定的波形，并开始等待，等待的时间就是设定的延时，若延时完成，事件控制器将立即送出同步启动事件，当电源收到同步启动事件时，系统便启动一次加速过程。

同步加速器对事件延时的精度要求高，一般要小于５００ｎｓ［５］，这由同步定时触发系统保证。

除了用于组织触发事件和延时，操作软件还用于控制事件发送过程的启动、停止及运行模式。

触发事件和延时列于表１。

系统可根据加速器的要求定义事件组合，通过发送这些事件组合的方式来驱动前端控制器产生多种行为。

对同步加速器而言，分发不同的事件组合意味着加速不同种类的离子或加速不同能量的离子。

表１　触发事件和延时Ｔａｂｌｅ　１　Ｔｒｉｇｇｅｒ　ｅｖｅｎｔ　ａｎｄ　ｄｅｌａｙ触发事件１０６触发延时／μｓ１０（１～１　０２４ｂｉｔ）１１１（１～１　０２４ｂｉｔ）１７３　系统实现３．１　事件控制器１）硬件平台同步定时触发系统的核心是事件控制器。

可编程片上系统（ＳＯＰＣ）是一种特殊的嵌入式系统，其基于ＦＰＧＡ电路，具有灵活的设计方式，可裁减、可扩充、可升级，具备软硬件在系统可编程能力。

ＡＬＴＥＲＡ公司的ＳＯＰＣ技术，提供以ＮＩＯＳＩＩ（３２ｂｉｔ处理器）和实时多任务操作系统为中心的软件设计技术及丰富的ＩＰＣｏｒｅ，这使ＦＰＧＡ灵活的硬件设计与处理器的强大软件功能有机地结合在一起，从而实现软硬件协同设计。

采用这种协同设计方法，能高效地实现事件控制器，其硬件结构如图２所示。

运用硬件描述语言把系统需要的事件控制功能转化为ＳＯＰＣ的一个外围Ｉ／Ｏ块，即触发模块。

这样，ＮＩＯＳＩＩ既能通过以太网（Ｅｔｈｅｒｎｅｔ）或通用异步收发器（ＵＡＲＴ）与上位机进行数据交互，又能通过Ａｖａｌｏｎ总线与触发模块交互数据。

ＮＩＯＳＩＩ的嵌入式程序要编译成ｅｌｆ格式的文件才能烧入外部ＦＬＡＳＨ，并借助外部ＲＡＭ运行。

图２　事件控制器硬件结构Ｆｉｇ．２　Ｈａｒｄｗａｒｅ　ｓｔｒｕｃｔｕｒｅ　ｏｆ　ｅｖｅｎｔ　ｃｏｎｔｒｏｌｌｅｒ２）触发模块的实现触发模块是事件控制器的核心功能单元，通过ＶＨＤＬ编程来实现，其工作原理如图３所示。

触发模块是通过读写控制寄存器并利用双口ＲＡＭ交换数据的方式工作的。

根据加速要求而设置的更换波形事件、同步启动事件及其相应的延时通过Ａｖａｌｏｎ总线分别写入事件ＲＡＭ（１～１　０２４ｂｉｔ）和延时ＲＡＭ（１～１　０２４ｂｉｔ）。