第九章 8255汇编语言

合集下载

汇编语言第9章 程序设计与调试

汇编语言第9章 程序设计与调试
第9章 程序设计与调试
顺序程序 分支程序
循环程序
第9章 程序设计与调试
教学建议:如何上机环境许可,该 章可以不用 PPT ,直接通过在记事 本里编写程序,以及进行调试 来介 绍。向学生展示具体写程序的思路 和思维过程以及调试过程。而不是 对着已经写好的程序来分析程序。
9.1 顺序程序 例9.1:
.Model small .stack .data x db 5 ;数据定义 y db ? ;存放结果
9.1 顺序程序 例9.1:
.code ;定义代码段 .startup Mov al,x ;程序代码 Mul al Mov y,al .exit 0 ;程序结束点,返回 DOS End
9.2 分支程序 例9.2: .model small .stack .data X dw ? Y dw ? .code .startup
9.3 循环程序 例9.3:
cmp dl,0ah ;判断其值是在0-9之 间,还是在A-F之间 jl disp add dl,7 ;做加法 disp:add dl,30h ;显示 mov ah,2 int 21h pop cx loop next .exit 0 end
.stack .data .code .startup
9.3 循环程序 例9.3:
mov bx,1234H ;BX中存放要显示的 值 mov cx,4 设置循环次数 next:push cx mov cl,4 rol bx,cl ;循环左移,将高位移至 低位 mov dl,bl and dl,0fh ;取出低位的值
9.2 分支程序 例9.2:mov X,-2 ;X赋初值
cmp X,0 ;判断X≥0? jge bin ;X≥0时,转移到 BIN mov Y,-1 jmp next bin:jz equl mov Y,1 jmp next equl:mov Y,0 next:.exit 0 end

微机接口第九章8255A-讲义

微机接口第九章8255A-讲义

(3) 方式控制字和按位置位/复位控制字均 写入同一个控制寄存器地址,二者通过最高 位D7来区别。D7=1为方式控制字,D7=0为按 位置位/复位控制字。
2. 工作方式
(1) 方式0 —— 基本输入/输出方式 方式0是一种基本输入输出工作方式,它
的24条I/O线可以全部都用作传送数据,不设 置应答信号线,常用于无条件传送,输出有锁 存,输入只有缓冲能力而无锁存功能。
实现并行通信的接口称之为并 行接口。
8255A 是 Intel86 系 列 微 处 理 机 的 配 套 并 行 接 口 芯 片 , 它 可 为 86 系 列 CPU与外部设备之间提供并行输入/输 出通道。
11.1 可编程并行接口芯片8255A
一、8255A的内部结构和引脚信号
1. 8255A内部结构
序号
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
. 通道A .
37 18
.PPAB70
• •
. 通道B

.
25
PB7
14 15
P.C0
16 17 13 12
. 通道C .
11
10
PC7
外设接口
* PA7~PA0:A端口数据信号引脚 * PB7~PB0:B端口数据信号引脚 * PC7~PC0:C端口数据信号引脚 * D7~D0: 8255A的8位数据线
8255A 可 编 程 外 围 设 备 接 口 (Programmable Peripheral Interface, 简写 为PPI) ,其内部结构如图所示。
A组控制 部件
双向 数据总线 缓冲器
D7~D0
RD WR
AA01
CS RESET

微机接口第九章8255A-116页文档资料

微机接口第九章8255A-116页文档资料
INTE:中断允许信号。
(3) 工作方式2——双向选通输入/输出方式
方式2只允许A组采用,此时端 口A变为双向,允许数据在同一组8 条线上发送和接收。
下图示出方式2操作内部结构图。
图11.10 端口A方式2控制字
图11.11 端口A工作在方式2的端口状态
OBFA:输出缓冲器满信号,向外设输出, 低电平有效。
(3) 方式控制字和按位置位/复位控制字均 写入同一个控制寄存器地址,二者通过最高 位D7来区别。D7=1为方式控制字,D7=0为按 位置位/复位控制字。
2. 工作方式
(1) 方式0 —— 基本输入/输出方式 方式0是一种基本输入输出工作方式,它
的24条I/O线可以全部都用作传送数据,不设 置应答信号线,常用于无条件传送,输出有锁 存,输入只有缓冲能力而无锁存功能。
;初始化程序段
MOV DX , 0FFFEH
MOV AL , 81H
; A口方式0输出, C口上半部输出, ;下半部输入
OUT DX , AL ; 输出工作方式字
MOV AL , 0FH ; C口的置位/复位控制字,
OUT DX , AL
; 使PC7 = 1, 即置STROBE= 1
PUSH AX
图11.12 方式0的打印机接口
本例中,CPU与8255A采用查询方式输 出数据。端口A设置为方式0,输出打印数据, 端口C的PC7产生负脉冲选通信号,PC2连接 打印机的BUSY信号查询其状态,PC0连接打 印机的ACK信号。
假设8255A的A、B、C口的I/O地址为 FFF8H、FFFAH和FFFCH,控制端口地址为 FFFEH。
输入
输出
输出
输出
输入
输入
输出

汇编输入输出与接口技术 8255

汇编输入输出与接口技术 8255

26
例1. 简单输入接口设计
2.检测一个开关的状态。若开关为闭合(0)状态,TEMP 单元为1;若开关为断开(1)状态,TEMP单元为0。(设端 口地址仅为380H)
硬件电路: 控制程序: TEMP DB 0
MOV DX,380H IN AL,DX AND AL,80H JZ ON MOV TEMP,0 JMP BAK MOV TEMP,1 ret
完成全部接口 控制操作
协调CPU与外设动作
匹配速度
3
一. 接口的基本概念
3.接口控制方式
①查询方式
中央处理器在数据传送之前通过接口的状态设置存 储电路询问外设,待外设允许传送数据后才传送数据。 CPU需要完成以下操作: CPU向接口发出传送命令,输入数据或输出数据; 中央处理器查询外设是否允许传送。 在查询方式下,中央处理器需要花费较多的时间去不 断地“询问” 外设,外设的接口电路处于被动状态。
端口地址译码部分
PC机的I/O端口地址译码仅使用了地址总线的低 10位,即只有地址线A9~A0用于I/O地址译码。
14
二. I/O指令和I/OAEN(地 址允许)参与译码。AEN=1, DMA控制三总线,进行DMA传 送; AEN=0开启译码器
A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 1 0 0 0 0 0 0 X
10
二. I/O指令和I/O地址译码
1.输入输出指令 (1)输入指令IN
IN ACC,PORT ;直接端口寻址。端口地址由指令
中的8位立即数指定,所以直接寻址地址为00H~ 0FFH,256个端口
IN ACC,DX;间接端口寻址。端口地址由DX内容
确定,即端口地址>0FFH时,应使用DX间址

9接口技术及8255

9接口技术及8255
CPURD#状位数据输入 外设 回答
INTR
8255
数据
数据输出过程 :
数据
数据输出 回答
输出准备好
CPU
WR#
状态位
数据输出 外设 准备好
INTR
8255
数据
9.2 可编程并行通信接口8255A
可编程 通过软件设置工作方式 连接外部设备时,通常不需再附加外
部电路 9.2.1 8255A的内部结构 9.2.2 8255A的芯片引脚信号 9.2.3 8255A的控制字 9.2.4 8255A的工作方式及其应用
9.2.4 8255A的工作方式
方式0——基本的输入输出方式 方式1——选通的输入输出方式 方式2——双向传输方式
方式0——基本的输入输出方式
(1)工作特点:分4部分定义
A口 B口 C口高四位 C口低四位
0/1 0/1 0/1
0/1
可独立定义输入/输出,共有16种组合。
(2) 方式0的输入时序
有三种基本工作方式: 方式0——基本的输入输出方式 方式1——选通的输入输出方式 方式2——双向传输方式
只有端口A能工作在方式2 同一组的两端口可分别工作在输入和输
出方式
例题
v (1)分析连线图,计算出每个8255芯 片各个端口的地址;
v (2)按不同工作方式要求确定两个 8255芯片各自的方式控制字;
D7~D0 RESET
PA7~PA0 PB7~PB0 PC7~PC0
PA7~PA0 PB7~PB0 PC7~PC0
74 LS 13 8 真 值 表
端口地址分配
芯片 8255(1)
8255(2)
端口名称 端口A 端口B 端口C 控制口 端口A 端口B 端口C 控制口

第9章 8255A(20150524)

第9章 8255A(20150524)

微型计算机原理与应用
(2) 方式1(选通输入输出方式) ①工作特点 与方式0不同,它要利用端口C所提供的选通信号和应答信号, 来控制A口和B口输入/输出操作。 PA、PB可以分别作为数据输入、输出端口,四种组合。 PC口的某3根引脚作为联络信号。 其间使用C口的6根线(PC0—PC5)作为控制线,此时总会有 其它2根线( PC6、PC7)通过控制字中的D3位设置可作为输入或输 出线。
微型计算机原理与应用
A口工作在方式2时,C口有5根引脚作为A口的联络信号, 是方式1下A口输入、输出联络信号的组合。 D7~D0 PA7~PA0 与
端口B:可以设置为一个8位的输入/输出端口。输入不能锁存, 具有两种工作方式。 端口C:可以设置为一个8位的输入/输出端口,也可以设置为 两个4位的输入/输出端口。另外端口C具有寻址功能,能作为 联络线配合端口A和B工作,分别用来为A口和B口输出控制信号 和输入状态信号。
微型计算机原理与应用
(2)A组和B组控制逻辑 A组控制电路包括A端口和C端口的高4位(PC7-PC4)的工作方 式和读写操作
数据总线 D0~ D7
数据总线 缓冲器
端口C (高半部分)
PC4~PC7
RD WR A0 A1 RESET CS
端口C (低半部分) 读/写 控制逻辑
PC0~PC3
B组控制
端口B
PB0~PB7
微型计算机原理与应用
(1)数据端口:
端口A:可以设置为输入端口,也可以设置为输出,还可以设 置为双向的8位数据端口。有锁存器和缓冲期,具有三种工作 方式。
INTR:中断申请信号(高电平或上升沿有效输出给CPU) • 8255A 发出, 用来向CPU发出中断申请。 • 当OBF 、ACK、INTE均为1时,8255A自动发出INTR。 • INTRA— PC3 INTRB— PC0 该信号由C口的PC3和PC0输出给CPU 。

第9章_8051扩展资源的C编程 + 8253+8255+8155+ (1)


8 373
D0~D7 A0 A1 8253 8 CS
CLK0
CLK1 CLK2
154
RD WR P1.7
RD WR GATE0,1,2
计数器 0
GATE0
CLK0
例 测3个通道脉冲信号的计数 率。
采用8253可同时测3个通道脉 冲信号。 程序如下:
T0
计数器 1
GATE1
CLK1
P1.7
计数器 2
GATE2
OUT
OUT
5
4
3
2
1
0(5) 4
3
2
特点: (1)与方式2相同,有自动装入计数初值的能力。 (2)计数初值为偶数时,在前一半的计数过程中输出高电平, 后一半的计数过程中输出低电平,输出波形为对称的方波。
(3)当计数初值为奇数时,输出高电平比输出低电平的 16 时间多一个时钟脉冲,波形为不对称方波。
WR
GATE
4
CW
N=4

3 2 1 0
OUT
方式0的三个特点: (1)控制字写入控制寄存器后,输出端OUT立即输出低 电平。写完计数初值后,若GATE为高电平,在CLK的下 降沿开始计数,输出OUT仍为低电平。当计数到0时, OUT立即输出高电平,并一直保持。
7
CLK WR
GATE
OUT 4 3 2 1 0
如 XBYTE[0x1234] = 0x56; 则等价于 mov dptr,#1234h mov @dptr,#
28
#include<absacc.h> #include<reg51.h> #define uchar unsigned char #define uint unsigned int #define COM8253 XBYTE[0x8003] #define C1 XBYTE[0x8000] #define C2 XBYTE[0x8001] #define C3 XBYTE[0x8002] #define SNUM 1 sbit P1_7=P1^7; /*门控端*/ uchar it=20; uchar sn=SNUM; uint idata BUF8253[3]; /*计数率缓冲区*/

微机原理:第9章 可编程并行接口芯片8255A

➢ 每个端口的并行数据宽度为8位;
➢ A、B、C端口可分别与不同的外设进行数据交换, 亦可联合使用,可以用中断方式实现CPU与外设的 数据传递;
➢ 提供方式0、1、2共3种工作方式,可以编程设定;
➢ 价格低廉,使用方便,可以直接与Intel系列的芯片 连接使用,在中小系统中有着广泛的应用。
-4-
并行通信接口
-7-
并行通信接口
2. 8255A的引脚功能
8255A为40引脚DIP, 除电源、地线外,其余引 脚可分为两组:
➢ 与外设连接的引脚:
共24条,分为PA7~0,PB7~0 , PC7~0三组,对应A、B、C口;
所有引脚均为双向三态的。
➢ 与CPU连接的引脚:
数据线D7~0 ,双向三态,与系 统数据总线相连;
并行接口的数据宽度多组织为CPU的整字长; 电路连接相对简单,易于编程控制; 可用分立元件或小规模集成电路配合实现,也可以直接选
用可编程并行接口芯片,如Intel 8255A。
-3-
并行通信接口
9.2 并行接口芯片8255A
Intel 8255A是通用的可编程的并行接口芯片。
➢ 有3个独立的I/O端口,分别称为A、B和C端口;
-6-
并行通信接口
➢ 读/写控制逻辑:完成8255A内部读/写控制功能。 与6条输入控制线相连; 接收输入的地址、读/写和系统复位等控制信号,并
将其转变为8255A内部控制信号送往A、B组控制电 路和各I/O口。 ➢ 数据总线缓冲器:一个8位双向三态缓冲器。 是8255A与系统数据总线的接口; 数据传送方向及三态由读写控制逻辑控制; 输入/输出的数据,CPU写入8255A的编程控制字以 及外设通过8255A送给CPU的状态信息,均经由该 缓冲器传送。

微机接口第九章8255A

方式设置标志 1=有效
图11.3 8255A工作方式控制字格式
(2) 端口C的置位/复位控制字
控制字的格式如图所示。
D7 D6 D5 D4 D3 D2 D1 D0
不使用 设置为000
位的置位/复位 1=置位,0=复位
位 选择 D3 D2 D1 通道C位
0 0 0 PC0 0 0 1 PC1 0 1 0 PC2 0 1 1 PC3 1 0 0 PC4 1 0 1 PC5 1 1 0 PC6 1 1 1 PC7
8255A 所有控制寄存器内
容,
并将各端口置成输入
方式。
2. 8255A的引脚
8255A 采 用 40 线 双
数 D.0 据.

线.
D7
列直插封装, 引脚图如图 所示。

A0 A1

CS
线
RD
WR
RESET
34
. . .
27
9 8255A 8 PPI 6 5 36 35
电 源
VCC
线 GND
CPU接口
(1)工作方式控制字: 控制字和各位的含义如图所示。
D7 D6 D5 D4 D3 D2 D1 D0
B组 端口C(PC3~PC0) 1=输入, 0=输出
端口B 1=输入,0=输出
方式选择
0=方式0, 1=方式1
A组 端口C(PC7~PC4) 1=输入, 0=输出
端口A 1=输入,0=输出
方式选择 00=端口A方式0, 01=端口 A方式1,1=端口A方式2
(4)读/写控制部件 接收来自CPU地址总线信号和控制信号,
并发出命令到两个控制组 (A组和B组)。 CS:片选信号,接CPU高位地址的译码输出

微机原理与接口技术(朱红)第9章 8255


读写端口C:归纳2
读取的C端口数据有两种情况
未被A和B端口征用的引脚:将从定义输入 的端口读到引脚输入信息;将从定义为输出 的端口读到输出锁存器中的信息 被A和B端口征用作为联络线的引脚:将读到 反映8255A状态的状态字
8.2.5 8255A的工作方式
方式0:基本输入输出方式
适用于无条件传送和查询方式的接口电路
每位可独立操作 控制最灵活,最难掌握
A端口包含一个8位的数据输入锁存器,一个8位的输出锁存器; B端口包含一个8位的数据输入缓冲器,一个8位的输出锁存器; C端口包含一个8位的数据输入缓冲器,一个8位的输出锁存器;
2.与处理器接口 数据总线缓冲器、读写控制逻辑 D0 ~ D7数据线 A0 ~ A1地址线 CS*片选信号 RD*读信号 WR*写信号 RESET复位信号
PA7~PA0
INTEA
PC4
PC5
PC3
中断允许触发器
中断请求信号 请求CPU接收数据
方式1输入:B端口 方式1需借用端口C用做联络信号 数据选通信号 同时还具有中断请求和屏蔽功能 表示外设已经准备好数据 PB7~PB0
INTEB
PC2
STBB IBFB 输入缓冲器满信号 表示A口已经接收数据
PC1
PC0
INTRB
中断允许触发器
中断请求信号 请求CPU接收数据
方式1的输入时序
具体工作如下: 1、输入数据和STB/由外设进入 8255,通知8255接收数据。 2、8255接收数据到输入缓冲器, 同时将IBF置1,表示缓存器满, 阻止外设再次送入数据。 3、STB/有效500ns后外设撤销。 4、当STB/为高(信号撤销), IBF为高,INTE为高(允许中断) 同时满足时,向CPU发出中断请 求信号INTR,通知CPU取数据。 5、CPU接到中断请求后,响应 中断,向8255发出读信号RD/。 6、RD/下降沿复位INTR,将缓 冲器中的数据送到CPU内部。 7、RD/上升沿,复位IBF,允许 外设发送下一个数据。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
11
4. 读/写和控制逻辑 它与CPU的地址总线中的A1、A0以及有关的 控制信号(RD#,WR#,RESET,IO/M#)相连, 由它控制把CPU的控制命令或输出数据送至相应 的端口,也由它控制把外设的状态信息或输入数 据通过相应的端口,送至CPU。 5. 一些控制命令 (1) CS#(Chip Select)——选片信号,低电平有效, 由它启动CPU与8255A芯片之间的通信 (Communication)。 (2) RD#——读信号,低电平有效。它控制8255A 送出数据或状态信息至CPU。
4
通常并行接口芯片应该具有以下功能: (1) 两个或两个以上的具有锁存器或缓冲器 的数据端口; (2) 每个数据端口都有与CPU用应答方式交 换信号所必需的控制和状态信息,也有与 外设交换信息所必需的控制和状态信息;
5
(3) 通常每个数据端口还具有能用中断方式 与CPU交换信息所必需的电路; (4) 选片和控制电路; (5) 通常这类接口芯片可用程序选择数据端 口,选择端口的传送方向(输入或输出或双 向),选择与CPU交换信息的方法(查询或中 断)等,故片中要有能实现这些选择的控制 字寄存器,它可由CPU用输出指令来写入。 所以,接口芯片在工作前必须要由CPU 用输出指令对它编程——初始化,以规定 它的工作方式。
29
方式2
这种工作方式,使外设可以在单一的 8位总线上,既能发送数据也能接收数据 (双向总线I/O)。工作时可用程序查询方 式,也可工作在中断方式。
30
8255A的端口工作在方式2时,具有以下主要 功能: (1) 方式2只用于端口A; (2) 一个8位的双向总线端口(A)和一个5位控制端 口(端口C); (3) 输入和输出是锁存的; (4) 5位控制端口是用作端口A的控制和状态信息, 如图9.11所示。 各个信号的意义为: INTR——中断请求信号,高电平有效。在输 入和输出方式时,用来作为向CPU发出的中断请 求信号。
第9章 可编程外围接口芯片8255及其应用
1
本章讲述:
9.1 9.2 9.3 9.4 9.5 9.6
可编程并行输入输出接口芯片8255-A的结构 8255A控制字 方式 0 的功能 方式 1 的功能 方式 2 的功能 8255信息 给外设,可以采用程序查询方式、中断方 式和DMA方式。但是,不论采用哪一种方 式,CPU总是通过接口电路(Interface)才能 与外设连接。所以,接口电路一边与CPU连 接,另一边与外设连接。
26
方式1输出
8255A的端口工作在方式1输出时,如图9.8 所示。 1. 主要的控制信号 OBF#(Output Buffer Full)——输出缓冲器 满信号,低电平有效。这是8255A输出给外设 的一个控制信号。当其有效时,表示CPU已经 把数据输出给指定的端口,外设可以把数据输 出。它由输出命令WR#的上升沿设置为有效, 由ACK#的有效信号使其恢复为高。 ACK#(Acknowledge)——低电平有效,这 是一个外设的响应信号,指示CPU输出给 8255A的数据已经由外设接收。
23
方式1输入
当任一端口工作于方式1输入时,如图9.6 所示。其各个控制信号的意义为: STB#(Strobe)——选通输入,低电平有效。 这是由外设供给的输入信号,当其有效时,把 输入装置来的数据送入输入锁存器。 IBF(Input Buffer Full)——输入缓冲器满, 高电平有效。这是一个8255A输出至外设的联 络信号。当其有效时,表示数据已输入至输入 锁存器,它由STB#信号置位(高电平),而RD# 信号的上升沿使其复位。
9
通常端口A或B作为输入输出的数据端口, 而端口C作为控制或状态信息的端口,它在 方式字的控制下,可以分成两个4位的端口, 每个端口包含一个4位锁存器,它们分别与 端口 A和B配合使用,可以作为控制信号输 出,或者作为状态信号输入。 2. A组和B组控制电路 这是两组根据CPU的命令字控制8255A 工作方式的电路。它们有控制寄存器,接 受CPU输出的命令字,然后分别决定两组的 工作方式,也可根据CPU的命令字对端口C 的每一位实现按位“复位”或“置位”。
6
9.1可编程的并行输入输出接口芯 片8255A-5的结构
Intel 8255A-5是一个为8080、8085和 8086/8088微型计算机系统设计的通用 I/O接口芯片。它可以用程序来改变功能, 通用性强,使用灵活。通过它可以将CPU 的总线直接接向外设。 8255A的方框图如图所示。
7
8
8255A由以下几个部分组成: 1. 数据端口A、B、C 它有三个输入输出端口: Port A、Port B和 Port C。每一个端口都是8位,都可以选择作为输 入或输出,但功能上有着不同的特点。 (1) 端口A: 一个8位数据输出锁存和缓冲器;一 个8位数据输入锁存器。 (2) 端口B: 一个8位数据输入/输出、锁存/缓冲 器;一个8位数据输入缓冲器。 (3) 端口C: 一个8位数据输出锁存/缓冲器;一个 8位数据输入缓冲器(输入没有锁存)。
13
9.2 8255A控制字
方式选择控制字(命令字端口) 置位复位控制字(C口) 由最高位是1还是0来区分。
14
可编程并行接口8255A有三种基本的工 作方式: (1) 方式0(Mode 0)——基本输入输出方式; (2) 方式1(Mode 1)——选通输入输出方式; (3) 方式2(Mode 2)——双向传送方式。 如图所示,它们由CPU输出的控制字来选择。
15
16
方式选择控制字
可编程并行接口8255A的工作方式, 可由CPU利用I/O指令输出一个控制字到 8255A的控制字寄存器来选择。这个控制 命令字的格式如图所示。可以分别选择 端口A和端口B的工作方式,端口C分成两 部分,上半部(PC7~PC4)随端口A,下 半部(PC3~PC0)随端口B。端口A有方 式0、1和2三种工作方式,而端口B只能 工作于方式0和1。
10
A组控制电路控制端口A和端口C的上半 部(PC7~PC4)。 B组控制电路控制端口B和端口C的下半 部(PC3~PC0)。 3. 数据总线缓冲器 这是一个三态双向8位缓冲器,它是 8255A芯片与系统数据总线的接口。输入输 出的数据,输出的指令以及CPU发出的控制 字和外设的状态信息,也都是通过这个缓 冲器传送的。
17
18
置位复位控制字
19
9.3 方式0的功能
方式0是一种基本的输入或输出方式。在这种 工作方式下,三个端口的每一个都可由程序选定 作为输入或输出,但这种方式没有规定固定的用 于应答式的联络信号线。其基本功能为: (1) 两个8位端口(A,B)和两个4位端口(端口C); (2) 任一个端口可以作为输入或输出; (3) 输出是锁存的;
31
32
OBF#——输出缓冲器满,低电平有效。这是对外设 的一种命令信号,表示CPU已把数据输出至端口A。 ACK#——响应信号,低电平有效。ACK#的有效沿启 动端口A的三态输出缓冲器,送出数据;否则,输出缓冲 器处在高阻状态。ACK#的上升沿是数据已输出的回答信 号。 INTE1——与输出缓冲器相关的中断屏蔽触发器,由 PC6的置位/复位控制。 STB#——选通输入,低电平有效。这是外设供给 8255A的选通信号,它把输入数据选通至输入锁存器。 IBF——输入缓冲器满,高电平有效。它是一个控制 信息,指示数据已进入输入锁存器。在CPU未把数据读走 前,IBF始终为高电平,阻止输入设备送来新的数据。 INTE2——与输入缓冲器相关的中断屏蔽触发器,由 PC4的置位/复位控制。
21
9.4 方式1
这是一种选通的I/O方式。在这种方 式时,端口A或端口B仍作为数据的输入/ 输出口,但同时规定端口C的某些位作为 控制或状态信息。
22
8255A的端口工作在方式1时,具有以下主要 功能: (1) 用作一个或两个选通端口; (2) 每一个端口包含: 8位的数据端口,三条控制 线(是固定指定的,不能用程序改变),提供中断 逻辑; (3) 任何一个端口都可作为输入或输出; (4) 若只有一个端口工作于方式1,余下的13位, 可以工作在方式0(由控制字决定); (5) 若两个端口都工作于方式1,端口C还留下两 位,这两位可以由程序指定作为输入或输出,也 具有置位/复位功能。
20
(4) 输入是不锁存的; (5) 在方式0时,各个端口的输入、输出可 以有16种不同的组合。 在这种工作方式下,任一个端口都可由 CPU用简单的输入或输出指令来进行读或写。 方式0可作为查询式输入或输出的接口电路, 此时端口A和B可分别作为一个数据端口, 而取端口C的某些位作为这两个数据端口的 控制和状态信息。
24
25
INTR(Interrupt Request)——中断请求 信号,高电平有效。这是8255A的一个输出 信号,可用于作为向CPU的中断请求信号, 以要求CPU服务。它是当STB#为高电平、 IBF为高电平和INTE(中断允许)为高电平时 被置为高,而由RD#信号的下降沿清除。 INTEA(Interrupt Enable A)——端口A中 断允许信号,可由用户通过对PC4的按位置 位/复位来控制(PC4=1,允许中断)。 而INTEB由PC2的置位/复位控制。
LED数码管可以显示内存地址和数据等
37
LED数码管的工作原理
主要部分是7段发光管
顺时针分别称为a、b、c、d、e、 f f、g 有的产品还附带有一个小数点h h
a
g
b
通过7个发光段的不同组合
显示0~9 显示A~F(实现16进制数的显示) 显示个别特殊字符,如-、P 等
e
c
d
h
38
LED数码管的结构
共阳极
a b c d e f g h a b c d e f g h
共阴极
阳极 +5V
阴极
39
单个LED数码管的显示
相关文档
最新文档