第四讲类与类封装

常见芯片封装类型的汇总

常见芯片封装类型的汇总芯片封装，简单点来讲就是把制造厂生产出来的集成电路裸片放到一块起承载作用的基板上，再把管脚引出来，然后固定包装成为一个整体。它可以起到保护芯片的作用，相当于是芯片的外壳，不仅能固定、密封芯片，还能增强其电热性能。所以，封装对CPU和其他大规模集成电路起着非常重要的作用。今天，与非网小编来介绍一下几种常见的芯片封装类型。 DIP双列直插式 DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。DIP封装结构形式有多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP （含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存储器和微机电路等。 DIP封装特点：适合在PCB(印刷电路板)上穿孔焊接，操作方便。芯片面积与封装面积之间的比值较大，故体积也较大。最早的4004、8008、8086、8088等CPU都采用了DIP封装，通过其上的两排引脚可插到主板上的插槽或焊接在主板上。在内存颗粒直接插在主板上的时代，DIP 封装形式曾经十分流行。DIP还有一种派生方式SDIP（Shrink DIP,紧缩双入线封装），它比DIP的针脚密度要高六倍。现状：但是由于其封装面积和厚度都比较大，而且引脚在插拔过程中很容易被损坏，可靠性较差。同时这种封装方式由于受工艺的影响，引脚一般都不超过100个。随着CPU内

1-3-半导体封装件的可靠性评价方法

半导体封装件的可靠性评价方法 Lunasus 科技公司，佐土原宽 Lunasus 科技公司细川丰本章将依据半导体封装件可靠性评价的基本考虑方法，以故障机理为基础的实验条件介绍，并根据韦布图来解说可靠性试验下的（产品）寿命推导方法。封装件开发及材料变化过程中的可靠性评价方法为实现半导体封装件功能和电气特性的提高，在推动多引脚化的同时，也要发展高密度封装化下的小型、薄型化。最近，搭载多个芯片的SiP（System in Package，系统级封装）和芯片尺寸（与封装尺寸）非常相近的CSP（Chip Size Package，芯片级封装）已开始量产，封装件的构造多种多样。另外，为达成封装件低成本化和环保的要求，采用规格更高的封装件材料的开发正在活跃起来。但封装件构造的复杂化和新型材料的使用不能对制造品质和可靠性造成影响。这里将对新型封装件的开发和材料改变下的可靠性评价方法进行解说。最近的半导体封装件多数属于树脂灌封型，对半导体单体的可靠性评价包括，高温保存（或动作）实验，耐湿性实验以及温度循环实验。另外，对于有可能要进行表面装配的高密度封装器型，需考虑焊接装配过程中的热应力情况，因此焊锡耐热性实验也是不可缺少的。这些可靠性试验，是对半导体封装件在实际使用过程中所预想发生的各种故障进行短时间评价的加速性实验方法。接下来需要先确定半导

体所发生的各种故障的主要加速原因是什么后才能进行实验。例如，对于树脂封装件来讲，湿度（水分）是造成硅芯片上金属线路受到腐蚀（图1）的主要原因之一，而温度可以加快水分浸入封装件内的速度，所以高温、高湿下的实验才有效果。与此同时，在电压也是故障主因的场合，有必要进行高温、高湿下的通电实验。如上所述，对于封装件相关的各种故障，通过对机理的解析，找出加速实验的主要因子，设定合适的可靠性实验条件，这些就是可靠性评价的基础。针对封装件构造的可靠性试验正如开头所述，为实现封装件的高功能、高密度化，封装件的外观形状的主流是QFP（Quad Flat Package，四面扁平封装）和BGA

半导体器件封装的可靠性研究

无锡工艺职业技术学院电子信息工程系毕业设计论文半导体器件封装的可靠性研究专业名称应用电子技术学生姓名学号指导教师鲍小谷毕业设计时间2010年2月20日~6月12日

半导体器件是经过衬底制备、外延、氧化、光刻、掺杂、封装等工序做出来的。但要保证做出的产品在正式生产后可以让顾客使用，且安全可靠、经久耐用，就必须在研究发展期间就将可靠度设计于产品质量中，因此试验的工作是不可少的。试验是评估系统可靠度的一种方法，就是将成品或组件仿真实际使用环境或过应力的情况下予以试验，利用过程中失效之左证数据来评估可靠度。当然佐证资料越多，对所估计的可靠度信心也越大，可是人们又不希望采用大量样本来进行试验。若不做试验或做某种程度的试验，就根本不知道产品可靠的程度。本文主要介绍了可靠性试验在半导体器件封装中是怎样使用的，从而来突出可靠性试验在封装中起着很重要的作用。关键词：半导体器件；封装类型；可靠性；试验 Abstract Semiconductor substrate after the preparation, epitaxy, oxidation, lithography, doping, packaging and other processes done. However, to ensure that products made after the official production for customers to use, and safe, reliable, and durable, it is necessary to research and development in reliability during the design will be in product quality, and therefore the work of test is indispensable. Trial is to assess the system reliability of the method is that simulation will be finished products or components of the actual use of the environment or the circumstances have to be stress test, using the process of failure data to assess the reliability of proof. Of course, the more supporting information, the reliability of the estimate the greater the confidence, but people do not want to adopt a large number of samples tested. Do not test or do some degree of testing, simply do not know the extent of product reliability. This paper introduces the reliability test in semiconductor devices is how to use the package, and thus to highlight the reliability test in the package plays a very important role. Key words: Semiconductor devices; Package type; Reliability; Trial

1-3 半导体封装件的可靠性评价方法

塑料封装可靠性问题浅析

塑料封装可靠性问题浅析 1、引言塑料封装器件很容易由于多种原因而导致早期失效。这些缺陷产生的根源很多, 他们能够导致在塑封体各个部位产生一系列的失效模式和失效机理。缺陷的产生主要是由于原材料的不匹配、设计存在缺陷或者不完善的制造工艺。塑料封装器件同样也存在着非缺陷机理性失效, 比如PEM在空气中吸潮, 所吸收的潮气将会导致很多的问题出现, 包含在这一类失效中的就是所谓的磨损型失效机理。这些类型的失效在后面将会进行详细的论述。同时也将讨论避免产生缺陷的各种方法以及生产过程的优化和完善的设计。这些都是为了保证最后成品的质量和可靠性。 2、塑料封装器件的缺陷及其预防有些缺陷很自然地归类于热机性能造成的, 而其他的缺陷通常和一些特殊的制成有关系, 比如芯片的制造、芯片的粘接、塑封、芯片的钝化、引线框架芯片基板的制造、焊丝或者后道成品包装。这些都将在下面的讨论中看到, 同时其中的某些缺陷在分类上还是相互交叉的。 2.1、热机缺陷某些缺陷能够导致失效, 而这些缺陷都与热以及微观物质的移动有密切关系, 产生的主要原因就是环氧塑封料和不同接触界面材料的线膨胀系数不一致比如说, 当EMC固化时, 热收缩应力也随之产生这些应力将会导致巨大的拉伸和剪切应力, 作用于直接接触的芯片表面特别是在邑片的角部, 应力将会成几何级数增长, 很容易导致芯片薄膜钝化层或者芯片焊接材料以及, 芯片本身的破裂。这些应力同样也容易导致EMC和芯片/芯片基板/引线框架之间出现分层断裂以及分层将会导致电路断开、短路以及间歇性断路问题出现。同样它们也为潮气和污染源更容易进人塑封体内部提供了通路。这些类型的缺陷可以通过以下措施来避免：在选择塑封料、引线框架、芯片焊接剂以及芯片钝化层的原材料时, 所有材料的线膨胀系数必须尽可能地相互匹配；芯片上部和下部塑封料的厚度应该尽可能地接近；尽量避免在设计和排版过程中出现边缘尖端以及尖角, 这样可以防止出现应力集中, 从而避免断裂的出现；最后, 提倡使用低应力塑封料以及低应力芯片焊接剂, 可以最大限度防止在封装的过程中出现多余应力。 2.2、芯片缺陷芯片缺陷通常都是和半导体圆片制造以及塑料封装器件特有的缺陷（比如在应力作用下所产生的金属化分层以及钝化层破裂现象）有关系的。这里不再详细描述所有缺陷, 仅限于讨论对塑封体结构关系非常密切的缺陷以及塑封体独有的缺陷。 2.3、芯片粘接缺陷

类的封装性

C++讲稿 1．输入、输出语句输出语句例输出10、16、8进制整数 //ex2_8.cpp #include "iostream.h" #include "iomanip.h" void main() { int a=1508; cout<>a>>b>>c;

double d=a>b?a:b; double e=c>d?c:d; cout<<"max="<

常见元器件封装类型

1. 标准电阻：RES1、RES2；封装：AXIAL-0.3到AXIAL-1.0 两端口可变电阻：RES3、RES4；封装：AXIAL-0.3到AXIAL-1.0 三端口可变电阻：RESISTOR TAPPED，POT1，POT2；封装：VR1-VR5 2.电容：CAP（无极性电容）、ELECTRO1或ELECTRO2（极性电容）、可变电容CAPVAR 封装：无极性电容为RAD-0.1到RAD-0.4，有极性电容为RB.2/.4到RB.5/1.0. 3.二极管：DIODE（普通二极管）、DIODE SCHOTTKY（肖特基二极管）、DUIDE TUNNEL （隧道二极管）DIODE VARCTOR（变容二极管）ZENER1~3（稳压二极管）封装：DIODE0.4和DIODE 0.7;（上面已经说了，注意做PCB时别忘了将封装DIODE的端口改为A、K） 4.三极管：NPN，NPN1和PNP，PNP1；引脚封装：TO18、TO92A（普通三极管）TO220H （大功率三极管）TO3（大功率达林顿管）以上的封装为三角形结构。T0-226为直线形，我们常用的9013、9014管脚排列是直线型的，所以一般三极管都采用TO-126啦！ 5、效应管：JFETN（N沟道结型场效应管），JFETP（P沟道结型场效应管）MOSFETN （N沟道增强型管）MOSFETP（P沟道增强型管）引脚封装形式与三极管同。 6、电感：INDUCTOR、INDUCTOR1、INDUCTOR2（普通电感），INDUCTOR VAR、INDUCTOR3、INDUCTOR4（可变电感） 8.整流桥原理图中常用的名称为BRIDGE1和BRIDGE2，引脚封装形式为D系列，如D-44，D-37，D-46等。 9.单排多针插座原理图中常用的名称为CON系列，从CON1到CON60，引脚封装形式为SIP系列，从SIP-2到SIP-20。 10.双列直插元件原理图中常用的名称为根据功能的不同而不同，引脚封装形式DIP系列，

电子封装中的可靠性问题

电子封装中的可靠性问题电子器件是一个非常复杂的系统，其封装过程的缺陷和失效也是非常复杂的。因此，研究封装缺陷和失效需要对封装过程有一个系统性的了解，这样才能从多个角度去分析缺陷产生的原因。封装缺陷与失效的研究方法论封装的失效机理可以分为两类：过应力和磨损。过应力失效往往是瞬时的、灾难性的；磨损失效是长期的累积损坏，往往首先表示为性能退化，接着才是器件失效。失效的负载类型又可以分为机械、热、电气、辐射和化学负载等。影响封装缺陷和失效的因素是多种多样的，材料成分和属性、封装设计、环境条件和工艺参数等都会有所影响。确定影响因素和预防封装缺陷和失效的基本前提。影响因素可以通过试验或者模拟仿真的方法来确定，一般多采用物理模型法和数值参数法。对于更复杂的缺陷和失效机理，常常采用试差法确定关键的影响因素，但是这个方法需要较长的试验时间和设备修正，效率低、花费高。在分析失效机理的过程中，采用鱼骨图（因果图）展示影响因素是行业通用的方法。鱼骨图可以说明复杂的原因及影响因素和封装缺陷之间的关系，也可以区分多种原因并将其分门别类。生产应用中，有一类鱼骨图被称为6Ms：从机器、方法、材料、量度、人力和自然力等六个维度分析影响因素。

这一张图所示的是展示塑封芯片分层原因的鱼骨图，从设计、工艺、环境和材料四个方面进行了分析。通过鱼骨图，清晰地展现了所有的影响因素，为失效分析奠定了良好基础。引发失效的负载类型如上一节所述，封装的负载类型可以分为机械、热、电气、辐射和化学负载。失效机理的分类机械载荷：包括物理冲击、振动、填充颗粒在硅芯片上施加的应力（如收缩应力）和惯性力（如宇宙飞船的巨大加速度）等。材料对这些载荷的响应可能表现为弹性形变、塑性形变、翘曲、脆性或柔性断裂、界面分层、疲劳裂缝产生和扩展、蠕变以及蠕变开裂等等。热载荷：包括芯片黏结剂固化时的高温、引线键合前的预加热、成型工艺、后固化、邻近元器件的再加工、浸焊、气相焊接和回流焊接等等。外部热载荷会使材料因热膨胀而发生尺寸变化，同时也会改变蠕变速率等物理属性。如发生热膨胀系数失配（CTE失配）进而引发局部应力，并最终导致封装结构失效。过大的热载荷甚至可能会导致器件内易燃材料发生燃烧。电载荷：包括突然的电冲击、电压不稳或电流传输时突然的振荡（如接地不良）而引起的电流波动、静电放电、过电应力等。这些外部电载荷可能导致介质击穿、电压表面击穿、电能的热损耗或电迁移。也可能增加电解腐蚀、树枝状结晶生长，引起漏电流、热致退化等。化学载荷：包括化学使用环境导致的腐蚀、氧化和离子表面枝晶生长。由于湿气能通过塑封料渗透，因此在潮湿环境下湿气是影响塑封器件的主要问题。被

封装性

1、课程名称：封装性 2、知识点 2.1、上次课程的主要知识点 1、类与对象的定义； 2、对象的引用传递。 2.2、本次预计讲解的知识点封装的基础实现。 3、具体内容（★★★★★）在Java中所有面向对象的概念都是以类与对象的关系为主的。那么下面首先先通过一个具体的程序来研究一下，为什么需要提供有封装性。范例：观察如下程序代码

现在的代码没有语法错误，但是从显示的角度来讲，这个代码是有错误的，而且问题严重。这样的错误严格来讲就属于业务错误。那么造成这种出错的原因是什么？最大的错误在于当前类中的属性可以直接被类外部的对象调用。所以，此时就认为这样的操作是属于不安全的操作。那么现在最需要解决的问题是将内部的属性保护起来，即：不让外部直接操作。为此在Java中提供有一个private关键字，利用此关键字可以实现封装。加入了private之后，就表示此时name与age两个属性只能够被Person类所访问。范例：错误调用

现在发现，使用了private定义的属性，类的外部不能够直接进行访问了，所以安全性是最高的。那么如果现在需要通过对象操作类中的属性，在Java中就有了一个明确的要求：可以使用setter、getter方法设置或取得封装性内容，以private String name;封装属性为例； ·设置数据：public void setName(String n)； ·取得数据：public String getName()；以private int age ;封装属性为例： ·设置数据：public void setAge(int a)； ·取得数据：public int getAge()；范例：修改程序，使得外部可以访问私有属性开发原则：以后只要是类中的属性全部使用private封装，封装后的属性必须严格按照要求编写setter、getter方法。如果非要进行一些检测操作，则可以修改setter方法。（只是现在临时的说明）。

元件封装类型

元件封装类型 1、BGA（ball grid array）球栅阵列封装表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。其引线脚的节距为1．27mm、1．0mm、0．8mm、0．65mm、0．5mm。（1）PBGA（Plastic Ball Grid Array Package）塑料焊球阵列采用BT树脂/玻璃层压板作为基板，以塑料（环氧模塑混合物）作为密封材料，焊球为共晶焊料63Sn37Pb或准共晶焊料62Sn36Pb2Ag(已有部分制造商使用无铅焊料），焊球和封装体的连接不需要另外使用焊料。（2）CBGA（Ceramic Ball Grid Array）陶瓷焊球阵列封装基板是多层陶瓷，金属盖板用密封焊料焊接在基板上，用以保护芯片、引线及焊盘。焊球材料为高温共晶焊料10Sn90Pb，焊球和封装体的连接需使用低温共晶焊料63Sn37Pb。封装体尺寸为10-35mm，标准的焊球节距为1．5mm、1．27mm、1．0mm。（3）CCGA（ceramiccolumnSddarray）陶瓷柱栅阵列 CCGA是CBGA的改进型。二者的区别在于：CCGA采用直径为0．5mm、高度为1．25mm~2．2mm的焊料柱替代CBGA中的0．87mm直径的焊料球，以提高其焊点的抗疲劳能力。因此柱状结构更能缓解由热失配引起的陶瓷载体和PCB板之间的剪切应力。（4）TBGA（tape ball grid array）载带型焊球阵列 TBGA是一种有腔体结构，TBGA封装的芯片与基板互连方式有两种：倒装焊键合和引线键合。 2.Cerdip陶瓷双列直插式封装用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP等电路。带有玻璃窗口的Cerdip用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距 2.54mm，引脚数从8 到42。

元件封装的种类及辨识

元件封装的种类及辨识 2010年9月25日 13:47 目前接触到的封装的种类： 1.SMD电阻电容电感（SMD/NSMD） 2.SOT 3.SOD 4.SOP/TSOP/TSSOP/SOIC/SSOIC/SOPIC/SOJ/CFP 5.QFP 6.QFN/PLCC 7.BGA/CBGA/CSP 8.TO 9.CAN 10.SIP/DIP 11.其它类型封装的具体介绍以及区别：一、贴片电阻电容电感的封装贴片的RLC按照通用的封装形式即可，一般根据形状的大小就可以分辨：1.电阻（不包括插件电阻）从大到小的顺序，贴片电阻的封装形式有：2512（6332）/2010（5025）/1210（3225）/1206（3216）/0805（2012）/0603（1310）/0402（1005）其实际尺寸为0402（1.0*0.5mm）记作1005，其它以此类推 2.电容片式电容最大的能做到1825（4564），焊盘的设计都采用的是H型。若为钽电容则封装会更大一些，可以做到73*43mm。 3.电感电感的长和宽比较接近，整体呈现接近正方形，也是H型的焊盘。具体根据datasheet上的设计，有时候也会出现在对角线上，或者是四个脚。注：①对于0201的封装，设计焊盘时要注意适当改善焊盘形状，主要是为了避免过炉时产生的立碑飞片等现象，适合的焊盘形状为矩形或者圆形，例如圆形焊盘：圆形边界最近的距离为0.3mm，圆心之间的距离为0.4或0.5mm。一般BGA的焊盘有两种：SMD和NSMD。SMD的阻焊膜覆盖在焊盘边缘，采用它可以提高锡膏的漏印量，但是会引起过炉后锡球增多的现象，NSMD的阻焊膜在焊盘之外。

芯片封装类型与图鉴

一．TO 晶体管外形封装二． DIP 双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。封装材料有塑料和陶瓷两种。采用DIP封装的CPU芯片有两排引脚，使用时，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP封装具有以下特点： 1.适合在PCB (印刷电路板)上穿孔焊接，操作方便。 2.比TO型封装易于对PCB布线。 3.芯片面积与封装面积之间的比值较大，故体积也较大。以采用40根I/O引脚塑料双列直插式封装(PDIP)的CPU为例，其芯片面积/封装面积 =(3×3)/(15.24×50)=1:86，离1相差很远。（PS:衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。如果封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。）用途：DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。Intel公司早期CPU，如8086、80286就采用这种封装形式，缓存(Cache )和早期的内存芯片也是这种封装形式。 PS.以下三~六使用的是SMT封装工艺（表面组装技术），欲知详情，请移步此处。三．QFP 方型扁平式封装

QFP(Plastic Quad Flat Pockage)技术实现的CPU芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。基材有陶瓷、金属和塑料三种。引脚中心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm等多种规格。 LQFP也就是薄型QFP（Low-profile Quad Flat Package）指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP外形规格所用的名称。其特点是： 1.用SMT表面安装技术在PCB上安装布线。 2.封装外形尺寸小，寄生参数减小，适合高频应用。以0.5mm焊区中心距、208根I/O引脚QFP封装的CPU为例，如果外形尺寸为28mm×28mm，芯片尺寸为 10mm×10mm，则芯片面积/封装面积=(10×10)/(28×28)=1:7.8，由此可见QFP 封装比DIP封装的尺寸大大减小。 3.封装CPU操作方便、可靠性高。 QFP的缺点是：当引脚中心距小于0.65mm时，引脚容易弯曲。为了防止引脚变形，现已出现了几种改进的QFP品种。如封装的四个角带有树指缓冲垫的BQFP(见右图)；带树脂保护环覆盖引脚前端的GQFP；在封装本体里设置测试凸点、放在防止引脚变形的专用夹具里就可进行测试的TPQFP。用途：QFP不仅用于微处理器（Intel公司的80386处理器就采用塑料四边引出扁平封装），门陈列等数字逻辑LSI电路，而且也用于VTR信号处理、音响信号处理等模拟LSI电路。四．SOP 小尺寸封装

芯片封装类型图解

集成电路封装形式介绍(图解） BGA BGFP132 CLCC CPGA DIP EBGA 680L FBGA FDIP FQFP 100L JLCC BGA160L LCC

LDCC LGA LQFP LQFP100L Metal Qual100L PBGA217L PCDIP PLCC PPGA PQFP QFP SBA 192L TQFP100L TSBGA217L TSOP

CSP SIP:单列直插式封装.该类型的引脚在芯片单侧排列,引脚节距等特征和DIP基本相同.ZIP:Z型引脚直插式封装.该类型的引脚也在芯片单侧排列,只是引脚比SIP粗短些,节距等特征也和DIP基本相同. S-DIP:收缩双列直插式封装.该类型的引脚在芯片两侧排列,引脚节距为1.778mm,芯片集成度高于DIP. SK-DIP:窄型双列直插式封装.除了芯片的宽度是DIP的1/2以外,其它特征和DIP相同.PGA:针栅阵列插入式封装.封装底面垂直阵列布置引脚插脚,如同针栅.插脚节距为2.54mm或1.27mm,插脚数可多达数百脚. 用于高速的且大规模和超大规模集成电路. SOP:小外型封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,字母L状.引脚节距为 1.27mm. MSP:微方型封装.表面贴装型封装的一种,又叫QFI等,引脚端子从封装的四个侧面引出,呈I字形向下方延伸,没有向外突出的部分,实装占用面积小,引脚节距为1.27mm. QFP:四方扁平封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,呈L字形,引脚节距为 1.0mm,0.8mm,0.65mm,0.5mm,0.4mm,0.3mm,引脚可达300脚以上. SVP:表面安装型垂直封装.表面贴装型封装的一种,引脚端子从封装的一个侧面引出,引脚在中间部位弯成直角,弯曲引脚的端部和PCB键合,为垂直安装的封装.实装占有面积很小.引脚节距为0.65mm,0.5mm. LCCC:无引线陶瓷封装载体.在陶瓷基板的四个侧面都设有电极焊盘而无引脚的表面贴装型封装.用于高速,高频集成电路封装. PLCC:无引线塑料封装载体.一种塑料封装的LCC.也用于高速,高频集成电路封装. SOJ:小外形J引脚封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,呈J字形,引脚节距为 1.27mm. BGA:球栅阵列封装.表面贴装型封装的一种,在PCB的背面布置二维阵列的球形端子,而不采用针脚引脚. 焊球的节距通常为1.5mm,1.0mm,0.8mm,和PGA相比,不会出现针脚变形问题. CSP:芯片级封装.一种超小型表面贴装型封装,其引脚也是球形端子,节距为0.8mm,0.65mm,0.5mm等. TCP:带载封装.在形成布线的绝缘带上搭载裸芯片,并和布线相连接的封装.和其他表面贴装型封装相比,芯片更薄,引脚节距更小,达0.25mm,而引脚数可达500针以上. 介绍：

芯片封装可靠性试验专业术语

Biil of material:BOM 材料清单可靠性试验常用术语试验名称英文简称常用试验条件备注温度循环 TCT －65℃~150℃, dwell15min, 100cycles 试验设备采用气冷的方式，此温度设置为设备的极限温度高压蒸煮 PCT 121℃，100RH., 2ATM,96hrs 此试验也称为高压蒸汽，英文也称为autoclave 热冲击 TST －65℃~150℃, dwell15min, 50cycles 此试验原理与温度循环相同，但温度转换速率更快，所以比温度循环更严酷。稳态湿热 THT 85℃,85%RH., 168hrs 此试验有时是需要加偏置电压的，一般为Vcb=~,此时试验为THBT。易焊性 solderability 235℃,2±此试验为槽焊法，试验后为10~40倍的显微镜下看管脚的上锡面积。耐焊接热 SHT 260℃,10±1s模拟焊接过程对产品的影响。电耐久 Burn in Vce=, Ic=P/Vce,168hrs 模拟产品的使用。（条件主要针对三极管）高温反偏 HTRB 125℃, Vcb=~, 168hrs 主要对产品的PN结进行考核。回流焊 IR reflow Peak ℃ （225℃）只针对SMD产品进行考核，且最多只能做三次。高温贮存 HTST 150℃,168hrs 产品的高温寿命考核。超声波检测 SAT --------- 检测产品的内部离层、气泡、裂缝。但产品表面一定要平整。 IC产品的质量与可靠性测试一、使用寿命测试项目（Life test items）：EFR, OLT (HTOL), LTOL 1）EFR:早期失效等级测试（ Early fail Rate Test ） 2）HTOL/ LTOL：高/低温操作生命期试验（High/ Low Temperature Operating Life ） O u二、环境测试项目（Environmental test items） 1）PRE-CON:预处理测试（ Precondition Test ）

元件封装类型

元件封装类型 1、BGA （ball grid array）球栅阵列封装表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。其引线脚的节距为1．27mm、1．0mm、0．8mm、0．65mm、0．5mm。（1）PBGA（Plastic Ball Grid Array Package）塑料焊球阵列采用BT树脂/玻璃层压板作为基板，以塑料（环氧模塑混合物）作为密封材料，焊球为共晶焊料63Sn37Pb或准共晶焊料62Sn36Pb2Ag(已有部分制造商使用无铅焊料），焊球和封装体的连接不需要另外使用焊料。（2）CBGA（Ceramic Ball Grid Array）陶瓷焊球阵列封装基板是多层陶瓷，金属盖板用密封焊料焊接在基板上，用以保护芯片、引线及焊盘。焊球材料为高温共晶焊料10Sn90Pb，焊球和封装体的连接需使用低温共晶焊料63Sn37Pb。封装体尺寸为10-35mm，标准的焊球节距为1．5mm、1．27mm、1．0mm。（3）CCGA（ceramiccolumnSddarray）陶瓷柱栅阵列 CCGA是CBGA的改进型。二者的区别在于：CCGA采用直径为0．5mm、高度为1．25mm~2．2mm的焊料柱替代CBGA中的0．87mm直径的焊料球，以提高其焊点的抗疲劳能力。因此柱状结构更能缓解由热失配引起的陶瓷载体和PCB板之间的剪切应力。（4）TBGA（tape ball grid array）载带型焊球阵列 TBGA是一种有腔体结构，TBGA封装的芯片与基板互连方式有两种：倒装焊键合和引线键合。 2.Cerdip 陶瓷双列直插式封装用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距 2.54mm，引脚数从8 到42。