Cadence Capture输出带属性的PDF原理图设置步骤
Cadence Capture 输出带属性的PDF 原理图设置步骤
作者：Myedacn 2016-01-06
1.准备工作
需要安装两个工具，一个是虚拟打印机，一个是脚本运行工具
1.1虚拟打印机安装
官方推荐Adobe Acrobat ，但是这个是需要购买授权的，所以推荐安装免费开源的工具PDFCreator ，可以从网上下载到该工具。https://www.360docs.net/doc/1411445280.html,/可以下载到最新版本的软件。
按照提示进行安装，安装完成后，可以看到打印机列表里面多了一个虚拟打印机
记住这个打印机的名称，后面会用到。1.2安装脚本运行工具基于Adobe 、PostScript 及可移植文档格式（PDF ）的页面描述语言等而编译成的免费软件GhostScript 可以在官网下载到最新版本https://www.360docs.net/doc/1411445280.html,/按照提示进行安装，安装完成后记住安装路径，比如：C:\Program Files (x86)\gs\gs9.09\bin\gswin32c.exe 后面会用到。2.修改配置文件
打开Cadence Capture 安装目录，比如：
C:\Cadence\SPB_16.6\tools\capture\tclscripts\capUtils 找到文件：capPdfUtil.tcl 用文本编辑器打开此文件：
找到以下位置进行修改：
set ::capPdfUtil::mPSDriver "PDFCreator "
把默认的Adobe 打印机修改为PDFCreator
修改打印机安装程序位置，红色字体位置所示
set ::capPdfUtil::mPSToPDFConverterList {
{
"PDFCreator "
{{C:\Program Files\PDFCreator\PDFCreator.exe }/N /q /o M y e d a c n 出品
$::capPdfUtil::mPdfFilePath $::capPdfUtil::mPSFilePath}
}
{
"Ghostscript /equivalent"
{{C:\Program Files (x86)\gs\gs9.09\bin\gswin32c.exe }-sDEVICE=pdfwrite
-sOutputFile=$::capPdfUtil::mPdfFilePath -dBATCH -dNOPAUSE $::capPdfUtil::mPSFilePath}
}
修改完成后，保存文件，启动Capture 。
3.打印设置
打开Accessories 菜单中的Cadence TCL/Tk Utilities ->Utilities...
M y e d a c n 出品
选择PDF Export ，点击Lunch 。可以修改Output PDF File 中的内容，配置打印参数包括纸张方向，大小等等。M y e d a c n 出品
设置完成后，选择Ghost Script ，点击OK 就可以看到程序开始运行，导出PDF ，打开导出后的PDF ，可以看到如下所示：M y e d a c n 出品
用鼠标点击器件，可以看到器件的相关属性：
这样就可以看到和Concept HDL 原理图导出的PDF 一样的属性了。M y e d a c n 出品
AD10 pcb绘制 原理图技巧
AD10 PCB绘制 1、先绘制原理图~ 网络报表~ pcb布局~ 布线~ 检查~ 手工调整 2、新建pcb文件 a、文件~ 新建pcb b、File ~ pcb board wizard，当然还有pcb模板（pcb templates）,原理图、工程文件可类似创建 3、在pcb界面，去掉白色外围，右键~ options ~ board options 显示页面选项 4、pcb ~ board insight ,微距放大，看到局部信息，可封装编辑 5、选择网络，edit ~ select ~ net ，点击元件即可显示该元件 所在网络 6、Edit ~ change 改变元器件属性 7、Edit ~Slice tracks 切割线
8、View Flip board 水平翻转pcb板，顶层与底层翻转 9、Edit ~ align 对齐操作 10、Edit ~ origin 设置参考点 11、Edit ~ jump 跳转 12、Edit ~ find similar objects 查找相似元件，统一修改封装 13、Edit ~ refresh 更新 14、Pcb ~ 3D可视化三个角度查看pcb板 15、View ~ toggle units ，切换单位英制~米制 16、Design ~ rules 规则设计pcb规则 17、Design ~ board shape pcb 板外形设计 a、redefine board shape 重新定义pcb的外形 b、move board shape 移动pcb板 18、Design ~ layer stack manger 层堆积管理器 19、board ~ layers Pcb 板的管理设计 20、生产pcb 元件库，design ~ make pcb library ，生产pcb元 件库 21、Tool ~ design rule check ，设计规则检查，对pcb板进行检 查 22、Tool ~ Browse violations ,浏览规则检查 23、Tool ~ manage 3 D bodies…. 管理3D模型 24、Tool ~ un-route 拆除布线，或者网络 25、Tool ~ density map 图密度查看pcb布线密度
OrCAD Capture CIS Cadence原理图绘制
OrCADCaptureCIS(Cadence原理图绘制) 1,打开软件........................................ 2，设置标题栏..................................... 3，创建工程文件................................... 4,设置颜色........................................ 2.制作原理库.......................................... 1,创建元件库...................................... 2，修改元件库位置，新建原理图封库................. 3，原理封装库的操作............................... 3.绘制原理图.......................................... 1.加入元件库，放置元件............................ 2.原理图的操作.................................... 3.browse命令的使用技巧 ........................... 4.元件的替换与更新................................ 4.导出网表............................................ 1.原理图器件序号修改.............................. 2.原理图规则检查.................................. 3.显示DRC错误信息................................ 4.创建网表........................................ 5.生成元件清单(.BOM)..................................
Cadence原理图绘制流程
第一章设计流程 传统的硬件系统设计流程如图1－1所示，由于系统速率较低，整个系统基本工作在集中参数模型下，因此各个设计阶段之间的影响很小。设计人员只需要了解本阶段的基本知识及设计方法即可。但是随着工艺水平的不断提高，系统速率快速的提升，系统的实际行为和理想模型之间的差距越来越大，各设计阶段之间的影响也越来越显著。为了保证设计的正确性，设计流程也因此有所变动，如图1－2所示，主要体现在增加了系统的前仿真和后仿真。通过两次仿真的结果来预测系统在分布参数的情况下是否能够工作正常，减少失败的可能性。 细化并调整以上原理图设计阶段的流 程，并结合我们的实际情况，原理图设计 阶段应该包括如下几个过程： 1、 阅读相关资料和器件手册 在这个阶段应该阅读的资料包括，系统的详细设计、数据流分析、各器件手册、器件成本等。 2、 选择器件并开始建库 在这个阶段应该基本完成从主器件到各种辅助器件的选择工作，并根据选择结果申请建库。 3、 确认器件资料并完成详细设计框图 为保证器件的选择符合系统的要求，在这一阶段需要完成各部分电路具体连接方式的设计框图，同时再次确认器件的相关参数符合系统的要求，并能够和其他器件正确配合。 4、 编写相关文档 这些文档可以包括：器件选择原因、可替换器件列表、器件间的连接框图、相关设计的来源（参考设计、曾验证过的设计等），参数选择说明，高速连接线及其它信息说明。 5、 完成EPLD 内部逻辑设计，并充分考虑可扩展性。
在编写相关文档的的同时需要完成EPLD内部逻辑的设计，确定器件容量及连接方式可行。 6、使用Concept-HDL绘制原理图 7、检查原理图及相关文档确保其一致性。 以上流程中并未包括前仿真的相关内容，在设计中可以根据实际情况，有选择的对部分重要连线作相关仿真，也可以根据I/O的阻抗，上升下降沿变化规律等信息简单分析判断。此流程中的各部分具体要求、注意事项、相关经验和技巧有待进一步完善。
Cadence从原理图到PCB
Cadence从原理图到PCB的流程图： 一．原理图 1．建立工程 2．绘制原理图 3. 生成网络表（Net List）： 在画板的时候需要导入网络表，在这之前可以为元件自动编号，在工程管理界面下选中.dsn文件，然后选Tools—Annotate;再进行DRC检测。DRC之后可以尝试去生成网络表了，在工程管理界面下，选Tools--Create Netlist， 二．PCB 1. 打开PCB Editor，在弹出的对话框中选择Allegro PCB Design GXL（legacy），然后点击Ok进入PCB编辑器。接下来就是利用向导建立电路板了，包括确定板子的大小、层数、形状等等参数。 File-new 在弹出的对话框中的Drawing Type选择Board（wizard），然后确定文件名，Browse存盘路径等，最后点Ok进入向导。
注意：板子的路径应该和前面生成网表的路径保持一致。 2．导入网络表 接上一个步骤，将网络表导入到刚建好的PCB中。 在此之前还有一个很重要的工作要做，就是指定PCB封装的路径。点击Setup--User Preferences，在弹出对话框中的Categories中选中Design_paths，分别为padpath和psmpath指定路径，即将PCB元件封装路径添加到padpath和psmpath中，以告知Allegro从指定的路径寻找封装。
元件的PCB封装需要自己做或是直接用别人做好的，封装准备好后往PCB 中导入网络表，点击File--Import--Logic，在Import directory中指定在原理图部分生成的网络表文件路径，其他设置使用默认值即可，点击Import Cadence即可导入网络表。 3.叠层设计，规则设定，布局布线 暂时简单描述下元件的放置，布局，布线，具体的叠层设计，设计规则等后面再详细补充
于博士Cadence视频教程原理图设计pdf
Cadence SPB 15.7 快速入门视频教程 的SPB 16.2版本 第01讲 - 第15讲：OrCAD Capture CIS原理图创建 第16讲 - 第26讲：Cadence Allegro PCB创建封装 第27讲 - 第36讲：Cadence Allegro PCB创建电路板和元器件布局 第37讲 - 第46讲：Cadence Allegro PCB设置布线规则 第47讲 - 第56讲：Cadence Allegro PCB布线 第57讲 - 第60讲：Cadence Allegro PCB后处理、制作光绘文件 第1讲 课程介绍，学习方法，了解CADENCE软件 1．要开发的工程 本教程以下面的例子来开始原理图设计和PCB布线 2．教程内容
3．软件介绍 Design Entry CIS：板级原理图工具 Design Entry HDL：设计芯片的原理图工具，板级设计不用 Layout Plus：OrCAD自带的PCB布线工具，功能不如PCB Editor强大 Layout Plus SmartRoute Calibrate：OrCAD自带的PCB布线工具，功能不如PCB Editor强大PCB Editor：Cadence 的PCB布线工具 PCB Librarian：Cadence 的PCB封装制作工具 PCB Router：Cadence 的自动布线器 PCB SI：Cadence 的PCB信号完整性信号仿真的工具 SigXplorer：Cadence 的PCB信号完整性信号仿真的工具 4．软件列表
5．开始学习Design Entry CIS 启动：Start/Cadence SPB 16.2/Design Entry CIS 启动后，显示下图： 里面有很多选项，应该是对应不同的License 本教程使用：OrCAD Capture CIS 我个人认为：Allegro PCB Design CIS XL是所有可选程序中，功能最强大的，但不知道，强在哪里；而且本教程的原理图文件可以使用上表中不同的程序打开 6．选择OrCAD Capture CIS，启动后显示下图
Cadence Capture输出带属性的PDF原理图设置步骤
Cadence Capture 输出带属性的PDF 原理图设置步骤 作者：Myedacn 2016-01-06 1.准备工作 需要安装两个工具，一个是虚拟打印机，一个是脚本运行工具 1.1虚拟打印机安装 官方推荐Adobe Acrobat ，但是这个是需要购买授权的，所以推荐安装免费开源的工具PDFCreator ，可以从网上下载到该工具。https://www.360docs.net/doc/1411445280.html,/可以下载到最新版本的软件。 按照提示进行安装，安装完成后，可以看到打印机列表里面多了一个虚拟打印机 记住这个打印机的名称，后面会用到。1.2安装脚本运行工具基于Adobe 、PostScript 及可移植文档格式（PDF ）的页面描述语言等而编译成的免费软件GhostScript 可以在官网下载到最新版本https://www.360docs.net/doc/1411445280.html,/按照提示进行安装，安装完成后记住安装路径，比如：C:\Program Files (x86)\gs\gs9.09\bin\gswin32c.exe 后面会用到。2.修改配置文件 打开Cadence Capture 安装目录，比如： C:\Cadence\SPB_16.6\tools\capture\tclscripts\capUtils 找到文件：capPdfUtil.tcl 用文本编辑器打开此文件： 找到以下位置进行修改： set ::capPdfUtil::mPSDriver "PDFCreator " 把默认的Adobe 打印机修改为PDFCreator 修改打印机安装程序位置，红色字体位置所示 set ::capPdfUtil::mPSToPDFConverterList { { "PDFCreator " {{C:\Program Files\PDFCreator\PDFCreator.exe }/N /q /o M y e d a c n 出品
AD10简明教程--印制板制作
目录 第六部分Altium Designer10电路设计 (2) 第1章印制电路板与Protel概述 (2) 1.1印制电路板设计流程 (2) 第2章原理图设计 (4) 2.1原理图设计步骤： (4) 2.2原理图设计具体操作流程 (4) 第3章原理图库的建立 (11) 3.1原理图库概述 (11) 3.2编辑和建立元件库 (11) 第4章创建PCB元器件封装 (16) 4.1元器件封装概述 (16) 4.2创建封装库大体流程 (17) 4.3绘制PCB封装库具体步骤和操作 (17) 第五章PCB设计 (26) 5.1重要的概念和规则 (26) 5.2PCB设计流程 (27) 5.3详细设计步骤和操作 (27) 第6章实训项目 (33) 6.1任务分析 (33) 6.2任务实施 (35) 6.3利用热转印技术制作印制电路板 (61)
第六部分Altium Designer10电路设计 第1章印制电路板与Protel概述 随着电子技术的飞速发展和印制电路板加工工艺不断提高，大规模和超大规模集成电路的不断涌现，现代电子线路系统已经变得非常复杂。同时电子产品有在向小型化发展，在更小的空间内实现更复杂的电路功能，正因为如此，对印制电路板的设计和制作要求也越来越高。快速、准确的完成电路板的设计对电子线路工作者而言是一个挑战，同时也对设计工具提出了更高要求，像Cadence、PowerPCB以及Protel等电子线路辅助设计软件应运而生。其中Protel在国内使用最为广泛。本书所有讲解均使用Altium Designer Release10（Protel新版本）。 1.1印制电路板设计流程 用Altium Designer Release10绘制印制电路板的流程图如图6-1.1所示。
如何将altium designer的原理图和PCB转入cadence里
说明： 1）本教程适用于将altium designer的原理图和PCB转入cadence（分别对应capture CIS和allegro）里。对于protel 99se，可以将其先导入较新版本的AD里，再转入cadence中。 2）整个过程中使用的软件包括altium designer Summer 08，cadence16.6，orCAD10.3-capture(免安装精简版)，PADS9.3三合一完美精简版。其中，后面两个软件较小，便于下载。 3）原理图的转化路线是，从altium designer导出的.dsn文件，用orcad10.3-capture打开后，保存为cadence16.6可以打开的文件。因为较新版本的cadence不能直接打开AD转换出来的.dsn文件。如果你不是这些版本的软件，也可以参考本人的方法进行尝试。 4）pcb转化的顺序是，altium designer导出的文件，导入PADS9.3打开，然后导出.asc文件。随后利用allegro对pads的接口，将pads文件导入。 1. 原理图的导入 1.1选中原理图的项目文件，即.PRJPCB文件，右键-》save projec as，选择.dsn文件，输入要保存的文件名，保存。注意输入新的文件名的时候要把文件名的后缀手动改掉。 1.2打开orCAD10.3-capture文件夹下面的capture.exe（如果同一台电脑装了新版本的cadence，例如cadence16.6的话，环境变量中的用户变量会有冲突。具体地来说对于orCAD10.3来说，CDS_LIC_FILE的值必须是安装目录\orCAD10.3-capture\crack\license.dat。而对于cadence16.6来说，环境变量必须是5280@localhost。因此要使用orCAD10.3的话，必须将CDS_LIC_FILE 的值改掉，否则无法打开。等下使用cadence16.6，就必须将值改回来）。 1.3使用orCAD10.3将刚才保存的.dsn文件打开，并保存成project。 1.4 随后就可以使用新版本的cadence的capture CIS打开保存的文件（注意改环境变量中的用户变量CDS_LIC_FILE）。 2. PCB的导入 由于allegro可以根据已有的brd文件生成元器件的封装，因此将PCB导入allegro后使用者免于重新使用allegro绘制一遍封装。 1.1打开pads9.3，file-》new，按照默认配置建立一个文件，保存。 1.2file-》import，选中要转换的.pcb文件，打开，保存在C盘的PADS Projects文件夹下面。 （安装PADS9.3三合一完美精简版时会自动在C盘产生这个文件夹。） 1.3file-》export，将文件保存为.asc文件。接下来回弹出下图所示的对话框。注意要将.pcb
CADENCE从原理图到PCB步骤(精)
CADENCE从原理图到PCB步骤 一．原理图 1．建立工程 与其他绘图软件一样，OrCAD以Project来管理各种设计文件。点击开始菜单，然后依次是所有程序-- Allegro SPB 15.5--Design Entry CIS，在弹出的Studio Suite Selection对话框中选择第一项OrCAD_Capture_CIS_option with capture，点击Ok进入Capture CIS。接下来是File--New--Project，在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。2．绘制原理图 新建工程后打开的是默认的原理图文件SCHEMATIC1 PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和Protel类似。点击上侧工具栏的Project manager（文件夹树图标）进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。 1）修改原理图纸张大小： 双击SCHEMATIC1文件夹，右键点击PAGE1，选择Schematic1 Page Properties，在Page Size 中可以选择单位、大小等； 2）添加原理图库： File--New--Library，可以看到在Library文件夹中多了一个library1.olb的原理图库文件，右键单击该文件，选择Save，改名存盘； 3）添加新元件： 常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好的元件。右键单击刚才新建的olb库文件，选New Part，或是New Part From Spreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片Datasheet中的引脚描述表格中直接拷贝、粘贴即可（pdf格式的Datasheet按住Alt键可以按列选择），可以批量添加管脚，方便快捷。 4）生成网络表（Net List）： 在画板的时候需要导入网络表，在这之前原理图应该差不多完工了，剩下的工作就是查缺补漏。可以为元件自动编号，在工程管理界面下选中.dsn文件，然后选Tools—Annotate （注解），在弹出的对话框中选定一些编号规则，根据需求进行修改或用默认设置即可。进行DRC检测也是在生成网络表之前的一项重要工作，可以避免出现一些不必要的设计错误。DRC之后可以尝试去生成网络表了，还是在工程管理界面下，选Tools--Create Netlist，可以在弹出的对话框中选择网络表的存放路径，其他默认设置即可，生成网络表的过程中如果出错，可以通Windows--Session Log查看出错的原因，比如说有元器件忘了添加封装等。 5）更新元件到原理图： 当元件库中的某个元件修改后需要原理图也同步更新时，可以不必重新放置元件（万一有100个或更多该元件岂不是要疯了），在工程管理界面下，双击Design Cache文件夹，选中刚才修改的元件，右键单击选择Update Cache，一路yes下去即可将原理图中该元件全部更新。 6）一些细节： 画原理图时的放大和缩小分别是按键“i”（Zoom In）和“o”（Zoom Out）和Protel有所区别；在创建元件封装的时候，除了GND可以同名以外，不能有其他同名的管脚，否者报错，不过貌似报错也没有影响，因为打开OrCAD自带的元件库时（比如Xilinx的FPGA），也有除GND外的同名管脚；添加网络标号的快捷键是“n”，不过在OrCAD中网络标号无法复制，记得Protel中是可以通过复制已有的网络标号来添加新的网络标号的。
[AD经验] AD10 电路图设计 笔记教学提纲
[A D经验]A D10电 路图设计笔记
原理图的设计 1、左键单击元器件按住space键可以将其旋转，按X键左右旋转；按Y键上下旋转。 2、智能粘贴：Edit àsmart paste 。 3、屏障：compile mask(编译时被屏障的不显示信息)。 4、消除编译警告：placeàdivectivesàNO ERC。 5、按住ctrl键移动选定元器件，则元器件之间的导线可以任意伸缩。 6、放置总线BUS：总线名[0：n],然后place Bus Entry, 放置网络代码：placeàNet Label。例如: 总线格式：databus[0:9]，在Bus Entry命名：databus0、databus2… databus9,另一端命名databus0、databus2…databus9则建立了一一对应的关系，及databus0对应databus0。 7、查找替换：EditàFind and Replace Text 说明替换名字而已。 8、删除元器件先选中按住左键拉动虚线框包围元器件，即被选中。再按delete 键。 9、ToolsàFootprint manager封装管理器。Set as current：更改当前封装；accept change:接受改变。 10、SCHàSCH Inspector 显示信息和修改被选对象参数等。 11、引脚间的连线（连成直线）：按住shift键单击space键。 12、原理图设计完成后生成报表：reportsàbill of materials，按键Export则导出元件清单/也可以使用模版“Template”点击浏览“[…]”选择模版再导出元件清单。原理图分等级式的设计 1、由顶层到底层设计：
AD中多个原理图导入到多个PCB中
AD中多个原理图导入到多个PCB中 在Altium Designer中，我们可以用Altium Designer设计同步装置把设计资料从一个区域转到另一个区域，它包括比较工具、ECO以及UPDATER。它可以用于原理图和PCB之间的转换，Altium Designer中导入网络表不在是必须的。 1.在原理图中的project菜单中，点击Show Differences子菜单； 2．在选择文档比较中Choose Documents to Compare有一个高级模式Advanced Mode，在此选项打勾，对话框将显示成两个专栏，在其中一个选择Sch，并在另一个中选择对应的PCB文件，然后选择OK。不要忘记在零件库中加载零件的封装。点击确认按钮。
3．出现如下比较对话框，列出了Sch和PCB 的对应关系。左边是原理图，右边是PCB。
4．然后在任意空白处右键单击出现如下图对话框，选择Updata all in >>PCB Document (pcb文件名.PcbDoc)，把所有与Sch的不同转到PCB中。对话框将更新显示将执行多少不同的地方。之前Create Engineering Change Order按钮再未执行这一步前为灰色。此时将原理图的网络表更新到PCB中，出现如下对话框。 5．点击创建工程变更列表Create Engineering Change Order，出现如下对话框。
6．没有错误之后，点击生效更改Validate Changes后，Engineering Change Order对话框将显示所有变化执行的列表。向下卷动的目录确定那些转换已被执行。 7．按下执行更改Execute Changes按纽更新PCB。 8．当更新结束时，关闭对话框。 在PCB文件中可以看到装载了元件和连线。
cadencespb学习笔记原理图
cadence学习笔记1__原理图 打开Design Entry CIS或OrCAD Capture CIS组件，选择OrCAD Capture CIS（不要选择OrCAD Capture，因为少了一些东西），如果勾选了左下角的“Use as default”复选框，下次就不用选择了，如果要使用其他的部分，就在打开后点击File?Change Product，会弹出一个“Cadence Product Choices”窗口： 元器件库 File?New?Library新建一个库，如下图，显示了路径和默认库名library1.olb，右击选择Save As 可以改变路径和库名，右击新建一个元件，可以选择New Part或者是New Part From Speadsheet，是两种不同的方式，先介绍New Part的操作。 右击选择New Part后，弹出下面的对话框，在Name中填入元件名，还可以指定PCB Footprint，下面Parts per Pkg表示这个元件有几部分，1表示普通的元件，如果元件是两部分组成的分裂元件就写2，这里先操作1，点击ok。 中间的虚线框是这个元件的区域，右边会有一个工具栏，画直线、方框、圆、曲线，也可以输入一些字符，或者点放置一组引脚，放置结束后鼠标右击选择End Mode或按键盘左上角Esc键使命令结束，放置一组引脚的时候，还可以设置引脚的类型，比如输入、输出、双向、电源等等，这个没有区分电源和地，电源和地都是power型的，现在输入下面的几个数字，线型都是默认的Passive，引脚间距Pin Spacing设为1，点击ok，放置好后成为下面的样子，有些部分不需要显示，双击空白处弹出一个属性对话框，虚框里面的数字是PinName，虚框外面的数字是PinNumber，如果可视属性改成False就不显示了。 如果想改变其中一个引脚的引脚名、引脚编号、引脚类型，选中该引脚，右击选择Edit
Cadence原理图设计简介
原理图设计简介 本文简要介绍了原理图的设计过程，希望能对初学者有所帮助。 一．建立一个新的工程 在进行一个新的设计时，首先必须利用Project Manager 对该设计目录进行配置，使该目录具有如下的文件结构。 所用的文件库 信息。 Design directory 启动Project Manager Open: 打开一个已有Project . New :建立一个新的Project . 点击New 如下图： cadence 将会以你所填入的project name 如：myproject 给project file 和design library 分别命
名为myproject.cpm和myproject.lib 点击下一步 Available Library：列出所有可选择的库。包括cadence自带库等。Project Library：个人工程中将用到的所有库。如myproject_lib 点击下一步 点击下一步
点击Finish完成对设计目录的配置。 为统一原理图库，所有共享的原理图库统一放在CDMA硬件讨论园地----PCB设计专栏内。 其中：libcdma 目录为IS95项目所用的器件库。 libcdma1目录为IS95项目之后所用的器件库。 每台机器上只能存放一套共享的原理图库，一般指定放在D：盘的根目录下， 即：D：\libcdma , D：\libcdma1 ... * 注意：设计开始时，应该首先将机器上的库与共享的原理图库同步。 下面介绍如何将共享库加入到自己的工程库中。 点击Setup 点击Edit 编辑cds.lib文件。添入以下语句: define libcdma d:\libcdma define libcdma1 d:\libcdma1 则库libcdma , libcdma1被加入Availiable Library 项内。如下图：
Cadence-原理图批量修改元器件属性
一、导出BOM 前提条件：对所有器件的位号进行过检测。不允许出来两个器件使用相同的位号。最简单的方式是通过Tool→Annotate重新进行编排，保证不会出错。 步骤1，选中所在的工程设计，如下图 步骤2，点击Tools→Bill of Meterials
步骤3：选中“Place each part entry on a separate line”，并且在header和Combined propert string 中输入你所想要导出的参数，其中必须选择”Reference”，这个是器件的位号，属于唯一值，后面有大用。 至此，BOM已经按照我们想要的格式导出来的。接下来就是修改BOM 二、修改BOM的内容 步骤1：打开BOM，刚打开的BOM应该是长得跟下面差不多
应该是这样。 这个演示只是装简单地添加了一个叫做Mount的属性，用于表明这个器件要不要焊接
修改完成后，如下图所示： 三、生成upd文件。 Cadence Capture CIS能够从UPD文件中自动更新器件的属性。所以一个很重要的步骤就是生成UPD文件。 UPD文件格式的基本样子是这样子的： "{Part Reference}" "TOL" "R1" "10%" "U1" "/IGNORE/" 步骤1：添加分号。方便起见将工作簿修改一下名字，同时增加两个新的工作页。如下图
步骤2：在sheet2的A1格中输入="$"&sheet1!A1&"$" 。如下图所示。这样做的目录是将sheet1的A1格的内容前后各加一个$号。其实添加$号也不是最终目的，只是这样操作比较简单
如何将altiumdesigner的原理图和PCB转入cadence里
说明： 1）本教程适用于将altiumdesigner的原理图和PCB转入cadence（分别对应captureCIS和allegro）里。对于protel99se，可以将其先导入较新版本的AD里，再转入cadence中。 2）整个过程中使用的软件包括altiumdesignerSummer08，cadence16.6，orCAD10.3-capture(免安装精简版)，PADS9.3三合一完美精简版。其中，后面两个软件较小，便于下载。 3）原理图的转化路线是，从altiumdesigner导出的.dsn文件，用orcad10.3-capture打开后，保存为cadence16.6可以打开的文件。因为较新版本的cadence不能直接打开AD转换出来的.dsn文件。如果你不是这些版本的软件，也可以参考本人的方法进行尝试。 4）pcb转化的顺序是，altiumdesigner导出的文件，导入PADS9.3打开，然后导出.asc文件。随后利用allegro对pads的接口，将pads文件导入。 1.原理图的导入 1.1选中原理图的项目文件，即.PRJPCB文件，右键-》saveprojecas，选择.dsn文件，输入要保存的文件名，保存。注意输入新的文件名的时候要把文件名的后缀手动改掉。 1.2打开orCAD10.3-capture文件夹下面的capture.exe（如果同一台电脑装了新版本的cadence，例如cadence16.6的话，环境变量中的用户变量会有冲突。具体地来说对于orCAD10.3来说，CDS_LIC_FILE的值必须是安装目录\orCAD10.3-capture\crack\license.dat。而对于cadence16.6来说，环境变量必须是5280@localhost。因此要使用orCAD10.3的话，必须将CDS_LIC_FILE的值改掉，否则无法打开。等下使用cadence16.6，就必须将值改回来）。 1.3使用orCAD10.3将刚才保存的.dsn文件打开，并保存成project。 1.4随后就可以使用新版本的cadence的captureCIS打开保存的文件（注意改环境变量中的用户变量CDS_LIC_FILE）。 2.PCB的导入 由于allegro可以根据已有的brd文件生成元器件的封装，因此将PCB导入allegro后使用者免于重新使用allegro绘制一遍封装。 1.1打开pads9.3，file-》new，按照默认配置建立一个文件，保存。 1.2file-》import，选中要转换的.pcb文件，打开，保存在C盘的PADSProjects文件夹下面。 （安装PADS9.3三合一完美精简版时会自动在C盘产生这个文件夹。） 1.3file-》export，将文件保存为.asc文件。接下来回弹出下图所示的对话框。注意要将.pcb 文件和.asc文件保存在同一个目录下，即C盘的PADSProjects文件夹下面，否则allegro 转换时会出现pads_in.log找不到的现象。（关于AD的pcb文件导入pads，网上还有一种方法是AD保存为PCB二进制文件，即.PcbDoc文件，再由pads导入.PcbDoc文件。用户可以自行尝试。总之，ad转换成pads似乎较为顺畅） 1.4格式选择PowerPCBV5.0，勾选认为比较的项目。点击“OK”。 1.5随后使用allegro的import-》translator，选择pads，弹出如下的对话框。 其中第一行是指定.asc文件，第三行是指定要转换成的.brd文件。一般而言都是C盘的PADSProjects文件夹内部。第二行只要指定目录，然后在对话框里点保存即可。点击translate，即可完成转换。随后file-》open，打开刚才建立的.brd文件。
cadence原理图设计
本文简要介绍了cadence原理图的设计过程，希望能对初学者有所帮助。 一．建立一个新的工程 在进行一个新的设计时，首先必须利用Project Manager 对该设计目录进行配置，使该目录具有如下的文件结构。 下面举例说明： 启动Project Manager Open: 打开一个已有Project . New :建立一个新的Project . 点击New 如下图: cadence 将会以你所填入的project name 如：myproject 给project file和design library分别命名为myproject.cpm 和myproject.lib
点击下一步 Available Library：列出所有可选择的库。包括cadence 自带库等。Project Library：个人工程中将用到的所有库。如myproject_lib 点击下一步 点击下一步
点击Finish完成对设计目录的配置。 为统一原理图库，所有共享的原理图库统一放在CDMA 硬件讨论园地----PCB 设计专栏内。其中： libcdma 目录为IS95 项目所用的器件库。libcdma1 目录为IS95 项目之后所用的器件库。 每台机器上只能存放一套共享的原理图库，一般指定放在D：盘的根目录下，即：D：libcdma , D：libcdma1 ... * 注意：设计开始时，应该首先将机器上的库与共享的原理图库同步。 下面介绍如何将共享库加入到自己的工程库中。 点击 Edit 编辑cds.lib 文件。添入以下语句: define libcdma d:libcdma define libcdma1 d:libcdma1 则库libcdma , libcdma1 被加入Availiable Library 项内。如下图：
cadence原理图到PCB(原创)
首先说明一下我的版本是Allergro SPB 16.2。原理图设计用的是OrCAD Capture，PCB设计用的是Allegro PCB Design GXL。 教材手里有好几种，网上找的、图书馆借的。在Altium Designer里面原理图转PCB是个很简单的事情，可是在cadence里面，折腾了好几天才能通过这一步。怎么说呢，这些教材讲的都不够细，尤其是在如何操作软件这上面，完全是把help手册翻译了一遍，反而把大家在学习protel时候就知道的东西啰嗦了半天。 cadence 原理图转PCB网上流传有两种方法，我现在也只会这两种。 切入正题吧。原理图转PCB之间沟通的纽带是netlist文件，就是网表文件。正确生成网表文件的前提是原理图正确，能通过DRC检查。如果只画原理图不需要layout那就不用生成网表，在footprint选项里也不用填，否则要填上对应的封装名称，即使你没有这个封装填上封装名称也能生成网表，可以在生成网表之后再去画封装。 画封装，打开Allegro PCB Design GXL，File-New-Package symbol(wizard)。为了下文讲解，设置名称就叫dip40-8051，路径自己设定，最好不要有中文名。选DIP-next-load template-next-next-引脚数填40-next-选择焊盘（任意）-保存。 先别急，还有一项重要的事情没做，那就是生成device文件。其中的一种方法用到了它。如何生成呢，在生成封装之后，File-create device file 就可以啦，记住文件格式是.txt，和你刚才设计封装库放在同一目录下。此时可以退出 Allegro PCB Design GXL。 两种办法之前的工作都要把原理图设计好，如果你只想体验一下流程的话随便弄个IC（如8051），设计即正确，不要考虑电气特性。在属性设置里面把footprint名称填上任意名称，如（dip40-8051）。接着把不用的管教都XX掉。弄好之后进行DRC检查，有警告不要紧，只要没有错误就可以。体验流程嘛！检查无误就可以生成网表了。 生成网表第一种方法（三个文件pstchip.dat、pstxnet、pstxprt）： 在capture里面，通过DRC检查之后，选Create Netlist出现上图对话框。默认标签是PCB editor，也
CADENCE导出BOM
用OrCAD Capture导出BOM的方法 2011-01-20 18:43:38 OrCAD Capture是Cadence公司的产品，在高速电子设计中使用十分的广泛。导出BOM是我们设计人员在项目开发过程中很重要的步骤，OrCAD Capture提供了强大的导出BOM功能，并且具有很好的扩展性，用户可以自定义导出需要的参数，本文将介绍使用OrCAD Capture正确导出BOM 的方法。 和之前发布的一些文章一样，我在这里仍然会分步讲解，目的是使网友能够有较清晰的认识，能够更好的理解导出BOM的方法。 PS：在较大的公司里，通常会有一个元件库，使用OrCAD Capture CIS可以链接这个元件库，这样就大大方便了设计者选择元件的过程，而且通 常这个元件库也会是该公司较常用的器件，这样也很有利于控制成本。 第一步，选中OrCAD中的设计文件，如下图：
第二步，点击工具栏中Tools，然后再点击下拉菜单中的Bill Of Materials，如下图 第三步，这时就会弹出导出BOM的对话框，在这里，你可以设置很多选项，如下图
仔细瞧瞧Line Item Dfinition那里，有两个框框，其中的Header设置的BOM中最上方的项目的名称，如Reference，Value，Part Number等， 这里的设计可以比较随意，对输出的结果不会有太大的影响。 Combined property string，这项的设置直接决定了最终的导出结果。仔细看看上面的图片，我们会发现，这个框框里面的字符都是带{}的，相信编过程序的人肯定都会对变量这种东西很敏感，我感觉这里的字符就是“变量”（个人见解，未经过考证），那么这里的“变量”应该如何填写呢？ 让我们进入原理图，随便双击某一器件查看其详细信息，如下图，仔细一看，这个器件有很多属性，像ATHEROS KEY，AtherosDescription， Description，Reference，PART_NUMBER等等。
AD原理图子原理图COYP ROOM教程
子原理图设计方法与COPY ROOM 1原理图的设计 1.1母原理图中放置图表符 1.1.1在原理图中放一个图表符 1.1.2图表符属性设置 双击图表符出现属性设置界面
1.1.3文件名设置 把需要关联的原理图名子添进去或者点选择原理图。所选种的原理图485sub.SchDoc就成了子原理图 1.1.4标识设置 如果需要COPY ROOM（子原理图的电路需要N路，需要设计此处）例子原理图名为485sub.SchDoc,电路中需要三路，标识设置Repeat(485sub,1,3) 文件名和标识都设置完成后，点右下角完成。 标识符变成了由多叠加立体的形状
1.2母原理图中放置图表入口 1.2.1在图表符中放置图表符入口 1.2.2双击图表符入口修改属性 双击 出现属性设计 在属性：名：更改成相对应名称又因此子原理图是多路同电路所以要加repeat（名），依次修改全部各
所有都设置完成 1.2.3放置网络标号与和端口 点网络标号放置并改成相对应名称与放团里端口并改成相对应名称 端口名与图表符入口名称相对应就行，没必要名子一定要相同，只是方便设计人员记住。 但是网络标号一定要相同，例如485通信输出，在图表符上的网络标号为485A，接线端子上的网络标号一定要为485A1,485A2,485A3（因有三路相同电路所以要加后缀123，此后缀系统自动识别，不需要另外设计属性）。 1.3子原理图的设计 1.3.1放置端口 修改与图表符相同的名子：不用加repeat() 并把端口接到相对应的器件连线上。
设置完成后后点击工具（T）-》上下层次（H）完成母原理图与子原理图关联 2PDC图生成 2.1生成三路器件 好了，原理图设置完成，然后后成网络，到PCB图中生成一下，就会出现三路485器件
(完整版)Cadence-原理图批量修改元器件属性.doc
一、导出 BOM 最简单的前提条件：对所有器件的位号进行过检测。不允许出来两个器件使用相同的位号。 方式是通过Tool Annotate 重新进行编排，保证不会出错。 步骤 1，选中所在的工程设计，如下图 步骤 2，点击 Tools Bill of Meterials
步骤 3：选中“ Place each part entry on a separate line”，并且在 header 和 Combined propert string 中输入你所想要导出的参数，其中必须选择”Reference”，这个是器件的位号，属于唯一值，后面有大用。 至此，BOM 已经按照我们想要的格式导出来的。接下来就是修改BOM 二、修改 BOM 的内容 步骤 1：打开 BOM ，刚打开的BOM 应该是长得跟下面差不多
步骤2：将期修改一下，去掉一些不必要的几行，和不必要的列“item”和”quantity ”修改后应该是这样。 步骤 3：根据自己的想法，修改BOM 的具体内容，注意，Reference 这一列一定不能修改。这个演示只是装简单地添加了一个叫做Mount 的属性，用于表明这个器件要不要焊接
修改完成后，如下图所示： 三、生成 upd 文件。 Cadence Capture CIS 能够从 UPD 文件中自动更新器件的属性。所以一个很重要的步骤就是生成 UPD 文件。 UPD 文件格式的基本样子是这样子的： "{Part Reference}""TOL" "R1" "10%" "U1" "/IGNORE/" 步骤 1：添加分号。方便起见将工作簿修改一下名字，同时增加两个新的工作页。如下图