三极管基极下拉电阻的作用是什么

本文介绍了三极管基极下拉电阻的作用以及在接下拉电阻时还要注意的两个问题。

1)防止三极管受噪声信号的影响而产生误动作，使晶体管截止更可靠!三极管的基极不能出现悬空，当输入信号不确定时(如输入信号为高阻态时)，加

下拉电阻，就能使有效接地。

特别是GPIO连接此基极的时候，一般在GPIO所在IC刚刚上电初始化的时候，此GPIO的内部也处于一种上电状态，很不稳定，容易产生噪声，引起误动作!加此电阻，可消除此影响(如果出现一尖脉冲电平，由于时间比较短，所以这个电压很容易被电阻拉低;如果高电平的时间比较长，那就不能拉低了，也就是正常高电平时没有影响)!但是电阻不能过小，影响泄漏电流!(过小则会有较大的电流由电阻流入地)

2)当三极管开关作用时,ON和OFF时间越短越好,为了防止在OFF时,因晶体管中的残留电荷引起的时间滞后,在B,E之间加一个R起到放电作用。高频，深饱和时特别要注意。(次要)

3)三极管基级加电阻主要是为了设置一个偏置电压，这样就不会出现信号的失真(这在输入信号有交流时极其重要：如当温度上升时，Ic将增大，导致Ie也会增大，那么在Re上的压降也增大，而Vbe=Vb-IeRe，而Vb此时基本上被下拉电阻保持住，所以使Vbe减小。当然这个减小对0.7v来说是很小的，是从微观上去分析的。Vbe的减小，使Ib减小，结果牵制了Ic的增加，从而使

Ic基本恒定。这也是反馈控制的原理)。

而且同时还是为了防止输入电流过大，加个电阻可以分一部分电流，这样就不会让大电流直接流入三极管而损坏其.至于为了放电，一般是在MOS管

上下拉电阻的原理与作用

一.应用 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，以提高输出的高电平值。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。二.原理：上拉电阻实际上是集电极输出的负载电阻。不管是在开关应用和模拟放大，此电阻的选则都不是拍脑袋的。工作在线性范围就不多说了，在这里是讨论的是晶体管的开关应用，所以只谈开关方式。找个TTL器件的资料单独看末级就可以了，内部都有负载电阻根据不同驱动能力和速度要求这个电阻值不同，低功耗的电阻值大，速度快的电阻值小。但芯片制造商很难满足应用的需要不可能同种功能芯片做许多种，因此干脆不做这个负载电阻，改由使用者自己自由选择外接，所以就出现OC、OD输出的芯片。由于数字应用时晶体管工作在饱和与截止区，对负载电阻要求不高，电阻值小到只要不小到损坏末级晶体管就可以，大到输出上升时间满足设计要求就可，随便选一个都可以正常工作。但是一个电路设计是否优秀这些细节也是要考虑的。集电极输出的开关电路不管是开还是关对地始终是通的，晶体管导通时电流从负载电阻经导通的晶体管到地，截止时电流从负载电阻经负载的输入电阻到地，如果负载电阻选择小点功耗就会大，这在电池供电和要求功耗小的系统设计中是要尽量避免的，如果电阻选择大又会带来信号上升沿的延时，因为负载的输入电容在上升沿是通过无源的上拉电阻充电，电阻越大上升时间越长，下降沿是通过有源晶体管放电，时间取决于器件本身。因此设计者在选择上拉电阻值时，要根据系统实际情况在功耗和速度上兼顾。三.从IC(MOS工艺)的角度,分别就输入/输出引脚做一解释:

上下拉电阻耦合电容注意点

上拉电阻，下拉电阻，耦合电容，退耦电容的总结（ZT）上拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。功耗？？？ 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，？？？

但功耗越大，设计是应注意两者之间的均衡。 2．下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。 3．高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4．频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的。 OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。选上拉电阻时： 500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。当输出高电平时，忽略管子的漏电流，两输入口需200uA 200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）

第二章晶体三极管和场效晶体管

课题第一章晶体=极管和场效晶体管 2.1.1—2.1.3三极管的基本特性课型新课投课班级17机电授课时数2课时教学目标 1.掌握三极管的结构、分类和符号 2.理解三极管的工作电压和基本连接方式 3.理解三极管电流的分配和放大作用、掌握电流的放大作用教学重点三极管结构、分类、电流分配和放大作用教学难点电流分配和放大作用学情分析学生已经了解了PN结及特性学生已熟练掌握晶体二极管的基本特性教学方法讲授法、引导法、图示法、对比法、多媒体演示法教后记通过对本次课的学习，学生了解了三极管的基本特性，了解三极管中的PN结与二极皆中PN结的区别，同时掌握了三极管的基本连接方式和放大倍数的讣算方法，并能进行实际应用，利用査表法说出三极管的型号

A.引入在电子线路中，经常用的基本器件除二极管外，还有三引脚的三极管。B?新授课 2.1,1三极管的结构、分类和符号一、晶体三极管的基本结构 1?观察外形 2.三极管的结构图（1〉发射区掺杂浓度较大，以利于发射区向基区发肘载流子。（2）基区很薄，掺杂少，载流子易于通过。 <3）集电区比发射区体枳大且掺杂少，收集载流子。注意：三极管并不是两个PN结的简单组合，不能用两个二极管代替。二、图形符号 a. NPN 型三.分类 1?内部三个区的半导体分类：NPN型、PNP型 2.工作频率分类：低频管和高频管 3.以半导体材料分：错、硅 2.1.2三极管的工作电压和基本连接方式一、三极管的工作电压 1?三极笛工作时，发射结加正向电压?集电结加反向电压。 2?偏置电压：基极与发射极之间的电压。二.三极管在电路中的基本连接方式 1?共发射极接法（讲解）三极：发射极、两结：发射结、基极、集电极集电结基区、集电区（引导：比较两种符号，箭头说明发射结导通的方向） C b V e b. PNP 型集 C电极集 C电极 b V

上拉、下拉电阻的作用分析.

［图］上拉电阻与下拉电阻的作用 2007-08-12 上拉电阻就是把不确定的信号通过一个电阻钳位在高电平，此电阻还起到限流的作用。同理，下拉电阻是把不确定的信号钳位在低电平。上拉电阻是指器件的输入电流，而下拉指的是输岀电流。那么在什么时候使用上、下拉电阻呢？ 1、当TTL电路驱动CMOS!路时，如果TTL电路输岀的高电平低于CMOS!路的最低高电平（一般为3.5V ），这时就需要在TTL的输岀端接上拉电阻，以提高输岀高电平的值。 2、O C门电路必须加上拉电阻，以提高输岀的高电平值。 3、为加大输岀引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输岀电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。另外，上拉电阻阻值的选择原则包括： 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。

综合考虑以上三点，通常在1k到10k之间选取。对下拉电阻也有类似道理关于上拉电阻，看图。作为输入接VCC等于1,接GND=0 VCC 如果按键短路（按下）电阻为零，按键按下，Out=0,当按键断开，Out= ?显然当Out悬空输岀 VCC这可以用仪表测量，这个VCC就是靠R1 “上拉”产生的，顾名思义，R1就是上拉电阻。上拉电阻的大小，取决于输岀接负载的需要，通常逻辑电路对高电平输出阻抗很大，要求输出电流很小，在上拉电阻上压降可以忽略，当然上拉电阻不能太大，否则就不能忽略了。实际电路还有这种结构这里的R1也是上拉电阻关于下拉电阻，用得少，道理和上面一样，只不过通过电阻“下拉”到GND 单片机P0 口输岀结构一部分电路类似下图，实际可能用的是场效应管 Q2

第四章晶体二极管与晶体三极管复习课程

第四章晶体二极管与晶体三极管本章概述：晶体管是采用半导体晶体材料（如硅、锗、砷化镓等）制成的，在电子产品中应用十分广泛。本章从二、三极管的型号、分类、外形识别及检测等多个方面，对常用二、三极管进行了较为详细和系统的讲解。第一节晶体二极管和晶体三极管的型号命名方法一、中华人民共和国国家标准（GB249-74）国标（GB249-74）半导体器件型号命名由五部分组成，见表4-1。表4-1 国标半导体器件型号命名方法

例如：锗PNP高频小功率管为3AG11C，即３（三极管）Ａ（PNP型锗材料）Ｇ（高频小功率管）１１（序号）Ｃ（规格号）二、美国电子半导体协会半导体器件型号命名法表4-2 美国电子半导体协会半导体器件型号命名法三、日本半导体器件型号命名方法表4-3 日本半导体器件型号命名方法第二节半导体器件的外形识别

一、晶体二极管的外形识别 1.晶体二极管的结构与特性定义：晶体二极管由一个PN结加上引出线和管壳构成。所以，二极管实际就是一个PN结。电路图中文字表示符号为用V表示。基本结构：PN结加上管壳和引线，就成为了半导体二极管。图4-1 二极管的结构和电路符号二极管最主要的特性是单向导电性，其伏安特性曲线如图4-2所示。 1）正向特性当加在二极管两端的正向电压（P为正、N为负）很小时（锗管小于0.1伏，硅管小于0.5伏），管子不导通，处于“截止”状态，当正向电压超过一定数值后，管子才导通，电压再稍微增大，电流急剧暗加（见曲线I段）。不同材料的二极管，起始电压不同，硅管为0.5-0.7伏左右，锗管为0.1-0.3左右。

上拉电阻下拉电阻总结很全很好通俗易懂

上拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 2．下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。 3．高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4．频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的。 OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。选上拉电阻时： 500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。当输出高电平时，忽略管子的漏电流，两输入口需200uA

上拉电阻的计算

上拉电阻的计算 (2009-05-24 11:51:13) 转载标签：杂谈 (一)上拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 (二)上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理 (三)对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 2．下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻

应适当选择以能够向下级电路提供足够的电流。 3．高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4．频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。 (四)下拉电阻的设定的原则和上拉电阻是一样的。 OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为 0.8V(低于此值为低电平)；2V(高电平门限值)。选上拉电阻时： 500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。当输出高电平时，忽略管子的漏电流，两输入口需200uA 200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。 1. 电阻作用： * 接电组就是为了防止输入端悬空 * 减弱外部电流对芯片产生的干扰 * 保护cmos内的保护二极管,一般电流不大于10mA * 上拉和下拉、限流 * 改变电平的电位，常用在TTL-CMOS匹配 2. 在引脚悬空时有确定的状态

晶体三极管的应用

第二章晶体三极管及其应用教学重点 1．掌握晶体三极管的结构、工作电压、基本连接方式和电流分配关系。 2．熟练掌握晶体三极管的放大作用；共发射极电路的输入、输出特性曲线；主要参数及温度对参数的影响。教学难点 1．晶体三极管的放大作用 2．输入、输出特性曲线及主要参数第一节晶体三极管一、晶体三极管的结构、分类和符号（一）、三极管的基本结构 1．三极管的外形：如图2-1所示。三极管通常有三个电极，功率大小不同的三极管体积和封装形式各不相同，近年来生产的小、中功率管多采用硅酮塑料封装，大功率三极管采用金属封装，通常做成扁平形状并有螺钉安装孔，有的大功率管干脆制成螺栓形状，这样能够使三极管的

外壳和散热器连成一体，便于散热。 2．三极管的结构：三极管的核心是两个 PN 结，按照两个PN 结的组合方式不同，可分为 PNP 型管和NPN 型两类，如图2-2所示。 3．晶体三极管有三个区――发射区、基区、集电区；发射区掺杂浓度较大；基区很薄且掺杂最少；集电区比发射区体积大且掺杂少。两个PN 结――发射区和基区之间的PN 结称为发射结(BE 结)、集电区和基区之间的PN 结称为集电结(BC 结)；三个电极――发射极e (E )、基极b (B )和集电极c (C )；（二）、晶体三极管的符号晶体三极管的符号如图2-3所示。箭头：表示发射结加正向电压时的电流方向。文字符号：V (三)、晶体三极管的分类图 2-3 三极管符号图2-1 三极管外形图2-2 三极管的结构图

1．三极管有多种分类方法。按内部结构分：有NPN型和PNP型管；按工作频率分：有低频和高频管；按功率分：有小功率和大功率管；按用途分：有普通管和开关管；按半导体材料分：有锗管和硅管等等。 2．国产三极管命名法：例如：3DG表示高频小功率NPN型硅三极管；3CG表示高频小功率PNP型硅三极管；3AK表示PNP型开关锗三极管等。二、三极管的基本连接方式如图2-4所示，晶体三极管有三种基本连接方 (a) 共发射极接法 (b) 共基极接法 (c) 共集电极接法式：共发射极、共基极和共集电极接法。最常用的是共发射极接法。第二节晶体三极管的电流放大和分配作用一、晶体三极管的电流放大作用

上拉电阻和下拉电阻的原理以及部分应用总结

上拉电阻和下拉电阻的原理以及部分应用总结推荐图中上下两个电阻分别为下拉电阻和上拉电阻,上拉就是将A点的电位拉高,下拉就是将A点的电位拉低,图中的12k有些是没有画出来的,或者是没有的. 他们的作用就是在电路驱动器关闭时,给该节点一个固定的电平. 上拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS 电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电

阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 2．下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

晶体三极管的结构特性与参数(精)

一、三极管的结构类型与工作原理半导体三极管又称为晶体管、三极管、双极型晶体管、BJT 。它由2个背靠背的PN结组成，分为NPN型、PNP型。由制造的材料又分为硅三极管、锗三极管。 NPN型三极管：c：collector 集电极；b：base 基极；e：emitter 发射极采用平面管制造工艺，在N＋型底层上形成两个PN结。工艺特点：三个区，二个结，引出三根电极杂质浓度(e区掺杂浓度最高，b区较高，c 区最低)；面积大小( c区最大，e区大，b区窄)。 PNP型三极管：在P＋型底层上形成两个PN结。

NPN管的工作原理：为使NPN管正常放大时的条件：射结正偏(VBE＞0)，集电结反偏(VCB＞0)。发射区向基区大量发射电子(多子)，进入基区的电子成为基区的少子，其中小部分与基区的多子( 空穴)复合，形成IB电流，绝大部分继续向集电结扩散并达到集电结边缘。因集电结反偏，这些少子将非常容易漂移到集电区，形成集电集电流的一部分ICN。而基区和集电区本身的少子也要漂移到对方，形成反向饱和电流ICBO。，，晶体管的四种工作状态： 1、发射结正偏，集电结反偏：放大工作状态用在模拟电子电路 2、发射结反偏，集电结反偏：截止工作状态 3、发射结正偏，集电结正偏：饱和工作状态用在开关电路中 4、发射结反偏，集电结正偏：倒置工作状态较少应用三种基本组态：集电极不能作为输入端，基极不能作为输出端。

1、共基组态(CB) 输入：发射极端：基极公共(此处接地) 。输出：集电极。 VBE＞0，发射结正偏，VCB＞0(∵VCC＞VBB)，集电结反偏。所以三极管工作在放大状态。发射极组态(CE)：共集电极组态(CC)：

51单片机总结上拉电阻

51单片机总结——上拉电阻单片机2009-07-28 14:56:05 阅读961 评论1字号：大中小上拉电阻的作用：（1）用于为OC和OD门电路，提供驱动能力。以OC(集电极开路)电路为例：例如，达林顿管（其实就是复合三级管）集成块ULN2003. 内部一路的电路如图，就是一个集电极开路电路。如果不加上拉电阻是无法高电平驱动其他器件的。因为当三极管截至市没有电流流通的路径，更谈不上驱动了。这个跟单片机P0口加上拉电阻的原理一样。（2）提高高电平电位: 单片机P1口外接4×4矩阵键盘。另外复用P1.0~P1.3外接ULN2003控制驱动步进电机。实验中遇到的问题：当接入ULN2003时键盘无法工作，去掉ULN2003后键盘工作正常。ULN2003工作正常。（注，两个部分不同时工作）问题分析：由于键盘的结构，无非就是两个金属片的接通或断开。但是接入ＵＬＮ2003 后无法正常工作,说明是接入ULN2003影响到了P1口电平的变化。用万用表测的电压，当单片机输出高电平时，P1.0～P1.3电压1V左右，P1.4~P1.7电压4.3V左右，于是测A T89s52高低电平的判决电位，在1.3V左右。这样P1.0~P1.3始终是低电平，键盘根本无法实现扫描功能。解决方法，只要抬高P1口高电平时的电位，就可以正常工作， 1．在P1口到ULN2003上串接电阻，起到分压的作用，就可以抬高电平。 2．给P1口接上拉电阻，跟P1口内部电阻并联，减小上拉电阻阻值，减小分得的电压，从而抬高P0口高电平电位。采用第二种方案可以抬高电平到2.5V左右。键盘工作正常。另外：我在做液晶显示实验的时候，数据线用的Ｐ０口，无法正常工作，不显示字符。但是乱动一下数据线就可以完成显示，但是显示现象并不正常，字符不是一次写入，而是乱动几次才能写完全部内容，正常应该一次全部显示。原因是由于，我的P0口中有六个端口都外接并联三个发光二极管。，因为从资料上查到，P0口每一个端口最大可以吸收10MA 电流，总电流不能超过26MA电流。这样算我的总电流已经到了40MA,呵呵。见笑了。所以怀疑是驱动的问题。于是去掉了几个二极管。显示一切正常。似乎问题已经解决，但总觉得还是有点问题，于是又经过几次试验，发现只有当P0.7端口的并联二极管去掉一个，再在其他端口接上一个发光二极管。此时也可以正常显示。但是这样P0口吸收电流在38MA，也超过了26MA不少。所以不是吸收电流太大的问题。仔细分析当端口并联外接三个二极管的时候等效于加了一个700欧左右的电阻，于是把二极管去掉换成一个1k电阻，液晶也无法显示。

上拉电阻与下拉电阻的概念与用法

上拉电阻定义：上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。上拉: 1TTL驱动CMOS时,如果TTL输出最低高电平低于CMOS最低高电平时,提高输出高电平值 2 OC门必须加上拉,提高电平值 3 加大输出的驱动能力(单片机较常用) 4 CMOS芯片中(特别是门的芯片),为防静电干扰,不用的引脚也不悬空,一般上拉,降低阻抗,提供泄荷通路 5 提高输出电平,提高芯片输入信号的噪声容限,增强抗干扰 6 提高总线抗电磁能力,空脚易受电磁干扰 7 长线传输中加上拉,是阻抗匹配抑制反射干扰原则: 1 从节约功耗和芯片的电流、能力应是电阻尽量大,R大,I小啊 2 从确保驱动能力,应当电阻足够小,R小,I大啊 3 对高速电路,加上拉可能边沿平缓(上升时间延长) 建议可以在1K---10K之间选(可根据实际情况) 信号输入端上拉电阻的工作原理（从电路原理的角度分析输入端口电压为何会被提高）悬赏分：20 - 提问时间2008-11-7 02:57 假如信号输入端是外界电路送来的低电平，那么输入端的电压不是应该被锁定在低电平吗，为什么加了个上拉电阻和电源，输入端的电压就被提高了呢？这个问题一直很困惑，希望能耐心解答。问题补充：我想问的是上拉电阻如何实现电压上拉的，而不是问的上拉电阻的使用目的和必要性，我很清楚上拉电阻的作用和目的。提问者：michael6810 - 二级其实你不清楚上拉电阻的作用和目的。否则你不会困惑。你的困惑，yao311yan805 已经说出来了。只是你没有细心看，或者没有想到你该专著的重点。

上下拉电阻在电路中的作用

上下拉电阻在电路中的作用关键字：上下拉电阻上下拉电阻有什么用？对这个问题，平时没有留意过，搞设计的时候都是照本宣科，没有真正弄懂意思．很多单片机开发的入门者，以及一些从事软件开发的人，往往在开发单片机的时候遇到上拉电阻、下拉电阻的概念却又无法通过字面理解其中的含义。那么，什么叫上拉电阻和下拉电阻呢？上拉电阻就是把不确定的信号通过一个电阻嵌位在高电平，此电阻还起到限流的作用。同理，下拉电阻是把不确定的信号嵌位在低电平。上拉电阻是说的是器件的输入电流，而下拉说的则是输出电流。那么在什么时候使用上、下拉电阻呢？对上下拉电阻做了以下总结: 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS 电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，以提高输出的高电平值。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，

上拉电阻和下拉电阻的使用

吸电流、拉电流输出、灌电流输出拉即泄，主动输出电流，从输出口输出电流；灌即充，被动输入电流，从输出端口流入；吸则是主动吸入电流，从输入端口流入。吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流；区别在于吸收电流是主动的，从芯片输入端流入的叫吸收电流。灌入电流是被动的，从输出端流入的叫灌入电流；拉电流是数字电路输出高电平给负载提供的输出电流，灌电流时输出低电平是外部给数字电路的输入电流。这些实际就是输入、输出电流能力。拉电流输出对于反向器只能输出零点几毫安的电流，用这种方法想驱动二极管发光是不合理的（因发光二极管正常工作电流为5—10mA)。上、下拉电阻一、定义 1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！“电阻同时起限流作用”！下拉同理！ 2、上拉是对器件注入电流，下拉是输出电流 3、弱强只是上拉电阻的阻值不同，没有什么严格区分 4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。二、拉电阻作用 1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。 2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！ 3、一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平；C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：“当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入”。 4、上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流 5、接电阻就是为了防止输入端悬空 6、减弱外部电流对芯片产生的干扰 7、保护cmos内的保护二极管，一般电流不大于10mA 8、通过上拉或下拉来增加或减小驱动电流 9、改变电平的电位，常用在TTL-CMOS匹配 10、在引脚悬空时有确定的状态

晶体管的分类及应用

晶体管分类及应用摘要晶体管是现代电子设备制造的基础,广泛出现在现代电子系统中。晶体管为电子领域带来了革命性的变化,使得电子设备体积更小、成本更低、更加高效。本文归纳了晶体管的分类以及各类晶体管在一些场景下的应用。正文一、绪论晶体管是几乎所有现代电子产品中的关键活动组件,被许多人看作20世纪最伟大的发明之一。现代的半导体器件可以被大批量自动化生产,因此每个晶体管的的成本都很低廉。晶体管的低成本,灵活性和可靠性使其成为无处不在的器件。晶体管机电一体化电路已经成为机电设备控制设备来控制机器。相比于机械控制系统,微控制器和计算机程序用于控制系统显得更加便捷。二、分类 1）按材料锗晶体管: 1948年锗晶体管出现后,固态电子器件的应用开始。最早在1941年,锗二极管开始取代了电子装置里的真空管。但是锗晶体管有一个重大缺点,易产生热失控。硅晶体管:硅的电子特性比锗优越,但是所需的纯度高,取代锗晶体管。化合物半导体砷化镓晶体管:砷化镓拥有一些比硅还要好的电子特性,如高的饱和电子速率及高的电子迁移率。在高速器件中,化合物晶体管是一个不错的选择。用砷化镓制造的化合物晶体管可以达到很高的工作频率,原因在于化合物砷化镓的电子迁移率是单质硅的5倍。碳化硅晶体管

硅锗合金晶体管：在CMOS工艺方面，SiGe工艺的成本和硅工艺相当，但在异质结技术方面，SiGe工艺的成本比砷化镓工艺还要低。SiGe材料可让异质结双极性晶体管整合进CMOS逻辑集成电路，达成混合信号电路的功能。石墨烯晶体管等。 2）按结构 BJT、JFET、IGFET (MOSFET)、IGBT等。 3）按电极性 n–p–n及p–n–p（BJT），N沟道及P沟道（FET）。 4）按最大额定功率低功率晶体管、中功率晶体管及高功率晶体管。 5）按最大工作频率低频晶体管、中频晶体管、高频晶体管、无线电频率（RF）晶体管、微波频率晶体管。 6）按应用类型开关晶体管、泛用晶体管、音频晶体管、高压晶体管等。 7）按封装技术插入式金属封装或塑胶封装、表面黏着技术、球栅阵列封装、功率晶体等。 8）按增益系数 hfe、βF或gm（跨导）等。三、应用双极结型晶体管（BJT）双极性晶体管可放大信号,并应用在功率控制和模拟信号处理等领域。使用双极性晶体管可通过已知的基极-发射极的偏置电压和其温度、电流关系来测量温度。现在人们不断认识到能源问题,而场效应管技术由于功耗更低,在数字集成电路中逐渐成为主流,双极性晶体管的使用相对较少。相比于金属氧化物半导体场效应晶体管,双极性晶体管提供了一定的跨导和输出电阻,在功率控制等方面能力突出,并具有高速和耐久的特性。因此,双极性晶体管仍在模拟电路中占据重要位置,特别是高频应用电路的重要配件。可将MOSFET用BiCMOS技术和双极性

晶体三极管的结构及封装

晶体三极管的结构及封装晶体三极管是各种电子设备中的核心器件。其突出特点是在一定条件下具有电流放大作用，可用做电子开关，在电子电路中被广泛应用。晶体三极管由两个PN结和三个电极构成，用途及功率不同，封装尺寸也不同。常用的有平面型小功率、中功率及大功率三极管。小功率三极管的封装尺寸及实物图如下图(a)所示。中功率三极管的封装尺寸及实物图如下图(b)所示。大功率三极管的封装尺寸及实物图如下图（c）所示。贴片式三极管的封装尺寸及实物图如下图(d)所示。常用的合金型小功率、中功率、大功率三极管有以下几种：小功率合金型三极管实物图如下图(e）所示。中功率合金型三极管实物图如下图(f)所示。大功率合金型三极管实物图如下图(g）所示。

常见的三极管结构有平面型和合金型两类，分别如图5-15(a)和(b)所示。硅管主要是平面型，锗管主要是合金型。不同类型的三极管虽然制造方法不同，但在结构上都分成PNP或NPN三层。因此又将三极管分为NPN型和PNP型两种。国产硅三极管主要是NPN型，锗管主要是PNP型下图是它们的结构示意图和电路符号。晶体三极管在电路中的表示方法有：国内最早用BG表示，彩色电视机电路中用Q和V表示。目前的电子电路中用VT来表示。各种三极管都分为发射区、基区和集电区等三个区域。三个区域的引出线分别称为发射极、基极和集电极，并分别用E,B和C表示。发射区与基区之间的PN结称为发射结，基区与集电区之间的P-N结称为集电结。 NPN型三极管和PNP型三极管的工作原理相同，不同的只是使用连接电源的极性不同，管子各极之间的电流方向也不同。下面以NPN晶体三极管为例进行介绍。

晶体管放大器结构原理图解

晶体管放大器结构原理图解功率放大器的作用是将来自前置放大器的信号放大到足够能推动相应扬声器系统所需的功率。就其功率来说远比前置放大器简单，就其消耗的电功率来说远比前置放大器为大，因为功率放大器的本质就是将交流电能“转化”为音频信号，当然其中不可避免地会有能量损失，其中尤以甲类放大和电子管放大器为甚。一、功率放大器的结构功率放大器的方框图如图1-1所示。 1、差分对管输入级输入级主要起缓冲作用。输入输入阻抗较高时，通常引入一定量的负反馈，增加整个功放电路的稳定性和降低噪声。前置激励级的作用是控制其后的激励级和功劳输出级两推挽管的直流平衡，并提供足够的电压增益。激励级则给功率输出级提供足够大的激励电流及稳定的静态偏压。激励级和功率输出级则向扬声器提供足够的激励电流，以保证扬声器正确放音。此外，功率输出级还向保护电路、指示电路提供控制信号和向输入级提供负反馈信号（有必要时）。一、放大器的输入级功率放大器的输入级几乎一律都采用差分对管放大电路。由于它处理的信号很弱，由电压差分输入给出的是与输入端口处电压基本上无关的电流输出，加之他的直流失调量很小，固定电流不再必须通过反馈网络，所以其线性问题容易处理。事实上，它的线性远比单管输入级为好。图1-2示出了3 种最常用的差分对管输入级电路图。

图1-2种差分对管输入级电路 1、加有电流反射镜的输入级在输入级电路中，输入对管的直流平衡是极其重要的。为了取得精确的平衡，在输入级中加上一个电流反射镜结构，如图1-3所示。它能够迫使对管两集电极电流近于相等，从而可以对二次谐波准确地加以抵消。此外，流经输入电阻与反馈电阻的两基极电流因不相等所造成的直流失调也变得更小了，三次谐波失真也降为不加电流反射镜时的四分之一。在平衡良好的输入级中，加上一个电流反射镜，至少可把总的开环增益提高6Db。而对于事先未能取得足够好平衡的输入级，加上电流反射镜后，则提高量最大可达15dB。另一个结果是，起转换速度在加电流反射镜后，大致提高了一倍。 2、改进输入级线性的方法在输入级中，即使是差分对管采用了电流反射镜结构，也仍然有必要采取一定措施，以见效她的高频失真。下面简述几钟常用的方法。 1）、恒顶互导负反馈法图1-4示出了标准输入级（a）和加有恒定互导（gm）负反馈输入级（b）的电路原理图。经计算，各管加入的负反馈电阻值为22Ω当输入电压级为-40dB条件下,经测试失真由0.32%减小到了0.032%。同时，在保持gm为恒定的情况下，电流增大两倍,并可提高转换速率(10~20)V/us。

拉电阻、下拉电阻的原理和作用

一.应用' 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，以提高输出的高电平值。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。_ 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。二.原理：上拉电阻实际上是集电极输出的负载电阻。不管是在开关应用和模拟放大，此电阻的选则都不是拍脑袋的。工作在线性范围就不多说了，在这里是讨论的是晶体管是开关应用，所以只谈开关方式。找个TTL器件的资料单独看末级就可以了，内部都有负载电阻根据不同驱动能力和速度要求这个电阻值不同，低功耗的电阻值大，速度快的电阻值小。但芯片制造商很难满足应用的需要不可能同种功能芯片做许多种，因此干脆不做这个负载电阻，改由使用者自己自由选择外接，所以就出现OC、OD输出的芯片。由于数字应用时晶体管工作在饱和和截止区，对负载电阻要求不高，电阻值小到只要不小到损坏末级晶体管就可以，大到输出上升时间满足设计要求就可，随便选一个都可以正常工作。但是一个电路设计是否优秀这些细节也是要考虑的。集电极输出的开关电路不管是开还是关对地始终是通的，晶体管导通时电流从负载电阻经导通的晶体管到地，截止时电流从负载电阻经负载的输入电阻到地，如果负载电阻选择小点功耗就会大，这在电池供电和要求功耗小的系统设计中是要尽量避免的，如果电阻选择大又会带来信号上升沿的延时，因为负载的输入电容在上升沿是通过无源的上拉电阻充电，电阻越大上

晶体三极管的作用

晶体三极管的电流放大作用晶体三极管具有电流放大作用，其实质是三极管能以基极电流微小的变化量来控制集电极电流较大的变化量。这是三极管最基本的和最重要的特性。我们将ΔIc/ΔIb的比值称为晶体三极管的电流放大倍数，用符号“β”表示。电流放大倍数对于某一只三极管来说是一个定值，但随着三极管工作时基极电流的变化也会有一定的改变。晶体三极管的三种工作状态截止状态：当加在三极管发射结的电压小于PN结的导通电压，基极电流为零，集电极电流和发射极电流都为零，三极管这时失去了电流放大作用，集电极和发射极之间相当于开关的断开状态，我们称三极管处于截止状态。放大状态：当加在三极管发射结的电压大于PN结的导通电压，并处于某一恰当的值时，三极管的发射结正向偏置，集电结反向偏置，这时基极电流对集电极电流起着控制作用，使三极管具有电流放大作用，其电流放大倍数β＝ΔIc/ΔIb，这时三极管处放大状态。饱和导通状态：当加在三极管发射结的电压大于PN结的导通电压，并当基极电流增大到一定程度时，集电极电流不再随着基极电流的增大而增大，而是处于某一定值附近不怎么变化，这时三极管失去电流放大作用，集电极与发射极之间的电压很小，集电极和发射极之间相当于开关的导通状态。三极管的这种状态我们称之为饱和导通状态。根据三极管工作时各个电极的电位高低，就能判别三极管的工作状态，因此，电子维修人员在维修过程中，经常要拿多用电表测量三极管各脚的电压，从而判别三极管的工作情况和工作状态。使用多用电表检测三极管三极管基极的判别：根据三极管的结构示意图，我们知道三极管的基极是三极管中两个PN结的公共极，因此，在判别三极管的基极时，只要找出两个PN结的公共极，即为三极管的基极。具体方法是将多用电表调至电阻挡的R×1k挡，先用红表笔放在三极管的一只脚上，用黑表笔去碰三极管的另两只脚，如果两次全通，则红表笔所放的脚就是三极管的基极。如果一次没找到，则红表笔换到三极管的另一个脚，再测两次；如还没找到，则红表笔再换一下，再测两次。如果还没找到，则改用黑表笔放在三极管的一个脚上，用红表笔去测两次看是否全通，若一次没成功再换。这样最多没量12次，总可以找到基极。三极管类型的判别：三极管只有两种类型，即ＰＮＰ型和ＮＰＮ型。判别时只要知道基极是Ｐ型材料还Ｎ型材料即可。当用多用电表R×1k挡时，黑表笔代表电源正极，如果黑表笔接基极时导通，则说明三极管的基极为Ｐ型材料，三极管即为ＮＰＮ型。如果红表笔接基极导通，则说明三极管基极为Ｎ型材料，三极管即为ＰＮＰ型。