120道填空题参考答案 数字逻辑要点
120余道填空题参考答案（*号的不作要求）
一、数制和码制
1.十进制数254.75的二进制编码11111110.11 ，十六进制编码FE.C 。
2. 将（459）10编成（010*********）8421BCD, ( 011110001100 )余3码
3.下列数中，哪个数最大 D （A、B、C、D）。
A、二进制111
B、八进制110
C、十进制101
D、十六进制100
4.下列哪个数是合法的8进制数 B （A、B、C、D）。
A、128
B、120
C、912
D、1A2
5、已知[N]补=10100101，则其[N]原= 11011011 。
5-1、余3码10001000对应的2421码为 C 。
A．01010101 B.10000101 C.10111011 D.11101011
5-2、在计算机中进行加减运算时常采用 D 。
A ASCII
B 原码
C 反码
D 补码
5-3、二进制小数-0.0110的补码表示为 1.1010 。
5-4、0的原码有 2 形式，反码有 2 形式，补码有 1 形式。
二、门电路
6、CMOS电路不用的输入端不能（能、不能）悬空。
7、CMOS“与非”门用的多余输入端的处理方法有： A 。
A、接逻辑“1”
B、接逻辑“0”
C、悬空
8、CMOS门电路的功耗比TTL门电路的功耗小(大、小)。
9、TTL门电路的速度比CMOS门电路速度高（高、低）。
10、与普通门电路不同，OC门在工作时需要外接上拉电阻和电源。
11、OC 门的输出端相连可以实现线与。
*12、有两个TTL与非门，它们的关门电平分别为V offA=1.1V,V OFFB=0.9V；开门电平分别为V onA=1.3V,V onB=1.7V。它们输出的高低电平均相同， A （A、B）门的抗干扰能力强。
13、一片与非门芯片具有三个三输入端与非门，该芯片引脚数至少要14 。
（14、16、18、20）。
14、三态门除了具有高电平和低电平两种状态外，还有第三种状态叫高阻状
态。
15、三极管作为开关器件“非门”时，不能工作在放大状态。
16、将2输入端与非门当作非门使用时，则另一输入端接 1 （0，1）；将2
输入端或非门当作非门使用时，则另一输入端接0 （0，1）。
17、74LS00是TTL电路（TTL电路、CMOS电路）。74HC00是CMOS电
路（TTL电路、CMOS电路）。
18、TTL门电路主要外部特性参数有标称电平、开门电平、关门电平延时、
功耗、扇入系数、噪声容限等等。
*19、NMOS门电路如图19所示，输入变量为A、B，输出函数L= 。
图19
20、一片芯片具有四个两输入端或非门，该芯片引脚数至少有14 （14、16、
18、20）。
21、74LS00和74HC00芯片，74LS00 芯片速度更快。
图22
22、上图中，Y1= L , Y2= L 。（H=高电平、L=低电平）
*23、某集成电路芯片，查手册知其最大输出低电平V OL max=0.1V ，最大输入低电平V IL max=1.5V ，最小输出高电平V OH max=4.9V ，最小输入高电平V IH max=3.5V ，则其低电平噪声容限V NL = B 。
A 2.0V
B 1.4V
C 1.6V
D 1.2V
23-1、下列真值表完成的逻辑函数为 C 。
A 、F=A
B B 、F=A-B
C 、F= A ⊕B
D 、F=A+B
23-2、X ⊕0⊕1⊕1⊕1⊕0= 。
23-3、下列逻辑函数中，与A F =相等的是 B 。
)(A 11⊕=A F )(B A F =2⊙1 )(C 13?=A F )(D 04+=A F
三、逻辑函数化简和冒险
24、三变量A 、B 、C ，最小项m 0=1，m 1= 0 ，m 2= 0 。
25、x ⊕0⊕1⊕0⊕1= x 。（X 是一位二进制数）
26、由函数构成的逻辑电路 有 （有，无）险象。
27、逻辑函数F AE CDE AC =++构成的逻辑电路，（有、无） 无 逻辑冒险。
28、说法“一个没有冒险现象的逻辑表达式是最简逻辑表达式”错误。（正确、错误）
29、说法“用卡诺图简化逻辑函数时，从没有多种入圈方式的1开始画卡诺圈，
这样将不会产生多余圈”正确。（正确、错误）
30、说法“卡诺圈中1的个数应该为2的整数倍，如2、4、6…个1”错误。（正确、错误）
31、逻辑函数的表达方法有表达式、电路图、真值表等。
32、竞争冒险是由于门电路延时产生的。
四、组合逻辑电路
33、常用MSI组合逻辑电路有编码器、译码器、数据选择器
数值比较器、全加器等。
34、说法“组合逻辑电路的输出只和即时输入有关，与过去的输入和输出无关”
正确。（正确、错误）
35、与门、或门和非门是组合逻辑电路的基本单元。
36、奇偶校验器只能检测奇次（奇次、偶次）数据传输错误。
37、数据选择器的功能是 C （A、B、C、D）。
A、从两路输入信号中选一路输出。
B、把一路信号分时从几路输出。
C、从多路输入信号中选一路输出。
D、根据控制信号，决定是输出输入信号，还是输出处于高阻状态。
38、数据比较器如图所示，如果引脚234分别接“100”；9、11、14、1脚接“1001”；
10、12、13、15接“1001”。那么567脚分别输出 001 。
39、超前进位加法器与串行进位加法器相比，速度更快。
63、若要某共阴极数码管显示数字“3”，则
显示代码abcdefg为。
（0000000~1111111）
64、若要某共阳极数码管显示数字“3”，则
显示代码abcdefg为1111001 。
（0000000~1111111）
五、时序电路
40、触发器是时序逻辑电路的基本单元。
41、就总体而言，主从触发器在CP的一个变化周期中，它的状态改变了 1 次，克服了空翻现象。
42、 C （A、B、C、D）克服了空翻现象。
A、基本JK触发器
B、时钟JK触发器（即电平JK触发器）
C、主从JK触发器
D、时钟RS触发器
43、与主从触发器相比，边沿触发器抗干扰性能更好。
44、触发器按结构可分为基本触发器、钟控触发器、
主从触发器、边沿触发器等。
45、触发器按功能可分为RS触发器、JK 触发器、 D 触发器、
T触发器等。
46、JK触发器的状态由Q n=0转换到Q n+1=1,
J和K端正确而又完整的控制状态是 A （A、B、C、D）。
A、1 X
B、0 X
C、X 1
D、X 0 (X表示1或0)
47、某同步时序电路有9个状态，该电路需要 4 个触发器。
48、要设计一个14进制加法计数器，该电路至少需要 4 个触发器。
49、时序电路的逻辑功能可以用特征方程、驱动方程、状态图、状态表、时序图等方式描述。
50、请列举两种常用集成时序逻辑部件计数器、寄存器。
51、两片十进制计数器级联后，最多可构成100 进制计数器。
52、状态编码时，状态表中出现次数最多的次态应分配逻辑0 （0、1）。
53、异步时序电路中，触发器状态的变化不是（是、不是）同时发生的。
54、下面哪种说法正确 B （A、B、C）。
A、同样的输入，对于RS边沿触发器与RS主从触发器，输出状态相同。
B、同样的输入，对于RS边沿触发器与RS主从触发器，输出状态未必相同。
C、同样的输入，对于RS时钟触发器与RS主从触发器，输出状态相同。
55、图示电路是（同步时序电路，异步时序电路）异步时序电路。
56、某同步时序电路，状态转移图如图所示，其功能
是具有自启动功能的模5二进制加法同步计数器。
57、某自动饮料售卖机连续投入两个一元硬币时，给出一瓶饮料，给饮料控制信号应该用时序逻辑电路（组合逻辑电路、时序逻辑电路）产生。
58、某密码箱当连续按两次“1”键，再按一次“2”键时，密码箱打开，密码箱开启控制信号应该用时序逻辑电路（组合逻辑电路、时序逻辑电路）产生。
59、某同步时序电路，状态转移图如图所示，其功能
是111序列检测器。
、
I IN/OUT
60、时序逻辑电路设计步骤是： A （A 、B 、C 、D ）。
A 、 依题意画出状态转换图，列状态表，简化状态表，状态编码，画激励和输出
卡诺图，得到激励函数和输出函数表达式，依据激励函数和输出函数表达式
画电路图。
B 、 依题意画出状态转换图，列状态表，状态编码，简化状态表，画激励和输出
卡诺图，得到激励函数和输出函数表达式，依据激励函数和输出函数表达式
画电路图。
C 、依题意画出状态转换图，进行状态编码，画电路图，得到激励函数和输出函数表达式。
D 、 依题意画出状态转换图，简化状态图，得到激励函数和输出函数表达式，进
行状态编码，画电路图。
61、下列电路中，实现逻辑功能
n n Q Q =+1的是 BD 。
)(A )(B
62、某移位寄存器的时钟脉冲频率为100KHZ ，欲将存放在该寄存器中的数左移
8位，完成该操作需要 B 时间。
CP Q CP Q
CP
Q 0 CP
A.10μS
B.80μS
C.100μS
D.800ms
63、异步时序电路分为脉冲异步时序电路和电位异步时序电路。
六、存储器和可编程器件
64、用ROM实现的逻辑函数如上图右所示，写出逻辑函数（不用简化）。
。
65、动态MOS存储单元（DRAM）是利用电容存储信息的,为不丢失信息,必须定期刷新，所以DRAM工作时必须辅以刷新电路。
66、根据写入的方式不同，只读存储器ROM分为MROM ，PROM ，
EPROM ，E2PROM 。
67、某存储器有10条地址线和8条数据线，该储存器的容量是210字节。
68、存储器的存储矩阵由与阵列和或阵列组成。
69、可编程逻辑器件有PLA、PAL、GAL、FPGA等种类。
70、GAL与阵列可编程，或阵列固定，输出可组态。
七、其他
*70、若传输门电路的个数为N、平均延迟时间为t pd，下面环形多谐振荡器的振荡周期为。
*71、555定时器可构成施密特触发器、单稳态触发器、多谐振荡器等电路。
*72、单稳态触发器的暂稳态维持时间与触发脉冲的宽度和幅度（有、无关）。*73、施密特触发器与双稳态触发器的区别为施密特触发器是靠触发，适用于慢变化的信号，而双稳态触发器是触发，不适合于慢变的信号。
74、逻辑功能可由用户根据自己的需要来设计并通过编程实现的器件是
PLD 。（组合逻辑器件、时序逻辑器件、A/D、D/A、PLD）
*75、要保证采样后的信号能反映原来的模拟信号，若A/D转换器输入模拟信号最高变化频率为1MHz，取样频率的下限是。
*76、8位ADC输入满量程为10V，当输入5V电压值，数字输出量为10000000 。
*77、A/D转换要经过采样、保持、量化、编码等步骤。
78、双踪示波器可以 C （A、B、C、D）。
A、能观测两路信号的电压，只能显示一路信号的波形。
B、能观测一路信号的电压，显示两路信号的波形。
C、能观测两路信号的电压，显示两路信号的波形。
D、能观测两路信号的电流，显示两路信号的波形。
79、要测量12K的电阻阻值，应把量程打到 C （A、B、C、D）。
A、1K档
B、10K档
C、20K档
D、1M档
80、74LS00芯片应用时，电源引脚应接 A （A、B、C、D）。
A、5V
B、10V
C、12V
D、220V
81、做数字电路实验时， C （A、B、C、D）。
A、开电源时：先开实验箱的电源，再开芯片工作电源（如+5V）；关电源时：
先关实验箱的电源，再关芯片工作电源（如+5V）。
B、开电源时：先开芯片工作电源（如+5V），再开实验箱的电源；关电源时：
先关实验箱的电源，再关芯片工作电源（如+5V）。
C、开电源时：先开实验箱的电源，再开芯片工作电源（如+5V）；关电源时：
先关芯片工作电源（如+5V），再关实验箱的电源。
D、开电源时：先开芯片工作电源（如+5V），再开实验箱的电源；关电源时：
先关芯片工作电源（如+5V），再关实验箱的电源。
82、判断门电路芯片引脚号， D （A、B、C、D）。
A、缺口朝左，脚朝下，右下脚第1脚的引脚就是1脚。
B、缺口朝右，脚朝下，左下脚第1脚的引脚就是1脚。
C、缺口朝左，脚朝下，左上脚第1脚的引脚就是1脚。
D、缺口朝左，脚朝下，左下脚第1脚的引脚就是1脚。
83、EEPROM是电可擦ROM。
*84、A/D表示模拟信号转换成数字信号功能。
85、数字电路的开发步骤是： B （A、B、C、D）。
A、购买元器件，再进行仿真实验，然后制作印刷电路板，最后把器件焊接
到电路板上，进行调试。
B、进行仿真实验，再购买元器件，然后制作印刷电路板，最后把器件焊接
到电路板上，进行调试。
C、制作印刷电路板，再购买元器件，然后进行仿真实验，最后把器件焊接
到电路板上，进行调试。
D、制作印刷电路板，再购买元器件，然后把器件焊接到电路板上，进行调
试。最后进行仿真实验。
86、“对于EWB仿真实验，观察实验结果时，只能看波形，发光元件不能模拟
发光，发声元件不能模拟发出声音”，这种说法错（对、错）。
87、“对于EWB仿真实验，数字逻辑器件引脚号和真实器件引脚号不相对应”，
这种说法错（对、错）。
88、数字逻辑课程主要内容有逻辑函数简化、组合逻辑电路的分析与设计、
时序逻辑电路分析与设计、存储器和可编程器件、（常用中大规模集成电路与应用）。
89、RAM又分为：DRAM 和SRAM 等种类。
90、存储器必须有控制线、地址线和数据线。
91、EWB仿真时，通过修改元件属性可以改变元件值。
92、用示波器观察1K的矩形波信号，“扫描时间/分度”旋纽应该打到 D ，
使得波形清晰可辨，且便于读出信号周期。
A、5ms/分度
B、0.05ms/分度
C、50ms/分度
D、0.5ms/分度
93、存储器CY7C128A-15的容量211字节，数据宽度为8 位。属于RAM 。（RAM、ROM）
94、实验时，TTL芯片发烫，不可能的原因是 D 。
A、插反芯片
B、电源使用12V
C、电源与地短路
D、电源使用4V
95、实验用信号发生器可产生正弦波、锯齿波、矩形波。
96、万用表可测量电压、电流、电阻等电路参数。
97、用与非门实现逻辑函数F=AB+CD，逻辑函数应该改成F= 。
98、将8421码转换成余3码，应该使用 A 。（A、B）
A、组合逻辑电路
B、时序逻辑电路
99、LSI指的是大规模集成电路。
*100、D/A指的是将数字信号转换成模拟信号的芯片。
101、逻辑代数又称布尔代数，它的值为0或1 。
102、对于n输入端的与非门，要使输出为1，则必有一输入端取值为0 。
103、芯片54LS00与74LS00相比，温度范围更宽。
104、从某迷宫走出，要经历9道关口，9道关口的输入密码分别是“10，00，01，11，01，10，11，11，00”，9道关口的开关控制信号应采用时序逻辑电路实现，至少要用 4 个触发器。
105、n个变量的函数的全体最小项之或恒为1 。
*106、衡量AD转换的主要性能指标有分辨率、转换时间。107、设计某同步时序电路，状态简化后有9个状态，状态编码需要
4 位二进制数，电路实现时需要 4 个触发器。
108、用16 片8K*1位存储器可以构成16K*8位的存储器。109、ewb是一种电路仿真软件。
110、用2片74161（模16的二进制同步加法计数器）最多能构成模256 的计数器。
111、用ewb仿真，运行时可以（可以，不可以）改变多选一开关的导向。
112、用ewb仿真时，可以（可以，不可以）旋转元器件的放置方向。
113、用ewb仿真时，可以（可以，不可以）模拟声光电子元件。114、ROM 可以（可以，不可以）实现逻辑函数。
115、设计同步时序电路时，必须简化状态，如果不化简，将得不到正确的电路图。这种说法错误（正确、错误）。
116、从器件的角度，说出设计组合逻辑电路的三种方法SSI组合逻辑电路、MSI组合逻辑电路、ROM实现的组合逻辑电路。
117、写出逻辑函数F3，F0的表达式
F0=
F1=
118、如下电路是模11 的同步加法计数器。
119、如下电路是模10 的同步加法计数器。
120、74138是译码器写出F的表达式，F= 。
121、74153是数据选择器，写出输出表达式F1=。
*122、施密特触发器具有两个输入阈值电压，且两个阈值电压不相等，这种说法。（正确、错误）
2012年数字逻辑复习题
2012数字逻辑复习提要 一、选择题 1.若ABCDEFGH 为最小项，则它有逻辑相邻项个数为( A ) A. 8 B. 82 C. 28 D. 16 2.如果编码0100表示十进制数4，则此码不可能是(B ) A. 8421BCD 码 B. 5211BCD 码 C. 2421BCD 码 D. 余3循环码 3.构成移位寄存器不能采用的触发器为( D ) A. R-S 型 B. J-K 型 C. 主从型 D. 同步型 5.以下PLD 中，与、或阵列均可编程的是(C )器件。 A. PROM B. PAL C. PLA D. GAL 6．函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。函数的最简与或表达式F= A 。 A ． B ． C ． D ． 7．组合电路是指 B 组合而成的电路。 A ．触发器 B ．门电路 C ．计数器 D ．寄存器 8．电路如右图所示，经CP 脉冲作用后，欲使Q n+1 =Q ，则A ，B 输入应为 AB 。 A ．A=0，B=0 B ．A=1，B=1 C ．A=0，B=1 D ．A=1，B=0 9．一位十进制计数器至少需要 4个触发器。 A ．3 B ．4 C ．5 D ．10 D B A D B A D B A ++D B A D C A C B A ++D C A D B A C B A ++D B A D B A D B A ++
10．n 个触发器构成的扭环计数器中，无效状态有 D 个。 A ．n B ．2n C ．2 n-1 D ．2n -2n 11．GAL 器件的与阵列 ，或阵列 D 。 A ．固定，可编程 B ．可编程，可编程 C ．固定，固定 D ．可编程，固定 12．下列器件中是 C 现场片。 A ．触发器 B ．计数器 C ．EPROM D ．加法器 13．IspLSI 器件中，缩写字母GLB 是指 B 。 A ． 全局布线区 B ．通用逻辑块 C ．输出布线区 D ．I/O 单元 14． 在下列逻辑部件中，不属于组合逻辑部件的是D 。 A ． 译码器 B ．编码器 C ．全加器 D ．寄存器 15． 八路数据选择器，其地址输入端(选择控制段)有 C 个。 A ．8 B ．2 C ．3 D ．4 16． 为将D 触发器转换为T 触发器，下图所示电路虚线框内应是 。 A ． 或非门 B ． 与非门 C ． 异或门 D ． 同或门 17．用n 个触发器构成计数器，可得到最大计数摸是 B 。 A ．n B ．2n C ．2 n D ．2n-1 18．) (F ,)6,5,4,3,2,1,0(C)B ,,F(A == ∑则m C (A)ABC (B)A+B+C (C)__ __ __ C B A ++ (D) __ ____C B A 19．或非门构成的基本RS 触发器，输入端SR 的约束条件是（A ） (A)SR=0 (B)SR=1 (C)1__ __ =+R S (D) 0__ __=+R S 21．在CP 作用下，欲使D 触发器具有Q n+1 =__ n Q 的功能，其D 端应接（ D ） (A)1 (B) 0 (C) n Q (D) __n Q
数字逻辑设计试题中文+答案
2003数字逻辑考题 一 填空题 （每空1分，共15分） 1 [19]10=[ 11010 ]Gray （假设字长为5bit ） 2 若X=+1010，则[X]原=（ 00001010 ），[-X]补=（ 11110110 ），（假设字长为8bit ） 3 [26.125]10=[ 1A.2 ]16=[ 00100110.000100100101 ]8421BCD 4 65进制的同步计数器至少有( 7 )个计数输出端。 5 用移位寄存器产生11101000序列，至少需要( 3 )个触发器。 6 要使JK 触发器按'*Q Q =工作，则JK 触发器的激励方程应写为(1,1 )；如果用D 触发器实现这一转换关系，则D 触发器的激励方程应写为( Q ’ )。 7 在最简状态分配中，若状态数为n ，则所需的最小状态变量数应为（[log 2n] ）。 8 有n 个逻辑变量A ，B ，C ….W ，若这n 个变量中含1的个数为奇数个，则这n 个变量相异或的结果应为（ 1 ）。 9 一个256x4bit 的ROM 最多能实现（ 4 ）个（ 8 ）输入的组合逻辑函数。 10 一个EPROM 有18条地址输入线，其内部存储单元有（ 218 ）个。 11 所示CMOS 电路如图Fig.1，其实现的逻辑函数为F=（ A NAND B (AB)' ） （正逻辑）。 二 判断题 （每问2分，共10分） 1 （ T ）计数模为2n 的扭环计数器所需的触发器为n 个。 2 （ F ）若逻辑方程AB=AC 成立，则B=C 成立。 3 （ F ）一个逻辑函数的全部最小项之积恒等于1。 4 （ T ）CMOS 与非门的未用输入端应连在高电平上。 5 （ F ）Mealy 型时序电路的输出只与当前的外部输入有关。 Fig.1 三 （16分） 1 化简下列函数（共6分，每题3分） 1） ()()∑=15,13,11,10,9,8,7,3,2,0,,,m D C B A F 2） ()()()∑∑+=14,5,3,013,12,10,8,6,1,,,d m D C B A F F +E D
数字逻辑模拟试题
数字逻辑模拟试题 一．单项选择题1．表示任意两位无符号十进制数至少需要（）二进制数。 A ．6 B．7 C．8 D．9 2．余3码10001000对应的2421码为（）。 A ．01010101 B.10000101 C.10111011 D. 11101011 3．下列四个数中与十进制数（72）10 相等的是（）A．（01101000）2 B. （01001000）2 C.（01110010）2 D. （01001010）2 4．某集成电路芯片，查手册知其最大输出低电平U oLmax =0.5V，最大输入低电平U lLmax =0.8V，最小输出咼电平U oHmi n= 2.7V，最小输入高电平U lHmi n= 2.0V，则其高电平噪声容限U NH=（） A．0.3V B.0.6V C.0.7V D.1.2V
5 ?标准或-与式是由（）构成的逻辑表达式。 A ?与项相或 B.最小项相或 C.最大项相与 D.或项相与 6.根据反演规则， F A C C DE E的反函数为（）。 A. F [AC C(D E)]E B.F AC C(D E)E C. F (AC CD E)E D.F AC C(D E)E 7、对于TTL或非门多余输入端的处理，不可以（）（ A、接电源 B、通过0.5k Q电阻接地 C、接地 D、与有用输入端并联 8?下列四种类型的逻辑门中，可以用（）实现三种基本逻辑运算。 A.与门 B.或门 C.非门 D.与非门 9.将D触发器改造成T触发器，图1所示电路中的虚线框内应是（）。
A.或非门 B.与非门 C.异或门 D.同或门 10.以下电路中可以实现线与功能的有（）。 A. 与非门 B.三态输出门 C.传输门 D.漏极开路门 11 ?要使JK触发器在时钟作用下的次态与现态相反， JK端取值应为（）。 A. JK=00 B. JK=01 C. JK=10 D. JK=11 12?设计一个四位二进制码的奇偶校验器，需要（）个异或门。 A . 2 B. 3 C. 4 D. 5 13.相邻两组编码只有一位不同的编码是（） A. 2421BCD码 B.8421BCD码 C.余3 码 D.循环码14?下列电路中，不属于时序逻辑电路的是（） A.计数器 B.全加器 C.寄存器 D.RAM
2014-2015数字逻辑试卷
数字电路与逻辑设计期末考试样题 一、TO FILL YOUR ANSWERS IN THE “( )”（1’ X 5） 1. An unused CMOS NAND gate input should be tied to logic ( ) or another input. 2. DAC can proportionally convert ( ) input to analog signal output. 512 3. A truth table for a ( ) input, 4-output combinational logic function could be stored in a 4 EPROM. 4. The RCO output of 74X163 is asserted if and only if the enable signal ( )is asserted and the counter is in state …1111?. 5. If the signed-magnitude representation is（001101）2 for one number, then it?s 8-bit two?s complement representation is（）2. 二、Single selection problems: there is only one correct answer in the following questions.（2’ X 5） 1、An 8-output demultiplexer has ( ) select inputs. A. 2 B. 3 C. 4 D. 5 2、For a logical function ,which representation as follows is one and only（唯一）. ( ) A. logic expression B. logic diagram C. truth table D. timing diagram 3、In general, to complete the same function, compared to a MOORE machine, the MEAL Y machine has （）。 A. more states B. fewer states C. more flip-flops D. fewer flip-flops 4、To design a “1000001” serial sequence generator by shift registers, at least needs a ( ) bit shift register. A. 2 B. 3 C. 4 D.5 5、The following logic expressions is equal, and the hazard-free one is ( ). A. F=B?C?+AC+A?B B. F=A?C?+BC+AB? C. F=A?C?+BC+AB?+A?B D. F=B?C?+AC+A?B+BC+AB?+A?C?
2015数字逻辑复习题
数字逻辑复习提要 一、选择题 1.若ABCDEFGH 为最小项，则它有逻辑相邻项个数为( A ) A. 8 B. 82 C. 28 D. 16 2.如果编码0100表示十进制数4，则此码不可能是(B ) A. 8421BCD 码 B. 5211BCD 码 C. 2421BCD 码 D. 余3循环码 3.构成移位寄存器不能采用的触发器为( D ) A. R-S 型 B. J-K 型 C. 主从型 D. 同步型 5.以下PLD 中，与、或阵列均可编程的是(C )器件。 A. PROM B. PAL C. PLA D. GAL 6．函数F(A,B,C,D)=∑m(1,3,4,6,8,10)，它的卡诺图如右图所示。函数的最简与或表达式F= A 。 A ． B ． C ． D ． 7．组合电路是指 B 组合而成的电路。 A ．触发器 B ．门电路 C ．计数器 D ．寄存器 8．电路如右图所示，经CP 脉冲作用后，欲使Q n+1 =Q ，则A ，B 输入应为 A 。 A ．A=0，B=0 B ．A=1，B=1 C ．A=0，B=1 D ．A=1，B=0 9．一位十进制计数器至少需要 4个触发器。 A ．3 B ．4 C ．5 D ． 10 D B A D B A D B A ++D B A D C A C B A ++D C A D B A C B A ++D B A D B A D B A ++
10．n 个触发器构成的扭环计数器中，无效状态有 D 个。 A ．n B ．2n C ．2 n-1 D ．2n -2n 11．GAL 器件的与阵列 ，或阵列 D 。 A ．固定，可编程 B ．可编程，可编程 C ．固定，固定 D ．可编程，固定 12．下列器件中是 C 现场片。 A ．触发器 B ．计数器 C ．EPROM D ．加法器 13．IspLSI 器件中，缩写字母GLB 是指 B 。 A ． 全局布线区 B ．通用逻辑块 C ．输出布线区 D ．I/O 单元 14． 在下列逻辑部件中，不属于组合逻辑部件的是D 。 A ． 译码器 B ．编码器 C ．全加器 D ．寄存器 15． 八路数据选择器，其地址输入端(选择控制段)有 C 个。 A ．8 B ．2 C ．3 D ．4 16． 为将D 触发器转换为T 触发器，下图所示电路虚线框内应是 。 A ． 或非门 B ． 与非门 C ． 异或门 D ． 同或门 17．用n 个触发器构成计数器，可得到最大计数摸是 B 。 A ．n B ．2n C ．2 n D ．2n-1 18．F(A,B,C) = ∑m(0,1,2,3,4,5,6)，则F=（C ） (A)ABC (B)A+B+C (C)__ __ __ C B A ++ (D) __ ____C B A 19．或非门构成的基本RS 触发器，输入端SR 的约束条件是（A ） (A)SR=0 (B)SR=1 (C)1____=+R S (D) 0__ __=+R S 21．在CP 作用下，欲使D 触发器具有Q n+1 =__ n Q 的功能，其D 端应接（ D ） (A)1 (B) 0 (C) n Q (D) __n Q
数字逻辑试卷及答案
计算机学院 第二学期《数字逻辑》 期未考试试卷 A 卷 学号 班级 姓名 成绩 一、填空（每空1分，共14分） 1、（21.5）10=（ ）2=（ ）8=（ ）16 2、若0.1101x =-，则[]x 补=（ ） 3、十进制数809对应的8421BCD 码是（ ） 4、若采用奇校验，当信息位为10011时，校验位应是（ ） 5、数字逻辑电路分为（ ）和（ ）两大类 6、电平异步时序逻辑电路的描述工具有（ ）、（ ）、（ ） 7、函数()()F A B C D =+?+的反函数是（ ） 8、与非门扇出系数N O 的含义是（ ） 9、若要消除函数(,,)F A B C AB AC =+对应的逻辑电路可能存在的险象，则应增加的冗余项是（ ） 二、选择题（每空2分，共16分） 从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内 1、数字系统采用（ ）可以将减法运算转化为加法运算 A ．原码 B ．余3码 C ．Gray 码 D ．补码 2、欲使J-K 触发器在CP 脉冲作用下的次态与现态相反，JK 的取值应为（ ） A ．00 B ．01 C ．10 D ．11 3、对完全确定原始状态表中的6个状态，A 、B 、C 、D 、E 、F 进行比简，若有（A ，B ），（D 、E ）等效，则最简状态表中只有（ ）个状态 A ．2 B ．4 C ．5 D ．6 4、下列集成电路芯片中，（ ）属于组合逻辑电路 A ．计数器74290 B ．寄存器74194 C ．三一八译码器74138 D ．集成定时器5G555 5、设计一个20进制同步计数器，至少需要（ ）个触发器 A ．4 B ．5 C ．6 D ．20 6、用5G555构成的多谐振荡器有（ ） A ．两个稳态 B ．两个暂稳态
数字逻辑试卷(A)
数字逻辑试卷(A) 1．十进制数的特点一是（ 逢十进一 ），二是有（ 十 ）个计数符号 2. R 进制数R M 可表示为R M = ∑--=1 n m i i a （ R ） 3. (15.75)10 =（ 1111.11 ）8 4. (562)10 =（ 0101 0110 0010 ）8421BCD 5．(1010.10)2 =（ (A.8)16 ）16 6．每位八进制数可用（ 3 ）位二进制数表示。 7．ASCII 码是七位二进制代码，最多可以表示（ 128 ）个字符。 8．最基本的逻辑门电路是（ 与 ）门、（ 或 ）门和（ 非 ）门。 9．8个变量有（ 28 ）个最小项。 10．施密特触发器V ＋≠V －称之为（ 滞后 ）特性。 二、判断（每小题1分，本大题10分） 1．循环码也是BCD 码。（ n ） 2. 同或是异或的反。（ y ） 3. 1=+ABCD D C B A ( n ) 4．组合电路是各种门电路构成的，不包含触发器。（ y ） 5．二进制译码器给定输入，所有输出中只有一个是有效电平。（ y ） 6．优先编码器允许多个输入同时有效。（ y ） 7．边沿触发器的状态变化只能发生在CP 有效边沿到达的一瞬间，在CP 的高电平、低电平期间以及无效边沿时触发器状态不变。（ y ） 8．异步时序电路无统一的时钟。（ y ） 9．Mealy 型时序电路的输出是输入和现态的函数。（ y ） 10．多谐振荡器需要外加触发信号才能产生矩形波输出。（ n ） 三、单项选择（将正确选择的编号填入括号中，每小题1分，本大题10分） 1．下列BCD 码哪个是无权码？（B ．余3码 ） 2．逻辑函数的哪种表示方式是唯一的？（B ．真值表） 3．下列哪种门输出端不能直接并联？（ C ．普通与非门） 4．下列哪种电路在输出端可以得到输入变量的全体最小项？（A ．二进制译码器 ） 5．二——十进制编码器有十个输入，有几个输出？（ B.4个 ）
数字逻辑与数字电路复习题
数字逻辑复习题*红色表示知识点说明文字01数制码制和逻辑代数533 多选题34 1．下列BCD码中有权码有( )。 A．8421BCD B．余3BCD C．5211BCD D．格雷(循环)码 \\AC 2．下列BCD码中无权码有( )。 A．8421BCD B．余3BCD C．5211BCD D．格雷(循环)码 \\BD 3．下列二进制数中是奇数的有( )。 A．00101001111110101 B．00010000110111010 C．10111011111101 D．1000000011110101 \\ACD 4．下列8421BCD码中是偶数的有( )。 A．010********* B．10000110111010 C．011101111110 D．001000111101 \\BC 5．下列十六进制数中是奇数的有( )。 A．37F B．2B8 C．34E D．FF7
\\AD 6．下列十六进制数中是偶数的有( )。 A．37F B．2B8 C．34D D．F3E \\BD 7．比十进制数0.1D大的数是( )。 A．二进制数0.1B B．8421BCD码0.0001 C．八进制数0.1Q D．十六进制数0.1H \\AC 8．比十进制数10D小的数是( )。 A．十六进制数10H B．二进制数10B C．8421BCD码00010000 D．八进制数10Q \\BD 9．5211BCD码的特点是( )。 A．具有逻辑相邻性B．具有奇偶校验特性 C．是一种有权码D．按二进制数进行计数时自动解决了进位问题\\CD 10．余3BCD码的特点是( )。 A．当作二进制码看比等值的8421BCD码多3 B．是一种有权码C．按二进制进行加法时自动解决了进位问题D．具有逻辑相邻性\\AC 11．格雷(循环)码的特点是( )。
数字逻辑试卷
东莞理工学院（本科）试卷（A 卷） 2008 --2009 学年第一学期 《数字逻辑》试卷 开课单位： 计算机学院 ，考试形式：闭卷，允许带 入场 题序 一 二 三 四 五 六 七 八 总 分 得分 评卷人 一、 填空题（共40分，每题2 分） 1、十进制数126.625的二进制编码 ，十六进制编码 。 2、十进制数15的BCD 码 ，余3码 。 3、已知[N]补= 10100000，则其[N]原= 。 4、逻辑函数F=A ⊕B 和G=A ⊙B 满足关系 。（填选项代号） A 、G F = B 、G F =' C 、G F =' D 、1G F ⊕= 5、某存储器地址线为A 0-A 11，数据线为D 0-D 7，该存储器容量为 字节。 6、消除函数 的竞争冒险，应增加冗余项 。 7、实验时，TTL 芯片发烫，不可能的原因是 。 A 、插反芯片 B 、电源使用12V C 、电源与地短路 D 、电源使用4V 8 、 常 用 两 种 集 成 同 步 时 序 电 路 器 件 、 。 9、脉冲异步时序电路中，触发器状态的变化 （是、不是）同时发生的。 10、某同步时序电路，状态转移图如图所示，其功能 得分
是。 11、555定时器的功能有、、。 12、超前进位加法器与串行进位加法器相比，速度。 13、8位ADC输入满量程为10V，当输入5V电压值，数字输出量为。 14、芯片74LS32如下图所示，内含个输入端的门。 15、若要某共阴极数码管显示数字“5”，则显示代码abcdefg为。（0000000~1111111） 16、与TTL门电路相比，CMOS门电路功耗（大、小），速度（快、慢）。 17、电可擦可编程存储器是。 A.ROM B.PROM C.EPROM D.EEPROM 18、在下列电路中不是组合逻辑电路的是。 A、译码器 B、编码器 C、全加器 D、寄存器 19、触发器按结构可分为基本触发器、触发器、触 发器、触发器等。 20、与普通门电路不同，OC门在工作时需要外接和。 二、逻辑函数简化（共14分）得分
数字逻辑期末复习题
一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++= 功能相等的表达式为 ___C_____。 A ． D C B A F +++= B ． D C B A F +++=
C ． D C B A F = D ．D C B A F ++= 7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。 Q 的频率为_____D_____。 ． 100KHz D ．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A ． 计数器 B ． 译码器 C ． 加法器 D ．多路选择器 10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。 A ． 0100100 B ．1100011 C ． 1011011 D ．0011011
数字逻辑考题及答案解析
数字逻辑试题1答案 一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )10 4、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。 5、[X]反=0.1111，[X]补= 0.1111。 6、-9/16的补码为1.0111，反码为1.0110 。 7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 0101 8、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。 9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。 10、1⊕⊕=B A F ，其最小项之和形式为_ 。AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。 12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。 13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。 二、简答题（20分） 1、列出设计同步时序逻辑电路的步骤。（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动 2、化简)(B A B A ABC B A F +++=（5分） 答：0=F 3、分析以下电路，其中RCO 为进位输出。（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。（5分） 5分 注：答案之一。 三、分析题（30分） 1、分析以下电路，说明电路功能。（10分） 解： ∑∑==) 7,4,2,1()7,6,5,3(m Y m X 2分 A B Ci X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 8分
数字逻辑习题答案-毛法尧-第二版
数字逻辑习题答案-毛法尧-第二版
毛法尧第二版 习题一 1.1 把下列不同进制数写成按权展开式: ⑴(4517.239)10= 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3 ⑵(10110.0101)2=1×24+0×23+1×22+1×21+0×20+0×2-1+1×2-2+0×2-3+1×2-4 ⑶(325.744)8=3×82+2×81+5×80+7×8-1+4×8-2+4×8-3 ⑷(785.4AF)16=7×162+8×161+5×160+4×16-1+A×16-2+F×16-3 1.2 完成下列二进制表达式的运算: 1.3 将下列二进制数转换成十进制数、八进制数和十六进制数： ⑴(1110101)2=(165)8=(75)16=7×16+5=(117)10 ⑵(0.110101)2=(0.65)8=(0.D4)16=13×16-1+4×
16-2=(0.828125)10 ⑶(10111.01)2=(27.2)8=(17.4)16=1×16+7+4×16-1=(23.25)10 1.4 将下列十进制数转换成二进制数、八进制数和十六进制数,精确到小数点后5位： ⑴(29)10=(1D)16=(11101)2=(35)8 ⑵ (0.207)10=(0.34FDF)16=(0.001101)2=(0.15176)8 ⑶ (33.333)10=(21.553F7)16=(100001.010101)2=(41.252 37)8
1.5 如何判断一个二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除? 解: 一个二进制正整数被(2)10除时,小数点向左移动一位, 被(4)10除时,小数点向左移动两位,能被整除时,应无余数,故当b1=0和b0=0时, 二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除. 1.6 写出下列各数的原码、反码和补码： ⑴0.1011 [0.1011]原=0.1011; [0.1011]反=0.1011; [0.1011] =0.1011 补 ⑵0.0000 [0.000]原=0.0000; [0.0000]反=0.0000; [0.0000]补=0.0000 ⑶-10110 [-10110]原=110110; [-10110]反=101001; [-10110]补=101010 1.7 已知[N]补=1.0110,求[N]原,[N]反和N. 解:由[N]补=1.0110得: [N]反=[N]补-1=1.0101, [N]原=1.1010,N=-0.1010 1.8 用原码、反码和补码完成如下运算：
数字逻辑复习题
姓名： 学号： 班级： 院（部）： 系（教研室）主任签字： 教学院长（主任）签字：
姓名：学号：班级：28.函数F的卡诺图如图所示，其最简与或表达式是【 D 】。 A. D B A D B A F+ =D C A + B.D B A D C A C B A F+ + = C.D C A D B A C B A F+ + = D.D B A D B A D B A F+ + = 29．用四选一数据选择器实现函数Y=0 1 1 A A A A+，应使【 A 】。 A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0 C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=0 30.下图所示的组合逻辑电路，其函数表达式为【 A 】。 A．F AB BD CD =++ B.(0,4,5,7,8,12,13,14,15) F m =∑ C． (1,2,3,6,9,,10,11) F m =∑ D.(0,8,12,14,15) F m =∑ 31．时序电路中不可缺少的部分为【 B 】。 A.组合电路 B.记忆电路 C.同步时钟信号 D.组合电路和记忆电路 32．n个触发器构成的计数器中，有效状态最多有【 D 】个。 A.n B.2n C.2n-1 D. 2n 33.把一个五进制计数器与一个四进制计数器串联可得到【 D 】进制 计数器。 A.4 B.5 C.9 D.20
学号： 班级： A B 等价的逻辑函数为【 A 】。 ∑(0,5)
学号： 班级： 第7 页共8 页第8 页共8 页
姓名： 学号： 班级： 第 9 页 共 8 页 第 10 页 共 8 页 的惟一输出有效电平是【
数字逻辑复习题
一、写出二进制数1110001.11对应的八进制、十进制、十六进制和8421BCD 码形式的数值。 （1110001.11）2 = (161.6)8 = (113.75)10 = (71.C)16 =(0001 0001 0011.01110101)8421BCD (6C.8)16=（1101100.1）2 = (154.4)8 = (108.5)10 =(0001 0000 1000. 0101)8421BCD （10011000）8421BCD =（1100010 ）2=（ 98 ）10=（ 62 ）16。 二、下图所示各电路均由TTL 门组成，已知R on =3.2K Ω，R off =0.91K Ω，试分别写出Y 1-Y 4的逻辑函数表达式。 A B Y 1 2 A B 4K 3 Y 4 Y 1-Y 4的逻辑函数表达式 B A Y =1 D C B A Y ?=2 B A B A Y =??=)1)(0(3 C B A C B A Y +=4
Y 1 Y 2 A B 3 9K Y 4 Y 1-Y 4的逻辑函数表达式 B A 1=Y D C B A Y ?=2 0)1()0(3=+++=B A Y C C 4B A B A Y += A B 1 1 B A + A A B A B A
A B 1 AB B A 1 三、 1．要将一D 触发器转换为JK 触发器，则应令D= n n Q K Q J + 2．上升沿触发的JK 触发器输入端波形（D R 为异步清0端，D S 为异步置数端）如下图所示，试画出输出端Q 的工作波形。 CP Q S D R D J K ↑?+=+CP Q K Q J Q n n n )(1 CP Q S D R D J K 3．上升沿触发的D 触发器输入端波形（D R 为异步清0端，D S 为异步置数端）如下图所示，试画出输出端Q 的工作波形。
数字逻辑试题
本科试卷（十） 一、选择题（每小题2分，共30分） 1.下面逻辑式中，正确的是________。 A ． B. C. D. 2.逻辑函数F=A （A B ）的值是________。 A ． B B. A C .A B D. 3.与最小项表达式F(A,B,C)=m 0+m 2+m 5+m 7等价的逻辑函数为________。 A. F=A ⊙C B. C. D.F=∑(0,5) 4. 、 、 、 、 是五个开关，设它们闭合时为逻辑1，断开时为逻辑0，电灯 F=1时表示灯亮，F=0时表示灯灭。若在五个不同的地方控制同一个电灯的灭亮，逻辑函数F 的表达式是_______。 A ． B. C. D. ⊙⊙⊙⊙ 5.用低电平为输出有效的译码器实现组合逻辑电路时，还需要_______。 A ．与非门 B.或非门 C.与门 D.或门 6.逻辑函数,当变量的取值为______时,不出现冒险现象。 A ．B=C=1 B ．B=C=0 C ．A=1 ，C=0 D ．A=0，B=0 7.集成计数器的模值是固定的，但可以用_______来改变它们的模值。 A.复0和复9 B.置数法和复位法 C.改变初值法 D. 控制CP 脉冲 8.同步时序电路和异步时序电路比较，其差异在于后者_____。 A ．没有触发器 B ．没有统一的时钟脉冲控制 C ．没有稳定状态 D ．输出只与内部状态有关 9.有S1，S2两个状态，在相同输入条件下_____，可确定S1和S2不等价。 A ．输出相同 B ．输出不同 C ．状态相同 D ．状态不同 10.一个T 触发器，在T=1时，加上时钟脉冲，则触发器_____。 A ．保持原态 B ．置0 C ．置1 D ．翻转 11.下面说法错误的是_______。 A ．一个RAM 有三组信号线，地址线，数据线，读/写命令线。 B ．RAM 中地址线是双向的，它传送地址码，以便按地址码访问存储单元。 C ．RAM 中数据线是双向的。 D ．RAM 中读写命令线是单向的，它是控制线。 A B A B ⊕= 1A A +=0A A ?=1A A +=⊕⊕⊕A B C B A BC A F +=C A C A F +=1 a 2 a 3 a 4 a 5 a 12345 a a a a a 12345 a a a a a ++++12345 a a a a a ⊕⊕⊕⊕1a 2a 3a 4a 5a F A C AB BC =++
数字逻辑复习题要点
一、 计算题 1、证明公式C A B A C A AB +=+)( 2、证明公式D B B DA C B D D BC +=++++))(( 3、证明C A C B B A C B A ABC ++=+ 4、证明D B A CD D A BD B A +=+++ 5、证明B A BC B A ABC =++)( 6、证明公式A C C B B A A C C B B A ++=++ 7、用卡诺图化简AB D C D B BC AC F ++++= 8、化简F(A,B,C,D)=∑m (1,3,4,9,11,12,14,15) + ∑d(5,6,7,13) 9、AC BC A D C B AB D C A F ++++=化成最简与非与非式 10、将∑∑+=)7,5,2,0()6,4,1(),,(d C B A Y 化成最简与非与非式 11、将∑∑+=)15,14()1110875320(),,,(d D C B A Y ，，，，，，， 化成最简与非与非式 12、将∑∑+= )15,14,12()1110875320(),,,(d D C B A Y ，，，，，，，化成最简与非与非式 13、分析所示电路逻辑功能。 14、四路数据选择器的选择控制变量01A A 分别接A ，B ，数据输入端3210,,,D D D D 依次接C ，0,0,C ，试分析该电路实现何功能。 15、判断下列函数是否存在冒险，并消除可能出现的冒险 16、分析下图所示计数器为模多少。 17、分析下图所示电路的功能。 2100 -> 10 -> 11 -> 01 -> 00 -> 01 -> 11 -> 10
数字逻辑试卷及答案
数字逻辑试卷及答案 TTA standardization office【TTA 5AB- TTAK 08- TTA 2C】
《数字电子技术基础》期终考试试题（110分钟）一、填空题：（每空1分，共15分） =+的两种标准形式分别为（）、 1．逻辑函数Y A B C （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量为5v。若只有最低位为高电平，则输出电压为 （）v；当输入为，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数 P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、 B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。（6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1： 地址输入数据输出 A3 A2 A1 A0 D3 D2 D1 D0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0
数字逻辑习题及答案.
数字逻辑习题及答案 一. 填空题 1．一个触发器有Q和Q两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成 0 电平。 2．我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的与或表达式，也可表示为逻辑函数的或与表达式。 3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为计数器，当对周期性的规则脉冲计数时，称为定时器。 4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为 33H 。 5．在5V供电的数字系统里，所谓的高电平并不是一定是5V，而是有一个电压范围，我们把这个电压范围称为高电平噪声容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平噪声容限。 二. 选择题 1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b 结构，否则会产生数据冲突。 a. 集电极开路； b. 三态门； c. 灌电流； d. 拉电流2．TTL集成电路采用的是 b 控制，其功率损耗比较大；而MOS 集成电路采用的是 a 控制，其功率损耗比较小。 a. 电压； b.电流； c. 灌电流； d. 拉电流 3．欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，
欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。 a. 编码器； b. 译码器； c. 多路选择器； d. 数值比较器； e. 加法器； f. 触发器； ｇ. 计数器； h. 寄存器 4． 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何 上的相邻关系表示逻辑上的相邻。 a. 二进制码； b. 循环码； c. ASCII 码； d. 十进制码 5． 根据最小项与最大项的性质，任意两个不同的最小项之积为 0 ，任意两个不同的最大项之和为 1 。 a. 不确定； b. 0 ； c. 1 三. 简答题 1．分别写出（或画出）JK 、D 、T 和T ’四个触发器的特征方程、真 值表和状态转换图。 2．请分别完成下面逻辑函数的化简。 1). )DE C B A (*)E D )(C B A (F ++++++= 答：原式)DE C B A (*)]E D ()C B A ([+++++++= )DE )C B A ((*))DE )C B A ((++++++=)) C B A ()C B A ((DE DE )C B A ()C B A (+++++++++++= DE = 2). )EH D B A )(B A )(C A )(C B A (F +++++++= 答：原式的对偶式为： ) H E (ABD AB AC C AB 'F ++++= ))H E (BD B C C B (A ++++=)] H E (BD B B C [A ++++==A A )'A ()''F (===∴原式 3．请分别说明A/D 与D/A 转换器的作用，说明它们的主要技术指标， 并进一步说明在什么情况下必须在A/D 转换器前加采样·保持电路。 答：A/D 与D/A 转换器分别能够将模拟量转换成数字量与数字量转换 成模拟量，通过这样的转换电路，能够将模拟系统和数字系统联
数字逻辑课程基本概念复习题
数字逻辑课程基本概念复习题： 1．数字电路是以 二进制逻辑代数 为数学基础。 2．数字电路既能进行逻辑运算又能进行 算术 运算。 3．数字电路中的常数是 时间常数 。 4．卡诺图化简逻辑函数的原理是利用相邻的两个最小项可消去 一个变量 。 5．最简逻辑函数是指在实现它的逻辑功能时，所用的 逻辑门 最少，每个门的 种类 最少。 6．存储器的逻辑芯片有一个引脚标有CS ，它的作用是 控制输入端 。 7．存储器ROM 的英文名称是： Read only Memory ；它的特点是 只能读，断电后数据不消失 。 8．数字逻辑电路中的常数是 0和1 。 9. 数字逻辑门的逻辑功能是 与 或 非 。 10．由8位信息码和1位校验码构成为110011011，它是 偶 校验码。 11．数字逻辑中基本的逻辑运算有： 与 或 非 。 12． TTL 与非门某引脚悬空，则相当于接入了逻辑 1 。 13．存储器ROM 的连接线有 地址 总线、 数据 总线和 控制 总线。 14．n 个变量函数的全体最小项之和（或）为 1 。 15．给35个字符编码，至少需要 6 位二进制数。 16．34+48和数的8421BCD 码是 。 17．AB B A F +=的对偶式是 。 18．在4选1数据选择器中，需要 16 位地址控制代码。 19．设逻辑函数BD ABC F +=，其最小项的标准表达式是 m5+m13+m14+m15 。 20．数字系统中的8421BCD 码是用 4 位二进制数表示一位十进制数。 21．在下图所示的（a ）（b ）两图中，要实现“与”逻辑功能，正确的接法是 图。
在（c ）（d ）两图中，要实现“或”逻辑功能，正确的接法是 图。 22．现有一逻辑函数ABC BC A C AB C B A C B A F +++=),,(，根据最小项的性质，三个输入变量有8个最小项，那么函数中只出现了四个最小项，还有四个最小项没有出现的原因是 ABC 中不能同时出现2个或3个0电位 。 23．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符"4"，则译码器输出a ～g 的代码应为 0110011 。 24. 一个256*4的存储器有 8 根地址线和 4 根数据线。 25．触发器中的直接置0和直接置1两个输入端的逻辑功能是 与非 26. 下图是由三个JK 触发器构成的时序逻辑电路波形图，它的逻辑功能 。 提示:Q 2为最高位，即Q 2Q 1Q 0。 27．教材中各章节后面的思考题