晶圆级半导体特种气体市场概况
2008晶圆级半导体特种气体市场概况
一、简介
晶圆级半导体特种气体依照其供应方式不同，一般分为两大类：
1、大宗气体：可现场制气或使用大型运输工具来供应，如N
2、O2、Ar、H2、He等。
2、特殊气体：一般使用较小型钢瓶供应，依照其制程用途之不同可再分为下列几类：
(1)Si族气体：含硅基之硅烷类，如硅甲烷、硅烷、三氯硅烷、乙硅烷等。
(2)掺杂气体：含Be、P、As等三族及五族原子之气体，如BCl3、PH3、AsH3等。
(3)蚀刻气体：以含卤素之卤化物及卤碳化合物为主，如Cl2、NF3、HBr、CF4、C2F6等。
(4)反应气体：以碳系及氮系氢、氧化物为主，如CO2、NH3、N2O等。
(5)金属气相沈积气体：含卤化金属及有机烷类金属，如WF6、(CH3)3Al等。
(6)清洗气体：大多以含氟化合物(PFC)气体为主，如NF3、CF4、C2F6等用来清洗CVD 的反应腔。
大宗气体大多当作载气(carrier gas)或是当作净化气体(purge gas)之用，使用时会依纯度(即混合气体的规格)，以钢瓶填装或现场制造再以管线输送(piping)至使用点，这其中氮气约占9成左右的使用量。
如从半导体制程来了解气体的应用，则薄膜制程会是相当大宗的使用部分，薄膜制程依照其成长方式之不同，可分金属化溅镀薄膜、CVD薄膜、磊晶，金属化溅镀(物理气相沈积)主要应用在金属层成长，如铝、铜等，其原理是利用氩气电浆轰击金属靶材产生动量转换，将金属靶材表面之原子溅击出来，并吸附在硅芯片表层，溅镀使用的氩气纯度要求很高，若含有较多O2、N2及H2杂质，会增加金属层之电阻性，并产生硬化、空隙等缺陷，会影响到制程良率。
化学气相沉积薄膜(CVD)是经由高温气体分解后，将单种或多种气相分子沈积在固相基板的半导体薄膜制程，依其成长材料不同，可分为：(1)硅晶体/硅化物、(2)介电材料、
(3)导体材料、(4)高介电常数(High k)材料。硅烷类气体(如SiH4)及碳系、氮系反应气体(如CO2、NH3、N2O)，多用于硅晶体(单晶硅或多晶硅)和介电材料的薄膜制程；金属气相沈积气体如卤化金属及有机烷类金属，则多用于导体材料(如导线金属Cu、W、阻隔金属TiN)之薄膜制程。
另外蚀刻制程也会利用气体卤化物或卤碳化合物，进行等方向性或非等方向性之蚀刻，以去除未被光阻层覆盖部分之底材，扩散掺杂制程主要是要改变硅晶圆的电气性质，会用扩散或离子布植两种方法，将含硼、磷、砷等三族及五族原子之气体(如BCl3、PH3、AsH3等)，以氢化物状态渗入，或以高能量植入四价的硅基板内，来控制其导电型态(N 型或P型)。
二、市场概况
2001年由于全球半导体不景气，因此IC用高纯度气体市场规模，估计较前一年衰退将近10%，达17.8亿美元，未来由于IC组件朝细线化、高性能发展，加上III-V族砷化镓晶圆应用在光电、微波电路日益增多，而且特殊气体因有部份是属于高毒性危险气体(例如：砷、磷类)，价格应不至于有太大幅度变化，所以成长幅度还能维持在一定水平以上。
表一全球IC用高纯度气体市场预测
单位：百万美元
资料来源：The Information Network（2001/12）；IEK整理
高纯度气体因为种类繁多、质量要求严格，生产、充填、运送、储存都有技术及安全的考虑，再加上经济规模等因素，都使得这产业成为寡占市场，像Air Product一家便占了将近一半的市场(参考图一)，至于排名在后的法液空、英国氧气公司及普来克斯，则实力都在伯仲之间。
资料来源：The Information Network（2001/12）；IEK整理
图一2000年全球IC用高纯度气体市场占有率分布
三、产业动态
也由于前两年半导体景气的大幅衰退，使得IC化学品及气体生产厂商，纷纷寻求降低成本、增强自身竞争力的生存之道，就高纯度气体厂而言，其中加强化学管理服务
(chemical management services, CMS)能力及与湿制程化学品厂商策略联盟，便是最常采取的策略，例如：Matheson与Arch结盟、Air Products购并Solkatronic、Praxair也与湿制程化学品供货商-Merck策略联盟、Air Liquide也与Arch有合作协议，Air Product则是与管线及设备供货商-Kinetics Group(为US Filter之子公司)，成立50/50的JV公司-TRiMEGA，BOC也不甘示弱，购并Edwards High Vacuum的电子气体部门，结合其自FSI International所购买的CHEMFILL系统制造能力，共同成立BOC Edwards，上述两种类型异业合作所产生的效益及合作方式，可以举例Praxair-Merck的合作关系来说明，在两者的合作中，Praxair供应高纯度制程气体，Merck则供应湿制程化学品、相关设备及IC厂内服务(site services)，除此之外，两者也合作研发符合未来需求的新产品，Praxair 的Point One晶圆厂整合系统，则提供完整的气体与化学品的系统设计、建造、整合、制程工具连结与认证服务。
四、未来趋势
在未来趋势方面，如同前述，特殊气体有部份是高毒性危险气体，基于健康与安全的考虑，此类气体将有改采低压液体、固体方式运送的趋势，再者因为气体纯度与半导体组件的性能及产品良率息息相关，因此质量要求都至少要达到6个9的等级(即99.9999%)，不纯物甚至连水份、碳氢化合物的含量也都有严格限制，但特殊气体因化学活性大，所以不容易保持其纯度，因此气体的纯度、管制便成为半导体厂要求质量和经济性之关键，为因应此一要求，气体供应厂已逐渐有就近分装，甚至就在半导体厂中直接合成、纯化后，再藉由表面电镀处理过的不锈钢管输送至使用点的趋势，如此一来，将加速小厂的淘汰或被购并至大厂。
工研院经资中心产业分析师黄素珍(2008/02/05)
【半导体研磨 精】半导体晶圆的生产工艺流程介绍
?从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 晶棒成长--> 晶棒裁切与检测--> 外径研磨--> 切片--> 圆边--> 表层研磨--> 蚀刻--> 去疵--> 抛光--> 清洗--> 检验--> 包装 1 晶棒成长工序：它又可细分为： 1）融化（Melt Down） 将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C以上，使其完全融化。 2）颈部成长（Neck Growth） 待硅融浆的温度稳定之后，将〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸（一般约6mm左右），维持此直径并拉长 100-200mm，以消除晶种内的晶粒排列取向差异。 3）晶冠成长（Crown Growth） 颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸（如 5、6、8、12吋等）。 4）晶体成长（Body Growth） 不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度达到预定值。 5）尾部成长（Tail Growth） 1
当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2 晶棒裁切与检测（Cutting & Inspection） 将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3 外径研磨（Su rf ace Grinding & Shaping） 由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4 切片（Wire Saw Sl ic ing） 由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5 圆边（Edge Profiling） 由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 ? 6 研磨（Lapping） 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损，使晶片表面达到所要求的光洁度。 7 蚀刻（Etching） 1
晶圆封装测试工序和半导体制造工艺流程
A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。
半导体制造基本概念
半导体制造基本概念 晶圆（Wafer） 晶圆（Wafer）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的8?? 硅晶棒，约需2天半时间长成。经研磨、??光、切片后，即成半导体之原料晶圆片。 光学显影 光学显影是在光阻上经过曝光和显影的程序，把光罩上的图形转换到光阻 下面的薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光和显影等程序。小尺寸之显像分辨率，更在IC 制程的进步上，扮演着最关键的角色。由于光学上的需要，此段制程之照明采用偏黄色的可见光。因此俗称此区为黄光区。 干式蚀刻技术 在半导体的制程中，蚀刻被用来将某种材质自晶圆表面上移除。干式蚀刻（又称为电浆蚀刻）是目前最常用的蚀刻方式，其以气体作为主要的蚀刻媒介，并藉由电浆能量来驱动反应。 电浆对蚀刻制程有物理性与化学性两方面的影响。首先，电浆会将蚀刻气体分子分解，产生能够快速蚀去材料的高活性分子。此外，电浆也会把这些化学成份离子化，使其带有电荷。 晶圆系置于带负电的阴极之上，因此当带正电荷的离子被阴极吸引并加速向阴极方向前进时，会以垂直角度撞击到晶圆表面。芯片制造商即是运用此特性来获得绝佳的垂直蚀刻，而后者也是干式蚀刻的重要角色。 基本上，随着所欲去除的材质与所使用的蚀刻化学物质之不同，蚀刻由下列两种模式单独或混会进行：
1. 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后，将与某特定成份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面，并透过抽气动作将其排出。 2. 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键，进而将晶圆表面材质分子一个个的打击或溅击（sputtering）出来。 化学气相沉积技术 化学气相沉积是制造微电子组件时，被用来沉积出某种薄膜(film)的技术，所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics)、导体、或半导体。在进行化学气相沉积制程时，包含有被沉积材料之原子的气体，会被导入受到严密控制的制程反应室内。当这些原子在受热的昌圆表面上起化学反应时，会在晶圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源(例如热能或无线电频率功率)。 CVD制程产生的薄膜厚度从低于0.5微米到数微米都有，不过最重要的是其厚度都必须足够均匀。较为常见的CVD薄膜包括有： ■二气化硅（通常直接称为氧化层） ■氮化硅 ■多晶硅 ■耐火金属与这类金属之其硅化物 可作为半导体组件绝缘体的二氧化硅薄膜与电浆氮化物介电层（plasmas nitride dielectrics）是目前CVD技术最广泛的应用。这类薄膜材料可以在芯片内部构成三种主要的介质薄膜：内层介电层（ILD）、内金属介电层（IMD）、以及保护层。此外、金层化学气相沉积（包括钨、铝、氮化钛、以及其它金属等）也是一种热门的CVD应用。 物理气相沉积技术 如其名称所示，物理气相沉积（Physical Vapor Deposition）主要是一种物理制程而非化学制程。此技术一般使用氩等钝气，藉由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。制程反应室内部的高温与高真空环境，可使这些金属原子结成晶粒，再透过微影图案化（patterned）与蚀刻，来得到半导体组件所要的导电电路。 解离金属电浆（IMP）物理气相沉积技术
晶圆级封装产业
晶圆级封装产业(WLP) 晶圆级封装产业(WLP),晶圆级封装产业(WLP)是什么意思 一、晶圆级封装(Wafer Level Packaging)简介晶圆级封装(WLP，Wafer Level Package) 的一般定义为直接在晶圆上进行大多数或是全部的封装测试程序，之后再进行切割(singulation)制成单颗组件。而重新分配(redistribution)与凸块(bumping)技术为其I/O绕线的一般选择。WLP 一、晶圆级封装(Wafer Level Packaging)简介 晶圆级封装(WLP，Wafer Level Package) 的一般定义为直接在晶圆上进行大多数或是全部的封装测试程序，之后再进行切割(singulation)制成单颗组件。而重新分配(redistribution)与凸块(bumping)技术为其I/O绕线的一般选择。WLP封装具有较小封装尺寸(CSP)与较佳电性表现的优势，目前多用于低脚数消费性IC的封装应用(轻薄短小)。 晶圆级封装(WLP)简介 常见的WLP封装绕线方式如下：1. Redistribution (Thin film), 2. Encapsulated Glass substrate, 3. Gold stud/Copper post, 4. Flex Tape等。此外，传统的WLP封装多采用Fan-in 型态，但是伴随IC信号输出pin 数目增加，对ball pitch的要求趋于严格，加上部分组件对于封装后尺寸以及信号输出脚位位置的调整需求，因此变化衍生出Fan-out 与Fan-in + Fan-out 等各式新型WLP封装型态，其制程概念甚至跳脱传统WLP 封装，目前德商英飞凌与台商育霈均已经发展相关技术。 二、WLP的主要应用领域 整体而言，WLP的主要应用范围为Analog IC(累比IC)、PA/RF(手机放大器与前端模块)与CIS(CMOS Ima ge Sensor)等各式半导体产品，其需求主要来自于可携式产品(iPod, iPhone)对轻薄短小的特性需求，而部分NOR Flash/SRAM也采用WLP封装。此外，基于电气性能考虑，DDR III考虑采用WLP或FC封装，惟目前JEDEC仍未制定最终规格(注：至目前为止，Hynix, Samsung与Elpida已发表DDR III产品仍采F BGA封装)，至于SiP应用则属于长期发展目标。此外，采用塑料封装型态(如PBGA)因其molding compo und 会对MEMS组件的可动部份与光学传感器(optical sensors)造成损害，因此MEMS组件也多采用WLP
中国半导体照明行业市场分析与预测
中国半导体照明行业市场分析与预测 2018-03-24 09:54:08 文章来源：中国半导体照明网 1、半导体照明行业进展背景与现状 照明方式按照照明光源可分成白炽灯、气体放电灯、固态光源三大类。19世纪以来，白炽灯、气体放电灯（荧光灯、卤素灯）等照明工具得到了逐步的广泛应用，而随着照明技术的进展，以固态光源技术为基础的新一代照明方式——半导体照明开始显现，并凭借其革命性的技术与性能优势得到了迅速的进展。半导体照明是使用LED（Light Emi tting Diode发光二极管）作为光源的照明。 发光二极管是一种能够将电能转化为光能的电子器件，具有二极管的特性。自20世纪60年代世界第一个半导体发光二极管产生以来，作为一种全新的照明技术，LED 利用半导体芯片作为发光材料、直截了当将电能转换为光能，以其发光效率高、耗电量少、使用寿命长、安全可靠性强、环保卫生等优越性，被业界认为是人类继爱迪生发明白炽灯泡后最伟大的发明之一。如下表所示为现时期LED灯与传统照明器具的性能对比： 表1：现时期LED灯与传统照明器具的性能对比 一些发达国家和地区先后出台半导体照明进展的战略打算，并出台相应的举措，促进当地半导体照明产业进展。美国大力进展半导体照明产业，目前已拥有Lumileds公司、Gree公司、Color Kinet ic s（CK）公司，差不多着手启动“下一代照明打算”(NGLI) 。日本差不多完成了“21世纪照明”进展打算的第一期目标，正在组织实施第二期打算，大
力强化进展半导体产业重要性的认识，政府协助标准设立，在完善的技术研发体系下实行技术领先战略，并有强大的政府支撑体系。韩国的进展体会是政府主导下的大企业扩张，采取产业集聚加速进展，并以应用拉动市场。欧盟的“彩虹打算”在2000年7月启动，托付6个大公司、2所大学，通过欧盟的补助金来推广白光发光二极管的应用。 Philips 估量在2018-2020 年半导体照明市场将以平均6%的速度增长。从光源上看，目前要紧依旧以白炽灯、荧光灯为主，按照各国剔除白炽灯的打算，白炽灯泡立即于2020年全部禁用，因此白炽灯泡取代市场给了LED照明厂商极大的商机。LEDinside 估量LED灯泡产值占传统灯泡市场的渗透率，将于2019年达到三成以上。半导体照明是新兴产业，将逐步实现对传统照明的替代，Philips认为目前LED照明对通用照明领域的渗透率约3％，估量LED照明占通用照明领域的比例在2019年将达到50％，2020年将达到80％，LED照明产品将全面进入传统照明领域，成为全球要紧的照明方式。 据统计，目前全球通用照明市场规模为630亿到700亿美元。专门是随着现代社会的经济进展，环境污染和能源消耗问题日益严峻，节能环保的照明方式越来越成为各国政府关注的重点，而半导体照明由于在环保和节能上的杰出性能，逐步得到了各国政府及商业机构的支持和推广。而随着LED芯片价格与发光效率的逐步提升，半导体照明向通用照明各个领域渗透的商业条件也越来越成熟。目前LED实验室发光效率达到了208lm/W，差不多远远优于传统照明方式，在可预期的以后LED的发光效率还会进一步显著提高。 因此，各国政府在半导体的应用领域纷纷推出了补贴打算(补贴额达到了产品价格的30%至55%)，大力鼓舞半导体照明的普及和应用。目前，LED产业已形成美国、亚洲、欧洲三大区域为主导的竞争格局。科锐、流明、日亚化学以其在高端芯片领域的技术创新优势，占据了LED上游的主导地位。中国台湾地区LED产业近年来迅速崛起，其芯片及封装业务在世界范畴内具有较大阻碍力。近年来，我国LED产业进展迅速，在国家政策的支持和下游应用需求的带动下，形成了较为完整的LED产业链，我国LED 产业要紧集合在长三角、珠三角、闽三角等地区，有一定的产业集群效应。 在我国，2018年5月，由科技部颁发了《“十城万盏”半导体照明应用工程试点》，估量在北京、上海、深圳、武汉等21个国内发达都市投资使用100万盏LED市政照明灯具，2018-2019年在全中国完成50个半导体照明示范都市建设工作，应用200万盏LED市政照明灯具。估量在以后几年，半导体照明将随着整个LED产业集群规模的不断扩大，而进入高速进展时期。
晶圆详细介绍
目录 1.01晶圆 2.01制造过程 3.01著名晶圆厂商 4.01制造工艺 4.02表面清洗 4.03初次氧化 4.04热CVD 4.05热处理 4.06除氮化硅 4.07离子注入 4.08退火处理 4.09去除氮化硅层 4.10去除SIO2层 4.11干法氧化法 4.12湿法氧化 4.13氧化 4.14形成源漏极 4.15沉积 4.16沉积掺杂硼磷的氧化层 4.17深处理 5.01专业术语 1.01晶圆
晶圆（Wafer）是指硅半导体集成电路制作所用的硅芯片，由于其形状为圆形，故称为晶圆。晶圆是生产集成电路所用的载体，一般意义晶圆多指单晶硅圆片。 晶圆是最常用的半导体材料，按其直径分为4英寸、5英寸、6英寸、8英寸等规格，近来发展出12英寸甚至研发更大规格（14英吋、15英吋、16英吋、……20英吋以上等）。晶圆越大，同一圆片上可生产的IC就越多，可降低成本；但对材料技术和生产技术的要求更高，例如均匀度等等的问题。一般认为硅晶圆的直径越大，代表着这座晶圆厂有更好的技术，在生产晶圆的过程当中，良品率是很重要的条件。 2.01制造过程 二氧化硅矿石经由电弧炉提炼，盐酸氯化并经蒸馏后，制成了高纯度的多晶硅，其纯度高达99.999999999%，因在精密电子元件当中，硅晶圆需要有相当的纯度，不然会产生缺陷。晶圆制造厂再以柴可拉斯基法将此多晶硅熔解，再于溶液内掺入一小粒的硅晶体晶种，然后将其慢慢拉出，以形成圆柱状的单晶硅晶棒，由于硅晶棒是由一颗小晶粒在融熔态的硅原料中逐渐生成，此过程称为“长晶”。硅晶棒再经过切片、研磨、抛光后，即成为集成电路工厂的基本原料——硅晶圆片，这就是“晶圆”。 很简单的说，单晶硅圆片由普通硅砂拉制提炼，经过溶解、提纯、蒸馏一系列措施制成单晶硅棒，单晶硅棒经过切片、抛光之后，就成为了晶圆。 晶圆经多次光掩模处理，其中每一次的步骤包括感光剂涂布、曝光、显影、腐蚀、渗透、植入、刻蚀或蒸著等等，将其光掩模上的电路复制到层层晶圆上，制成具有多层线路与元件的IC晶圆，再交由后段的测试、切割、封装厂，以制成实体的集成电路成品，从晶圆要加工成为产品需要专业精细的分工。 3.01著名晶圆厂商 只制造硅晶圆基片的厂商 例如合晶（台湾股票代号：6182）、中美晶（台湾股票代号：5483）、信越化学等。 晶圆制造厂 著名晶圆代工厂有台积电、联华电子、格罗方德（Global Fundries）及中芯国际等。英特尔（Intel）等公司则自行设计并制造自己的IC晶圆直至完成并行销其产品。三星电子等则兼有晶圆代工及自制业务。南亚科技、瑞晶科技(现已并入美光科技，更名台湾美光内存)、Hynix、美光科技（Micron）等则专于内存产品。日月光半导体等则为晶圆产业后段的封装、测试厂商。 4.01制造工艺 4.02表面清洗 晶圆表面附着大约2um的Al2O3和甘晶圆，油混合液保护层,在制作前必须进行化学刻蚀和表面清洗。
半导体行业发展趋势分析
半导体行业发展趋势分析 新型计算架构浪潮推动，中国半导体产业弯道超车机会来临
核心观点： ●2018，半导体市场供需两旺，中国市场迎弯道超车机遇 需求端新市场新应用推动行业成长：1）比特币市场的火爆带动矿机需求快速增加，ASIC 芯片矿机凭借设计简单，成本低，算力强大等优势被大量采用。国内ASIC 矿机芯片厂商比特大陆、嘉楠耘智、亿邦股份自身业绩高增长的同时，其制造与封测环节供应商订单快速增长。2）汽车电子、人工智能、物联网渐行渐近，带动行业成长。供给端国内建厂潮加剧全球半导体行业资本开支增长，上游确定性受益。 ● 1 月半导体行情冰火两重天 A 股市场：18 年1 月以来（至1 月26 日）申万半导体指数下跌9.03%，半导体板块跑输电子行业5.9 个百分点，跑输上证综指16.59 个百分点，跑 输沪深300 指数17.72 个百分点；其中制造（-5.59%）>封装（-5.64%）> 分立器件（-5.66%）>存储器（-5.85%）>设计（-7.34%）>设备（-9.57%）> 材料（-11.17%）；估值大幅回落。海外市场：费城半导体指数上涨6.79%，创历史新高，首次超过2001 年最高值；矿机及人工智能带动GPU 需求量增长，英伟达作为全球GPU 龙头深度受益，1 月以来（至1 月26 日）股价上涨22.14%；设备龙头整体上涨。 ●12 月北美半导体设备销售额创历史新高，存储芯片价格平稳波动 根据WSTS 统计，11 月全球半导体销售额达376.9 亿美金，同比增长21.5%，环比增长1.6%，创历史新高。其中北美地区半导体11 月销售额87.7 亿美金，同比增长40.2%，环比增长2.6%，是全球半导体销售额增长最快区域。分版块看，12 月北美半导体设备销售额23.88 亿美金，同比增长27.7%，环比增长16.35%，创历史新高；存储芯片价格1 月以来（至1 月26 日）价格 波动。 ●投资建议 我们认为国内IC 产业进入加速发展时期，由市场到核“芯”突破这一准则不断延续，从智能手机领域起步，未来有望在人工智能、汽车电子、5G、物联网等新兴市场实现加速追赶。本月重点推荐卡位新兴应用市场，业绩快速成长的华天科技、长电科技，建议关注通富微电；同时下游资本开支扩张带给上游设备领域的投资机会，建议关注北方华创、长川科技。
光刻和晶圆级键合技术在3D互连中的研究
光刻和晶圆级键合技术在3D互连中的研究 作者：Margarete Zoberbier、Erwin Hell、Kathy Cook、Marc Hennemayer、Dr.-Ing. Barbara Neuber t，SUSS MicroTec 日益增长的消费类电子产品市场正在推动当今半导体技术的不断创新发展。各种应用对增加集成度、降低功耗和减小外形因数的要求不断提高，促使众多结合了不同技术的新结构应运而生，从而又催生出诸多不同的封装方法，因此可在最小的空间内封装最多的功能。正因如此，三维集成被认为是下一代的封装方案。 本文将探讨与三维互连技术相关的一些光刻挑战。还将讨论三维封装使用的晶圆键合技术、所面临的各种挑战、有效的解决方案及未来发展趋势。 多种多样的三维封装技术 为了适应更小引脚、更短互连和更高性能的要求，目前已开发出系统封装（SiP）、系统芯片（SoC）和封装系统（SoP）等许多不同的三维封装方案。SiP即“单封装系统”，它是在一个IC封装中装有多个引线键合或倒装芯片的多功能系统或子系统。无源元件、SAW/BA W滤波器、预封装IC、接头和微机械部件等其他元件都安装在母板上。这一技术造就了一种外形因数相对较小的堆叠式芯片封装方案。 SoC可以将所有不同的功能块，如处理器、嵌入式存储器、逻辑心和模拟电路等以单片集成的方式装在一起。在一块半导体芯片上集成系统设计需要这些功能块来实现。通常，So C设计与之所取代的多芯片系统相比，它的功耗更小，成本更低，可靠性更高。而且由于系统中需要的封装更少，因而组装成本也会有所降低。 SoP采用穿透通孔和高密度布线以实现更高的小型化。它是一种将整个系统安装在一个芯片尺寸封装上的新兴的微电子技术。过去，“系统”往往是一些容纳了数百个元件的笨重的盒子，而SoP可以将系统的计算、通信和消费电子功能全部在一块芯片上完成，从而节约了互连时间，减少了热量的产生。 最近穿透硅通孔（TSV）得到迅速发展，已成为三维集成和晶圆级封装（WLP）的关键技术之一。三维TSV已显现出有朝一日取代引线键合技术的潜力，因此它可以使封装尺寸进
2020年半导体行业分析报告
2020年半导体行业分 析报告 2019年12月
目录 一、全球半导体呈现周期性，国产替代赋予成长性 (4) 1、全球半导体呈现周期性，新需求催生创新周期 (4) 2、国产替代赋予成长性，自主可控加速成长属性 (5) 3、国内半导体行业受到创新周期与国产替代双重影响 (6) 二、多重创新周期叠加，恰逢2020年 (7) 1、5G手机：2020年是5G换机周期年 (7) 2、TWS耳机：2020年是安卓TWS放量年 (9) 3、服务器：2020年是服务器重回增长年 (10) 4、游戏主机：2020年是主机换机周期年 (11) 三、上游产业链供不应求，景气度回升 (13) 1、代工：先进制程到成熟制程，景气度相继回暖 (13) （1）台积电：2019Q2起大反转 (13) （2）联电、中芯国际：2019Q3产能利用率提升 (14) （3）世界先进、华虹：预计2019Q4景气度回升 (15) 2、存储：NAND、DRAM价格已逐渐企稳，预计20Q2涨价 (16) 3、CIS：数量+像素双轮驱动，涨价开始积极扩产 (17) 4、封测：5G等需求拉动下19H2已回暖 (19)
全球半导体呈现周期性，国产替代赋予成长性。全球半导体行业因其下游需求的不断迭代，如大型机、家电到PC、笔记本到功能机、智能手机的迭代，而具有一定的周期属性。近年不断发生的中兴、华为事件、中美贸易摩擦等又加速促进了国产替代的进程。国内半导体行业受到下游需求创新周期和国产替代的双重影响。 多重创新周期叠加，恰逢2020年。半导体行业下游应用主要包括计算端（电脑、服务器）、通讯端（手机、有线通讯）和消费电子端（可穿戴、电视）等。（1）随着5G基站的进一步建设和配套应用的不断发展，2020年将迎来第一波5G换机潮；（2）受益于2019年Q3联发科、高通、华为等相继实现TWS蓝牙连接技术问题，打破苹果AirPods监听模式专利封锁，安卓TWS或将迎来行业拐点；（3）随着全球服务器库存逐渐消化完毕，企业持续进行的数字化转型和AI应用的推进，服务器在2020年将重回增长步伐；（4）游戏主机大厂索尼将在2020年推出新一代游戏机Playstation 5，也将对半导体产业链产生一定的拉动作用。5G手机、TWS耳机、服务器和游戏主机这四大创新周期将成为2020年半导体行业下游需求的主要增长点。此外，汽车、AIOT等也将驱动半导体行业复苏。 上游产业链供不应求，景气度回升。代工方面，第一梯队厂商台积电2019年Q2收入开始大反转，资本开支显著增加。第二梯队厂商联电、中芯国际2019年Q3产能利用率开始提升。第三梯队厂商世界先进、华虹2020年一季度产能已被订空；存储方面，NAND、DRAM 价格已逐渐企稳，2020年有反弹趋势；CIS方面，后置四摄手机时代
半导体晶圆处理制程
晶圆处理制程 基本晶圆处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，送到热炉管（Furnace ）内，在含氧的环境中，以加热氧化（Oxidation）的方式在晶圆的表面形成一层厚约数百个的二氧化硅层，紧接着厚约1000到2000的氮化硅层将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层．．．的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。 2）蚀刻经过黄光定义出我们所需要的电路图，把不要的部份去除掉，此去除的步骤就> 称之为蚀刻，因为它好像雕刻，一刀一刀的削去不必要不必要的木屑，完成作品，期间又利用酸液来腐蚀的，所 以叫做「蚀刻区」。 3）扩散本区的制造过程都在高温中进行，又称为「高温区」，利用高温给予物质能量而产生运动，因为本区的机台大都为一根根的炉管，所以也有人称为「炉管区」，每一根炉管都有不同的作用。 4）真空本区机器操作时，机器中都需要抽成真空，所以称之为真空区，真空区的机器多用来作沈积暨离子植入，也就是在Wafer上覆盖一层薄薄的薄膜，所以又称之为「薄膜区」。在真空区中有一站称为 晶圆允收区，可接受芯片的测试，针对我们所制造的芯片，其过程是否有缺陷，电性的流通上是否 有问题，由工程师根据其经验与电子学上知识做一全程的检测，由某一电性量测值的变异判断某一 道相关制程是否发生任何异常。此检测不同于测试区（Wafer Probe）的检测，前者是细部的电子 特性测试与物理特性测试，后者所做的测试是针对产品的电性功能作检测。
晶圆封装测试工序和半导体制造工艺流程0001
盛年不重来，一日难再晨。及时宜自勉，岁月不待人 盛年不重来，一日难再晨。及时宜自勉，岁月不待人 A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electro n Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dime nsioi n Measureme nt) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic )及塑胶(plastic )两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割( die saw)、黏晶(die mount / die bond)、焊线(wire bon d)、圭寸胶(mold )、剪切/ 成形(trim / form )、印字(mark )、电镀(plating )及检验(inspection )等。 (1) 晶片切割(die saw ) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die )切割分离。举例来说：以 0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之 晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mou nt / die bo nd ) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线 架则经由传输设备送至弹匣( magazi ne )内，以送至下一制程进行焊线。 ⑶焊线(wire bond ) IC构装制程(Packaging )则是利用塑胶或陶瓷包装晶粒与配线以成集成电路( Integrated Circuit ;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械
半导体技术-晶圆制备
晶圆制备 硅是一种灰色、易碎、四价的非金属化学元素。地壳成分中27.8%是硅元素构成的，其次是氧元素，硅是自然界中最丰富的元素。在石英、玛瑙、燧石和普通的滩石中就可以发现硅元素。硅是建筑材料水泥、砖、和玻璃中的主要成分，也是大多数半导体和微电子芯片的主要原料。有意思的是，硅自身的导电性并不是很好。然而，可以通过添加适当的搀杂剂来精确控制它的电阻率。 半导体硅制备 半导体器件和电路在半导体材料晶圆的表层形成，半导体材料通常是硅。这些晶圆的杂质含量水平必须非常低，必须掺杂到指定的电阻率水平，必须是指定的晶体结构，必须是光学的平面，并达到许多机械及清洁度的规格要求。制造IC级的硅晶圆分四个阶段进行： 矿石到高纯气体的转变； 气体到多晶的转变； 多晶到单晶，掺杂晶棒的转变； 晶棒到晶圆的制备。 半导体制造的第一个阶段是从泥土里选取和提纯半导体材料的原料。提纯从化学反应开始。对于硅，化学反应是矿石到硅化物气体，例如四氯化硅或三氯硅烷。杂质，例如其他金属，留在矿石残渣里。硅化物再和氢反应生成半导体级的硅。这样的硅的纯度达99.9999999%，是地球上最纯的物质之一。它有一种称为多晶或多晶硅的晶体结构。 制造半导体前，必须将硅转换为晶圆片。这要从硅锭的生长开始。单晶硅是原子以三维空间模式周期形成的固体，这种模式贯穿整个材料。多晶硅是很多具有不同晶向的小单晶体单独形成的，不能用来做半导体电路。多晶硅必须融化成单晶体，才能加工成半导体应用中使用的晶圆片。 加工硅晶片 生成一个硅锭要花一周到一个月的时间，这取决于很多因素，包括大小、质量和终端用户要求。超过 75%的单晶硅晶圆片都是通过 Czochralski (CZ) 直拉法生长的。CZ 硅锭生长需要大块的纯净多晶硅将这些块状物连同少量的特殊III、V族元素放置在石英坩埚中，这称为搀杂。加入的搀杂剂使那些长大的硅锭表现出所需要的电特性。最普通的搀杂剂是硼、磷、砷和锑。因使用的搀杂剂不同，会成为一个 P 型或N型的硅锭（P 型 / 硼， N 型 / 磷、锑、砷），然后将这些物质加热到硅的熔点--摄氏1420度之上。一旦多晶硅和搀杂剂混合物熔解，便将单晶硅种子放在熔解物的上面，只接触表面。种子与要求的成品硅锭有相同的晶向。为了使搀杂均匀，子晶和用来熔化硅的坩埚要以相反的方向旋转。一旦达到晶体生长的条件，子晶就从熔化物中慢慢被提起。生长过程开始于快速提拉子晶，以便使生长过程初期中子晶内的晶缺陷降到最少。然后降低拖拉速度，使晶体的直径增大。当达到所要求的直径时，生长条件就稳定下来以保持该直径。因为种子是慢慢浮出熔化物的，种子和熔化物间的表面张力在子晶表面上形成一层薄的硅膜，然后冷却。冷却时，已熔化硅中的原子会按照子晶的晶体结构自我定向。
晶圆级封装WLP优势
晶圆级封装W L P优势 The Standardization Office was revised on the afternoon of December 13, 2020
晶圆级封装（WLP）优势 晶圆级封装（WLP）以BGA技术为基础，是一种经过改进和提高的CSP(芯片级封装)，充分体现了BGA、CSP的技术优势。它具有许多独特的优点。 晶圆级封装（Wafer Level Package，WLP）采用传统的IC工艺一次性完成后道几乎所有的步骤，包括装片、电连接、封装、测试、老化，所有过程均在晶圆加工过程中完成，之后再划片，划完的单个芯片即是已经封装好的成品；然后利用该芯片成品上的焊球阵列，倒装焊到PCB板上实现组装。WLP的封装面积与芯片面积比为1：1，而且标准工艺封装成本低，便于晶圆级测试和老化。 晶圆级封装以BGA技术为基础，是一种经过改进和提高的CSP，充分体现了BGA、CSP的技术优势。它具有许多独特的优点： （1）封装加工效率高，它以晶圆形式的批量生产工艺进行制造； （2）具有倒装芯片封装的优点，即轻、薄、短、小； 图5 WLP的尺寸优势 （3）晶圆级封装生产设施费用低，可充分利用晶圆的制造设备，无须投资另建封装生产线； （4）晶圆级封装的芯片设计和封装设计可以统一考虑、同时进行，这将提高设计效率，减少设计费用； （5）晶圆级封装从芯片制造、封装到产品发往用户的整个过程中，中间环节大大减少，周期缩短很多，这必将导致成本的降低；
（6）晶圆级封装的成本与每个晶圆上的芯片数量密切相关，晶圆上的芯片数越多，晶圆级封装的成本也越低。晶圆级封装是尺寸最小的低成本封装。晶圆级封装技术是真正意义上的批量生产芯片封装技术。 WLP的优势在于它是一种适用于更小型集成电路的芯片级封装（CSP）技术，由于在晶圆级采用并行封装和电子测试技术，在提高产量的同时显著减少芯片面积。由于在晶圆级采用并行操作进行芯片连接，因此可以大大降低每个I/O 的成本。此外，采用简化的晶圆级测试程序将会进一步降低成本。利用晶圆级封装可以在晶圆级实现芯片的封装与测试。
半导体晶圆切割
By Dianne Shi and Ilan Weisshas 本文介绍，先进圭寸装（advaneed packaging的后端工艺（back-end）之一: xx 圆切片(wafer dicing)。 在过去三十年期间，切片(dieing)系统与刀片(blade)已经不断地改进以对付工艺的挑战和接纳不同类型基板的要求。最新的、对生产率造成最大影响的设备进展包括: 采用两个切割(two cuts)同时进行的、将超程(overtravel)减到最小的双轴(dual-spindle)切片系统，代表性的有日本东精精密的AD3000T和AD2000T;自动心轴扭力监测和自动冷却剂流量调节能力。重大的切片刀片进步包括一些刀片，它们用于很窄条和/或较高芯片尺寸的晶圆、以铜金属化的晶圆、非常薄的晶圆、和在切片之后要求表面抛光的元件用的晶圆。许多今天要求高的应用都要求设备能力和刀片特性两方面都最优化的工艺，以尽可能最低的成本提供尽可能高的效率。 最近，日本东精精密又向市场推出了非接触式的激光切割设备ML200和 ML300 型 切片机制(The Dicing Mechanism) 硅晶圆切片工艺是在“后端”装配工艺中的第一步。该工艺将晶圆分成单个的芯片，用于随后的芯片接合(die bon di ng)、弓I线接合(wire bonding)和测试工序。 一个转动的研磨盘(刀片)完成切片(dicing)。一根心轴以高速， 30,000~60,000rpm (83~175m/sec的线性速度)转动刀片。该刀片由嵌入电镀镍矩 阵黏合剂中的研磨金刚石制成。 在芯片的分割期间，刀片碾碎基础材料(晶圆)，同时去掉所产生的碎片。材料的去掉沿着晶方(dice)的有源区域之间的专用切割线(迹道)发生的。冷却剂(通常是去离子水)指到切割缝内，改善切割品质，和通过帮助去掉碎片而延长刀片寿命。每条迹道(street)的宽度(切口)与刀片的厚度成比例。 关键工艺参数 硅圆片切割应用的目的是将产量和合格率最大，同时资产拥有的成本最
晶圆级封装(WLP)优势
晶圆级封装（WLP）优势 晶圆级封装（WLP）以BGA技术为基础，是一种经过改进和提高的CSP(芯片级封装)，充分体现了BGA、CSP的技术优势。它具有许多独特的优点。 晶圆级封装（Wafer Level Package，WLP）采用传统的IC工艺一次性完成后道几乎所有的步骤，包括装片、电连接、封装、测试、老化，所有过程均在晶圆加工过程中完成，之后再划片，划完的单个芯片即是已经封装好的成品；然后利用该芯片成品上的焊球阵列，倒装焊到PCB板上实现组装。WLP的封装面积与芯片面积比为1：1，而且标准工艺封装成本低，便于晶圆级测试和老化。 晶圆级封装以BGA技术为基础，是一种经过改进和提高的CSP，充分体现了BGA、CSP的技术优势。它具有许多独特的优点： （1）封装加工效率高，它以晶圆形式的批量生产工艺进行制造； （2）具有倒装芯片封装的优点，即轻、薄、短、小； 图5 WLP的尺寸优势 （3）晶圆级封装生产设施费用低，可充分利用晶圆的制造设备，无须投资另建封装生产线； （4）晶圆级封装的芯片设计和封装设计可以统一考虑、同时进行，这将提高设计效率，减少设计费用； （5）晶圆级封装从芯片制造、封装到产品发往用户的整个过程中，中间环节大大减少，周期缩短很多，这必将导致成本的降低；
（6）晶圆级封装的成本与每个晶圆上的芯片数量密切相关，晶圆上的芯片数越多，晶圆级封装的成本也越低。晶圆级封装是尺寸最小的低成本封装。晶圆级封装技术是真正意义上的批量生产芯片封装技术。 WLP的优势在于它是一种适用于更小型集成电路的芯片级封装（CSP）技术，由于在晶圆级采用并行封装和电子测试技术，在提高产量的同时显著减少芯片面积。由于在晶圆级采用并行操作进行芯片连接，因此可以大大降低每个I/O的成本。此外，采用简化的晶圆级测试程序将会进一步降低成本。利用晶圆级封装可以在晶圆级实现芯片的封装与测试。 （注：文档可能无法思考全面，请浏览后下载，供参考。可复制、编制，期待你的好评与关注）
2018年汽车半导体行业深度分析报告
２０１８年汽车半导体行业深度分析报告
内容目录 核心观点： (5) 1. 新能源汽车驱动汽车半导体发展 (5) 1.1. 汽车半导体的定义及前景 (5) 1.1.1. 汽车半导体的市场竞争特点 (5) 1.1.2. 汽车半导体的企业特征 (5) 1.1.3. 受环保驱动的新能源汽车市场是刚需 (6) 1.1.4. 新能源汽车半导体投资前景探讨 (6) 1.2. 特斯拉点燃汽车半导体行业投资热情 (7) 1.3. 全球新能源汽车迈入高增长轨道 (8) 2. 新能源汽车电子化显性增量——电机电控&电池 (10) 2.1. 汽车核心驱动部件-电机 (10) 2.2. 汽车电控系统介绍 (12) 2.2.1. 整车控制系统（VCU） (13) 2.2.2. 电机控制器（MCU） (13) 2.2.3. 电池管理系统（BMS） (13) 2.3. 新能源汽车的限制性技术-电池 (14) 3. 新能源汽车内部器件价值增长核心逻辑——电池电压提升 (16) 3.1. 新能源车按照动力来源的分类 (16) 3.2. 48V微混车发展空间广阔 (17) 3.3. 高电压下电池零部件的潜在变化 (18) 4. 新能源汽车电子化隐性增量——功率半导体量价齐升 (18) 4.1. 功率半导体 (19) 4.1.1. 汽车用功率半导体——汽车电能转换和控制的核心部件 (19) 4.1.2. 新能源汽车带来的功率半导体应用变化 (20) 4.1.3. 从“质”和“量”两方面看新能源汽车为功率器件带来的价值增量 (20) 4.1.4. 汽车功率半导体价值量测算及各元器件空间测算 (23) 4.1.5. 功率半导体市场基本被海外垄断，国内企业替代空间广阔 (25) 4.1.6. 国际领先汽车半导体方案提供商 (27) 5. 投资建议 (31) 图表目录 图1：2017年全球前十大车用半导体供应商排行（%） (6) 图2：全球四大区域碳排放的法律要求（CO2 / km） (6) 图3：2017年我国充电桩发展数量现状（个） (6) 图4：汽车电子技术路线 (6) 图5：特斯拉季度销量（辆） (7) 图6：特斯拉Model 3 (8) 图7：特斯拉销量预期（万台） (8)
晶圆封装测试工序和半导体制造工艺流程
A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。