第5章基本RS触发器

第5章基本RS触发器

5.同步触发器（同步RS触发器）

目的与要求：

1 掌握时序电路的定义、分类、触发器的特点。

2 掌握基本RS触发器的电路结构、工作原理、逻辑功能。

3 掌握同步RS触发器的工作原理、逻辑功能。

4 掌握触发器逻辑功能的表示方法。

5 掌握时序电路的一些基本概念。

重点与难点：1 基本概念要正确建立。难点：现态、次态、不定状态的正确理解。

2 基本RS触发器的逻辑功能、触发方式。

5.1概述

一、触发器的概念

复习：组合电路的定义？构成其电路的门电路有何特点？组合电路与时序电路的区别？

门电路：在某一时刻的输出信号完全取决于该时刻的输入信号，没有记忆作用。

触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。

触发器有三个基本特性：

（1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态；

（2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。

（3）有两个互补输出端，分别用Q和Q

二、触发器的逻辑功能描述：

特性表、激励表（又称驱动表）、特性方程、状态转换图和波形图（又称时序图）

三、触发器的分类：根据

逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。

触发方式不同：电平触发器、边沿触发器和主从触发器等。

电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。

5.2 触发器的基本形式

5.2.1 基本RS触发器

一、由与非门组成的基本RS触发器

1．电路结构

电路组成：两个与非门输入和输出交叉耦合（反馈延时）。逻辑图如图（a）所示。

逻辑符号如图（b）所示。

与非门组成的基本RS触发器的特性表

二、由或非门组成的基本RS触发器

电路构成：两个或非门的输入和输出交叉耦合而成，如下图所示。逻辑符号：图（b）所示。

工作原理

在与非门实现的基本RS触发器的基础上稍作变化。

或非门组成的基本RS触发器的特性表

5.2.2 同步触发器

基本RS触发器的触发方式：端的输入信号直接控制。（电平直接触

发）

在实际工作中，要求触发器按一定的节拍翻转。

措施：加入时钟控制端CP，触发器的状态翻转按CP节拍。

同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲CP控制的触发器。

CP：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。

同步：因为触发器状态的改变与时钟脉冲同步。

同步触发器的翻转时刻：受CP控制

触发器翻转到何种状态：由输入信号决定

一、同步RS触发器

1．电路结构

基本RS触发器 + 两个钟控门G3、G4，如图（a）所示。

逻辑符号：图（b）所示。

钟控端（CP端）：时钟脉冲输入端。

2．逻辑功能

工作原理。

当CP＝0时，G3、G4被封锁，都输出1，触发器的状态保持不变，同步RS触发器的特性表

3．特性方程

4．状态转换图

触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号（R、S）提出的要求。根据驱动表可画出状态转换图。

圆圈：触发器的稳定状态

箭头：在CP作用下状态转换的情况

标注的R、S值：触发器状态转换的条件。

二、同步D触发器

1．电路结构

为了避免同步RS触发器出现R=S=1的情况，可在R和S之间接入非门G5 ，如下图（a）所示。

逻辑符号：图（b）所示。

2．逻辑功能同步RS触发器的特性表

根据特性表可得到在CP＝1时的同步D触发器的驱动表。表同步D触发器的驱动表

三、同步JK触发器

1．电路结构

克服同步RS触发器在R＝S＝1时出现不定状态的另一种方法：将触发器输出端Q和状态反馈到输入端，这样，G3和G4的输出不会同时出现0，从而避免了不定状态的出现。

J、K端相当于同步RS触发器的S、R端。

电路如图所示。

逻辑符号：图（b）所示。

2．逻辑功能

可将同步JK触发器看成同步RS触发器来分析。有

工作原理。（边分析边列特性表。以下文字不写板书。）

当CP＝0时，G3和G4被封锁，保持。

当CP＝1时，G3、G4解除封锁，输入J、K端的信号可控制触发器的状态。

同步JK触发器的特性表（CP=1时）

根据特性表可得到在CP＝1时的同步JK触发器的驱动表。

同步JK触发器的驱动表

四、同步触发器的空翻

触发器的空翻：在CP为高电平1期间，如同步触发器的输入信号发生多次变化时，其输出状态也会相应发生多次变化的现象。

产生空翻的原因：电平触发方式，在CP高电平期间有效触发

同步触发器由于存在空翻，不能保证触发器状态的改变与时钟脉冲同步，它只能用于数据锁存，而不能用于计数器、移位寄存器和存储器等。

后面将介绍几种没有空翻现象的触发器。

5.3 边沿触发器

为何要用边沿触发器？

同步触发方式存在空翻，为了克服空翻。

边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。

边沿触发器主要有维持阻塞D触发器、边沿JK触发器、CMOS边沿触发器等。

以下各边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。因为集成触发器的学习以应用时够用为度，不强调内部电路。

5.3.1 TTL边沿JK触发器

一、电路结构

逻辑符号中“ ”表示边沿触发输入。

加小圆圈：表示下降沿有效触发

不加小圆圈：表示上升沿有效触发

二、逻辑功能

四、JK触发器构成的T触发器和T′触发器

T触发器：具有保持和翻转功能的触发器。

T′触发器：只具有翻转功能的触发器。

1．JK触发器→T触发器

令JK触发器的J=K=T

T触发器特性方程

5.3.2 维持阻塞D触发器

一、电路结构

二、逻辑功能与触发方式

㈠逻辑功能

1．设输入D＝1

⑴ 在CP＝0时，保持。

因D＝1，G6输入全1，输出Q6＝0，它使Q4＝1、Q5＝1。

⑵ 当CP由0跃变到1时，触发器置1。

在CP＝1期间，②线阻塞了置0通路，故称②线为置0阻塞线。

③线维持了触发器的1状态，故称③线为置1维持线。

2．设输入D＝0

⑴ 在CP＝0时，保持。

因D＝0，G6输出Q6＝1，这时，G5输入全1，输出Q5＝0。

⑵ 当CP由0正跃到1时，触发器置0。

在CP＝1期间，①线维持了触发器的0状态，故称①线为置0维持线。

④线阻塞了置1通路，故称④线为置1阻塞线。

可见，它的逻辑功能和前面讨论的同步D触发器的相同。因此，它们的特性表、驱动表和特性方程也相同。

㈡触发方式——边沿式

维持阻塞D触发器是用时钟脉冲上升沿触发的。因此，又称它为边沿D触发器。

三、具有直接置0和置1端的维持阻塞D触发器

图（a）所示为上升沿触发的维持阻塞D触发器CT7474的逻辑图。

5.4 主从触发器

1．主从触发器与边沿触发器同样可以克服空翻。

2．结构：主从结构。内部有相对称的主触发器和从触发器。

3．触发方式：主从式。主、从两个触发器分别工作在CP两个不同的时区内。

总体效果上与边沿触发方式相同。

状态更新的时刻只发生在CP信号的上升沿或下降沿。

4．优点：在CP的每个周期内触发器的状态只可能变化一次，能提高触发器的工作可靠性。主从触发器是在同步RS触发器的基础上发展出来的。

各种逻辑功能的触发器都有主从触发方式的，即：

主从RS触发器、主从JK触发器、主从D触发器、

主从T触发器、主从T′触发器。