与非型基本RS触发器的特性方程

基本RS触发器原理

基本RS 触发器原理图4-1(a)是由两个“与非”门构成的基本R-S 触发器,(b)是其逻辑符号。RD 、SD 是两个输入端，Q 及y 是两个输出端。正常工作时，触发器的Q 和y 应保持相反，因而触发器具有两个稳定状态： 1）Q=1，y=0。通常将Q 端作为触发器的状态。若Q 端处于高电平，就说触发器是1状态； 2）Q=0，y=1。Q 端处于低电平，就说触发器是0状态；Q 端称为触发器的原端或1端，y 端称为触发器的非端或0端。由图4-1可看出，如果Q 端的初始状态设为1，RD 、SD 端都作用于高电平（逻辑 1），则y 一定为0。如果RD 、SD 状态不变，则Q 及y 的状态也不会改变。这是一个稳定状态；同理，若触发器的初始状态Q 为0而y 为1，在RD 、SD 为1的情况下这种状态也不会改变。这又是一个稳定状态。可见，它具有两个稳定状态。输入与输出之间的逻辑关系可以用真值表、状态转换真值表及特征方程来描述。图4 （一）真值表 R-S 触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述。 1、当RD =0，SD=1时，不论触发器的初始状态如何，y 一定为1,由于“与非”门2的输入全是1，Q 端应为0。称触发器为0状态，RD 为置0端。 2、当RD =1，SD=0时，不论触发器的初始状态如何，Q 一定为1,从而使y 为0。称触发器为1状态，SD 置1端。 3、当RD =1，SD =1时，如前所述，Q 及y 状态保持原状态不变。 4、当RD =0，SD =0时，不论触发器的初始状态如何，Q=y=1，若RD 、SD 同时由0变成1，在两个门的性能完全一致的情况下, Q 及y 哪一个为1，哪一个为0是不定的，在应用时不允许RD 和SD 同时为0。综合以上四种情况，可建立R-S 触发器的真值表于表1。应注意的是表中RD = SD =0的一行中Q 及y 状态是指RD 、SD 同时变为1后所处的状态是不定的，用Ф表示。由于RD =0，SD =1时Q 为0，RD 端称为置0端或复位端。相仿的原因，SD 称置

触发器的特性方程及时序图

触发器的特性方程及时序图注意: 1) CP脉冲的画法(高低电平脉宽一致); 2) 状态不定时高低电平都画上，中间斜线填充; 3) 触发器的输出端为Q。 4) 触发器的初态题意未明确时，要用文字说明设为0。 1、基本RS触发器(锁存器) (1)特性方程 n，1n,Q,S，RQ, , ,S，R,1(约束条件), (2)时序图例1用与非门组成的基本RS 触发器，设初始状态为0，已知输入R、S的波形图如图，画出输出Q、的波形图。 Q解:将每个时段对应的R、S的波形高电平设为1低电 n，1n,Q,S，RQ, ,平设为0，代入特性方程 ,S，R,1(约束条件), n+1计算出Q的值并还原成波形。如在t1时刻R=1， nn+1S=0，Q=0，通过特性方程计算可知Q=1，因此在t1时刻是高电平，同理画出结果如图所示。注意，如果输入的波形信号使基本RS触发器处于 n+1不定态时，Q的波形可以是高电平也可以是低电平。

R S Q Q t1 2、RS触发器 (1)特性方程 n，1n,Q,S，RQ, , ,SR,0(约束条件), 例2 同步RS触发器，设初始状态为0，已知输入R、S的波形图如图，画出输出Q的波形图。解:将每个时段对应的R、S的波形高电平设为1低电平设为0，代入特性方程n，1n,Q,S，RQ, , (当CP=1时有效) ,SR0(约束条件),, n+1计算出Q的值并还原成波形。对于同步RS触发器要注意在CP信号时有效时输入端的波形会影响输出端得输出状态，在CP信号时无效时输入端的波形就不会影响输出端得输出状态此时触发器的状态不变。如: 在t1,t2时刻CP=1，此时触发器处于工作状态此 nn+1时R=0，S=1，Q=0，通过特性方程计算可知Q=1高电平。同理t2,t3时刻，触发器仍处于工作状态将输入 n+1信息和电路的原来状态带入公式计算得到Q=0低电平。

基本RS触发器教案

题目：基本RS触发器教案学科：电子技术姓名：封士江第一节基本RS触发器 [教学内容]：基本RS触发器。 [教学目标]：（1）了解基本RS触发器的电路组成。（2）掌握基本RS触发器符号、含义及真值表。（3）理解基本RS触发器的逻辑功能。 [教学重点]：（1）基本RS触发器符号、含义。（2）基本RS触发器的真值表。（3）基本RS触发器的逻辑功能。 [教学难点]：基本RS触发器的逻辑功能。 [课型]：新授课。 [教法]：讲述法。 [课时]：二课时。教学过程 [组织教学]：精神饱满，维持纪律，开始上课。 [回顾总结]：上节课的最后我们对集成触发器做了简单的介绍，我们已经知道触发器是数字逻辑电路中的另一类基本单元电路。触发具备两种稳定状态，这两种稳定状态可以分别代表二进制数码0和1。如果外加合适的触发信号，触发器的状态可以相互转化。这种电路的特点是具有记忆功能。 [引入课题]：利用集成门电路，可以组成各种触发器。今天我们就从基本RS触发器着手，着重学习触发器的组成和逻辑功能。 [板书]：基本RS 触发器一．电路组成将两个与非门的输入、输出交叉相连，组成一个基本RS触发器。 [口述]：如下图中（a）所示，图中G1的输出连到G2的输入端，门G2的输出又反过来送到门G1的输入端。其中/R、/S是两个输入端，Q、 /Q是两个输出端。 [板书]：（a）（b）通常规定Q端的状态为触发器状态。

Q=0 /Q=1时，称触发器处于“0”态： Q=1 /Q=0时，称触发器处于“1”态。逻辑功能（工作原理） /R=1，/S=1，触发器保持原来状态不变 [口述]：设电路原来状态为Q=0，/Q=1，既触发器为0态。因为G1的一个输入端Q=0，根据与非门“有0出1”的功能，它的输出/Q=1。而门G2 的二个输入端/S、/Q均为1，由与非门“全1出0”的功能，其输出 Q=0。触发器保持原来状态不变。 [互动]：下面我请一位同学来分析一下若原来状态是Q=1，/Q=0，触发器会出现什么样的状态？（学生互动环节过程省略）结论：不论触发器原来是什么状态，基本RS触发器在/R=1 /S=1时总保持原来的状态不变。这就是触发器的记忆功能。 [板书]：2．/R =0，/S=1，触发器为0态 [口述]：此时，因/R=0，G1的输出/Q=1，而G2的两个输入端/S、/Q全为1，则输出Q=0。触发器为0态，并且与原来状态无关。（从电路组成图上分析过程省略） [板书]：3．/R=1，/S=0，触发器为1态 [口述]：由于/S=0，G2的输出Q=1。这时G1的两个输入端均为1，所以/Q=0。触发器为1态，同样与原来的状态无关。（从电路组成图上分析过程省略） [板书]：4．/R=0，/S=0，触发器状态不定 [口述]: 这时，Q=1，/Q=1。破坏了前述有关Q与/Q互补的约定，是不允许的。而且，当/R、/S的低电平触发信号消失后，Q与/Q的状态将是不确定的。这种情况应当避免。三．真值表 1．基本RS触发器的电路组成。 2．基本RS触发器的工作原理。 ○1/R=1，/S=1，触发器保持原来状态不变 ○2/R =0，/S=1，触发器为0态 ○3/R=1，/S=0，触发器为1态 ○4/R=0，/S=0，触发器状态不定 3．基本RS触发器的真值表。五．作业 1．简述RS触发器的逻辑功能。（写到作业本上） 2．预习同步RS触发器的有关知识。

同步RS触发器电路结构、工作原理及功能表示

同步RS 触发器电路结构、工作原理及功能表示 1．电路结构主从RS 触发器是时钟触发器的一种。由与非门构成的时钟RS 触发器电路结构如图8.9所示，CP 为时钟脉冲输入端。 1S C1S CP Q Q 1R R (a)同步RS 触发器电路（b ）逻辑符号图8.9 同步RS 触发器 2．功能分析当CP =0时，G 3、G 4门关闭，不论R 、S 如何变化，触发器输出保持不变。而CP =1时，R 、S 端的信号经与非门反相后引到基本RS 触发器的输入端，此时触发器输出由R 、S 及CP 决定。S =0、R =1时，S =1、R =0，Q =1，反馈到G 1门使Q =0，即不论触发器原态是0态还是1态，电路的输出一定为0；S =1、R =0时，S =0、R =1，Q =1，反馈到G 2门使Q =0，即不论触发器原态是0态还是1态，电路的输出一定为1；S =0、R =0时，S =1、R =1，触发器的状态将保持不变。 S =1、R =1时，S =0、R =0，使Q =1、Q =1，破坏了输出信号互补的原则，而随后S =0、R =0时，输出状态可能是1也可能是0，出现了不定状态，这在触发器工作时是不允许出现的。 R 、S 控制输出状态转换，CP 控制何时发生状态转换。时钟RS 触发器是在CP =1时发生状态转换，称为高电平触发。 3．功能表示方法（1）功能表时钟RS 触发器的功能表如表8.3。其功能与基本RS 触发器功能相似，但在CP =1到 Q ＆＆ G 1 G Q S R ＆ G 3 ＆ G 4 S R

来时状态才能变化。Q n 为CP 脉冲到来前触发器的状态，称为现态，Q n+1为CP 脉冲到来后触发器的状态，称为次态。表8.3 RS 触发器的功能表（2）特征方程表示触发器次态与触发器输入及现态的逻辑关系式称为触发器的特征方程。根据功能表画出卡诺图，如图8.10，经过化简，得到时钟RS 触发器在CP =1时的特征方程： n n Q R S Q +=+1；RS =0约束条件 RS =0为约束条件，表示S 、R 不能同时为1。图8.10 时钟RS 触发器卡诺图（3）状态转换图用两个圆表示触发器的两种稳态0和1。箭头表示由现态到次态的转换方向，箭尾表示原态，箭头线上的数字标注出了原态转换成次态所需的触发条件。如图8.11所示。图8.11 时钟RS 触发器状态转换图（4）波形图触发器的功能可以通过输入输出波形表示。图8.12为RS 触发器的波形图。 R S Q n Q n+1 功能说明 0 0 0 0 0 1 0 1 保持 0 0 1 1 0 1 1 1 置1 1 1 0 0 0 1 0 0 置0 1 1 1 1 0 1 不定不定禁止 Q n RS 0 1 10 11 00 01 0 1 × 0 1 1 × ×0 01 10 0× 1

RS触发器的工作原理

斯密特触发器斯密特触发器波形图 [1] 斯密特触发器又称斯密特与非门，是具有滞后特性的数字传输门。该器件既可以像普通“与非”门那样工作，也可以接成斯密特触发器来使用。斯密特触发器具有如下两个特点： 1、电路具有两个阈值电压，分别称为正向阈值电压和负向阈值电压； 2、与双稳态触发器和单稳态触发器不同，斯密特触发器属于“电平触发型”电路，不依赖于边沿陡峭的脉冲。它是一种阈值开关电路，具有突变输入——输出特性的门电路。这种电路被设计成阻止输入电压出现微小变化（低于某一阈值）而引起的输出电压的改变。当输入电压由低向高增加，到达V+时，输出电压发生突变，而输入电压Vi由高变低，到达V-时，输出电压发生突变，因而出现输出电压变化滞后的现象，可以看出对于要求一定延迟启动的电路，它是特别适用的。斯密特触发器原理图 [2] 而从IC内部的逻辑符号和“与非”门的逻辑符号相比就略有不同，它增加了一个类似方框的图形，该图形正是代表斯密特触发器一个重要的滞后特性。滞后特性是指当把输入端并接成非门时，它们的输入、输出特

性是：当输入电压V1上升到VT＋电平时，触发器翻转，输出负跳变；过了一段时间输入电压回降到VT＋电平时，输出并不回到初始状态而需输入V1继续下降到VT－电平时，输出才翻转至高电平（正跳变），用公式：VT＋—VT－=△VT 表示，△VT称为斯密特触发器的滞后电压。△VT与IC的电源电压有关，当电源电压提高时，△VT略有增加，一般△VT值在3V左右。因斯密特触发器具有电压的滞后特性，常用它对脉冲波形整形，使波形的上升沿或下降沿变得陡直；有时还用它作电压幅度鉴别，在数字电路中它也是很常用的器件。电路结构斯密特触发器把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q。工作原理基本RS触发器的逻辑方程为：根据上述两个式子得到它的四种输入与输出的关系: 1.当R端无效，S端有效时，则Q=0,Q=1,触发器置1。 2.当R端有效、S端无效时，则Q=1,Q=0,触发器置0。如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0，或称复位。同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只

第4章触发器(总复习)

【总复习卷】第4章集成触发器触发器是数字电路中的一个基本逻辑单元，它与逻辑门电路一起组成各种各样的数字电路。触发器具有记忆功能并且其状态在触发脉冲作用下迅速翻转。【知识结构图】【本章重点】 1. 触发器的基本性质。 2. RS触发器、JK触发器、D型触发器的逻辑功能，各类触发器逻辑符号。 3. 集成触发器外特性及其应用。【本章难点】 1. 各类触发器逻辑功能分析。 2. 主从型触发器工作波形画法。 3. 集成触发器简单应用。 4. 触发器的空翻。【本章考点】 1. 各类触发器逻辑符号及相应逻辑功能。 2. 触发器的工作波形。 3. 集成触发器类型识别及简单应用。 4. 触发器的空翻。

综合训练（第4章）一、填空题 1．触发器具有________种稳定状态。在输入信号消失后，能保持输出状态不变，也就是说它具有________功能。在适当触发信号作用下，从一个稳态变为另一个稳态,，因此触发器可作为_______进制信息存贮单元。 2. 边沿型触发器可以避免现象的产生。 3. 通常规定触发器______端的状态作为触发器的状态。 4. 触发器按照逻辑功能分为：、、、等。 5. 主从触发器在时钟高电平时主触发器接收信，而__ __触发器状态不变。在时钟脉冲下降沿时__主__触发器被封锁而__ ___触发器打开接收触发器信号。 6. 与非门构成的基本RS触发器的约束条件是R+S不能为。 7. 基本触发器电路中,S D端、R D端可以根据需要预先将触发器或，而不受的同步控制。 8. 在时钟脉冲控制下，JK触发器J端和K端输入不同组合的信号时，能够具有、、、的功能。二、判断题(对的打”√”,错的打”Х”) 1. 触发器属于组合逻辑电路系列，即没有记忆功能。( ) 2. 同步RS触发器连成计数电路时，会产生空翻现象。 ( ) 3. 主从RS触发器会出现状态不定的现象。 ( ) 4. 主从型触发器接成计数电路时，不会产生空翻现象。( ) 5. 当JK触发器的，它就转化为T触发器。( ) 6. JK触发器的特性方程是。( ) 7. 当J=K=0时，JK触发器就具有计数的功能。( ) 8. 由触发器工作性质可看出触发器是一个双稳态电路。 ( ) 9. 触发器的抗干扰能力,与触发脉冲宽度无关。 ( ) 10. 同步RS触发器状态的改变是与时钟脉冲信号同步的。( ) 11. 与非门构成的基本RS触发器，当S=1,R=0时,其输出端状态是1。( ) 12. 同步RS触发器的约束条件是SR=0。( )

基本RS触发器实验

第5章基本RS触发器 5.同步触发器（同步RS触发器）目的与要求： 1 掌握时序电路的定义、分类、触发器的特点。 2 掌握基本RS触发器的电路结构、工作原理、逻辑功能。 3 掌握同步RS触发器的工作原理、逻辑功能。 4 掌握触发器逻辑功能的表示方法。 5 掌握时序电路的一些基本概念。重点与难点：1 基本概念要正确建立。难点：现态、次态、不定状态的正确理解。 2 基本RS触发器的逻辑功能、触发方式。 5.1概述一、触发器的概念复习：组合电路的定义？构成其电路的门电路有何特点？组合电路与时序电路的区别？门电路：在某一时刻的输出信号完全取决于该时刻的输入信号，没有记忆作用。触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。触发器有三个基本特性：（1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态；（2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。（3）有两个互补输出端，分别用Q和Q 二、触发器的逻辑功能描述：特性表、激励表（又称驱动表）、特性方程、状态转换图和波形图（又称时序图）三、触发器的分类：根据逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。触发方式不同：电平触发器、边沿触发器和主从触发器等。电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。 5.2 触发器的基本形式 5.2.1 基本RS触发器一、由与非门组成的基本RS触发器 1．电路结构电路组成：两个与非门输入和输出交叉耦合（反馈延时）。逻辑图如图（a）所示。逻辑符号如图（b）所示。

RS触发器

基本触发器的设计预备知识：RS触发器是一种基本的触发器一触发器 1触发器的概念触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。触发器有二个基本特性：（ 1 ）有两个稳态，可分别表示二进制数码 0 和 1 ，无外触发时可维持稳态；触发器的两个稳定状态 ①Q=1，通常将Q端作为触发器的状态。若Q端处于高电平，就说触发器是1状态； ②Q=0，Q端处于低电平，就说触发器是0状态；Q端称为触发器的原端或1端，端称为触发器的非端或0端。（ 2 ）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。（3 ）触发器的分类：根据逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。触发方式不同：电平触发器、边沿触发器和主从触发器等。电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器。二、RS触发器的知识 1 基本RS触发器原理图2-1是由两个“与非”门构成的基本R-S触发器。RD、SD是两个输入端，Q及Qn是两个输出端。图2-1 RS触发器

2 稳定状态正常工作时，触发器的Q和Qn应保持相反，因而触发器具有两个稳定状态： ①Q=1，Qn=0。通常将Q端作为触发器的状态。若Q端处于高电平，就说触发器是1状态； ②Q=0，Qn=1。Q端处于低电平，就说触发器是0状态； Q端称为触发器的原端或1端，Qn端称为触发器的非端或0端。 3 真值表 R-S触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述。 ①当RD=0，SD=1时，不论触发器的初始状态如何，Qn 为1,由于“与非”门2的输入全是1，Q端应为0。称触发器为状态，R D为置0端 ②当RD =1，SD =0时，不论触发器的初始状态如何，Q 为1,从而使Qn为0。称触发器为1状态，SD置1端。 ③当RD =1，SD =1时，如前所述，Q及Qn 态不变。 4 当RD =0，SD =0时，显然，在此条件下，两个与非门的输出端Q,Qn全为1，若RD、SD同时由0变成1 完全一致的情况下, Q及Qn究竟哪一个为1，哪一个为0是不定的，因此称这种情况为不定状态，在应用时不允许RD和SD同时为0。归纳：由上面的分析我们得出如表2-1的真值表 5 RS触发器逻辑表达式为约束条件该逻辑表达式也称为触发器的特性方程

3篇5章习题解答[1]1

第三篇第5章习题题3.5.1 由或非门构成的基本RS 触器如图题3.5.1所示,已知输入信号A 、B 的波形，试画出触发器输出端,Q Q 的波形,并说明基本RS 触发器对输入信号约束的必要性。（假定触发器的初始状态为“0”）图题 3.5.1 解：因为对或非门讲，当R D 、S D 都为0时，原状态不会改变，而R D 和S D 都是高电平时，Q Q 和强制为低电平，只有在R D 和S D 都为高电平同时变为低电平时，Q Q 和的状态难以确定（即，Q Q 和哪一个为高电平无法明确决定，但是一高一个低的状态是稳定的）。根据提供的波形图，画出，Q Q 和的波形如图所示。题3.5.2 图题3.5.2是应用基本RS 触发器消除机械弹跳的逻辑电路，试说明其工作原理并体会触发器的保持功能。

图题 3.5.2 解：由基本RS 触发器构成消除机械弹跳时的原理可以用波形加以说明。当机械开关S 从上端打到下端时，触点已离开了上端，但下端有一个接触和非接触的过程，决定于触点的弹性好坏。波形说明开关离开上端，在下端弹跳几下的情况。由于D D S R 变高电平变低电平后，D R 再次变高电平时触发器的输出处于保持功能。所以虽然机械开关有弹跳，但触发器的输出状态是稳定的。题3.5.3 在钟控（电平控制）RS 触发器（教材图3.5.5（a ）所示）中，S 、R 、CP 端加入如图题3.5.3所示波形，试画出Q 端的波形（设初态为“0”）。

图题 3.5.3 解：在钟控RS 触发器（即同步RS ）中，在R=S=1时，1==Q Q ，而如若RS 同时变为“0”后，Q Q ,的状态将不能确定，现在RS 同时为1后不同时为“0”，所以有如下波形。题3.5.4 试写出图题3.5.4各触发器的次态逻辑函数表达式。图题 3.5.4 解：(a)电路：1 n n n n n n Q JQ KQ AQ A Q A Q +=+=+=⊕； (b)电路：1 n n n n Q TQ TQ Q +=+=； (c)电路：1 n n n Q S RQ Q +=+=； (d)电路：1 n n Q D Q +==；题3.5.5 试写出图题3.5.5各触发器的次态逻辑函数表达式。

基本RS触发器工作原理

基本RS触发器工作原理基本RS触发器工作原理基本RS触发器的电路如图1（a）所示。它是由两个与非门，按正反馈方式闭合而成，也可以用两个或非门按正反馈方式闭合而成。图（b）是基本RS触发器逻辑符号。基本RS触发器也称为闩锁（Latch）触发器。 (a) (b) 图1 基本RS触发器电路图和逻辑符号定义A门的一个输入端为R d端，低电平有效，称为直接置“0”端，或直接复位端（Reset），此时S d端应为高电平；B门的一个输入端为S d端，称为直接置“1”端，或直接置位端（Set），此时R d端应为高电平。我们定义一个与非门的输出端为基本RS触发器的输出端Q ，图中为B门的输出端。另一个与非门的输出端为Q 端，这两个端头的状态应该相反。因基本RS触发器的电路是对称的，定义A门的输出端为Q端，还是定义B门的输出端为Q端都是可以的。一旦Q端确定，R d和S d端就随之确定，再不能任意更改。 2 两个稳态这种电路结构，可以形成两个稳态，即 Q=1，Q=0，Q=0，Q =1 当Q=1时，Q=1和R d=1决定了A门的输出，即Q=0 ，Q=0反馈回来又保证了Q=1 ；当Q=0时，Q=1，Q=1和S d=1决定了B门的输出，即Q=0，Q=0又保证了Q =1 。在没有加入触发信号之前，即R d和S d端都是高电平，电路的状态不会改变。 3 触发翻转电路要改变状态必须加入触发信号，因是与非门构成的基本RS触发器，所以，触发信号是低电平有效。若是由或非门构成的基本RS触发器，触发信号是高电平有效。

R d和S d是一次信号，只能一个一个的加，即它们不能同时为低电平。在R d端加低电平触发信号，R d =0，于是Q =1 ，Q =1和S d=1决定了Q=0 ，触发器置“0”。R d是置“0”的触发器信号。 Q=0以后，反馈回来就可以替代R d=0的作用，R d=0就可以撤消了。所以，R d不需要长时间保留，是一个触发器信号。在S d端加低电平触发信号，S d=0，于是Q=1 ，Q=1和R d=1决定了Q=0 ，触发器置“1”。但Q=0 反馈回来，S d=0才可以撤消，S d是置“1”的触发器信号。如果是由或非门构成的基本RS触发器，触发信号是高电平有效。此时直接置“0”端用符号Rd；直接置“1”端用符号Sd。 4 真值表和特征方程以上过程，可以用真值表来描述，见上表。表中的Q n和Q n表示触发器的现在状态，简称现态；Qn+1和Qn+1表示触发器在触发脉冲作用后输出端的新状态,简称次态。对于新状态Qn+1而言，Qn也称为原状态。上表真值表表中Qn=Qn+1表示新状态等于原状态，即触发器没有翻转，触发器的状态保持不变。必须注意的是，一般书上列出的基本RS触发器的真值表中，当R d =0、S d=0时，Q 的状态为任意态。这是指当R d、S d同时撤消时，Q端状态不定。若当R d=0、S d =0时，Q =1，状态都为“1”，是确定的。但这一状态违背了触发器Q端和Q端状态必须相反的规定，是不正常的工作状态。若R d、S d不同时撤消时，Q端状态是确定的，但若R d、S d同时撤消时，Q端状态是不确定的。由于与非门响应有延迟，且两个门延迟时间不同，这时哪个门先动做了，触发器就保持该状态，这一点一定不要误解。但具体可见例1 。把上表所列逻辑关系写成逻辑函数式，则得到

第13章触发器及时序逻辑电路习题

第十三章触发器和时序逻辑电路 13.1重点内容提要时序逻辑电路由组合逻辑电路和具有记忆作用的触发器构成。时序逻辑电路的特点是：其输出不仅仅取决于电路的当前输入，而且还与电路的原来状态有关。 1．双稳态触发器双稳态触发器的特点： 1）.有两个互补的输出端 Q 和Q 。 2）．有两个稳定状态。“1”状态和“0” 状态。通常将 Q = 1和Q = 0 称为“1”状态，而把Q = 0和Q = 1称为“0” 状态。 3）．当输入信号不发生变化时，触发器状态稳定不变。 4）．在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。按其逻辑功能，触发器可分为：RS 触发器，JK 触发器、D 触发器、T 触发器和T ’触发器。各时钟控制触发器的逻辑符号和逻辑功能见表13.1.1：名称逻辑符号次态方程 RS 触发器 Q R S Q n +=+1 =?S R 0 （约束方程） JK 触发器 1n n n Q JQ KQ +=+ D 触发器 D Q n =+1 T 触发器 1n n Q T Q +=⊕ T ’ 触发器 1n n Q Q += 把一种已有的触发器通过加入转换逻辑电路，可以转换成为另一种功能的触发器。 2．同步时序逻辑电路的分析

同步时序逻辑电路的分析步骤如下： 1．由给定的逻辑电路图写出下列各逻辑方程式：（1）各触发器的特性方程。（2）各触发器的驱动方程。（3）时序电路的输出方程。 2．将驱动方程代入相应触发器的特性方程，求得电路的状态方程（或次态方程）。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图或时序图。 4．根据电路的状态转换图说明该时序逻辑电路的逻辑功能。 3．典型的时序逻辑电路在数字系统中，最典型的时序逻辑电路是寄存器和计数器。 1）寄存器寄存器是用来存储数据或运算结果的一种常用逻辑部件。寄存器的主要组成部分是在双稳态触发器基础上加上一些逻辑门构成。按功能分，寄存器分为数码寄存器和移位寄存器。移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。通常有左移寄存器、右移寄存器、双向移位寄存器和循环移位寄存器。移位寄存器可实现数据的串行、并行转换，数据的运算和数据的处理等。 2）计数器计数器是一种对输入脉冲数目进行计数的时序逻辑电路，被计数的脉冲信号称为计数脉冲。计数器除计数外，还可以实现定时、分频等，在计算机及数字系统中应用极广。计数器种类很多，通常有如下不同的分类方法。（1）按逻辑功能可分为加法计数器、减法计数器和可逆计数器。（2）按计数进制可分为二进制计数器、十进制计数器和任意进制计数器等。（3）按工作方式可分为同步计数器和异步计数器。集成电路74161型四位同步二进制计数器图13.1.1为74161型四位同步二进制可预置计数器的外引线排列图及其逻辑符号，其中D R 是异步 (a ) 外引线排列图 (b ) 逻辑符号图13.1.1 74161型四位同步二进制计数器清零端，LD 是预置数控制端，0123A A A A 是预置数据输入端，EP 和ET 是计数控制端，Q 3Q 2Q 1Q 0是计数输出端，RCO 是进位输出端。74161型四位同步二进制计数器具有以下功能： ① 异步清零。D R =0时，计数器输出被直接清零，与其他输入端的状态无关。 ② 同步并行预置数。在D R =1条件下，当LD =0且有时钟脉冲CP 的上升沿作用时，3A 、2A 、1A 、0A 输入端的数据3d 、2d 、1d 、0d 将分别被3Q 、2Q 、1Q 、0Q 所接收。 ③ 保持。在D R LD ==1条件下，当=?EP ET 0，不管有无CP 脉冲作用，计数器都将保持原有状态

触发器之间的功能转换

触发器之间的功能转换（考过）（填空）一、转换的目的：触发器的逻辑功能和电路结构无对应关系。同一功能的触发器可用不同结构实现；同一结构触发器可做成不同的逻辑功能。二、触发器之间转换的方法： 1、写特征方程写出已有触发器和待求触发器的特征方程。 2、变换特征方程变换待求触发器的特征方程，使之形式与已有触发器的特征方程一致。 3、比较系数根据方程式，如果变量相同、系数相等则方程一定相等的原则，比较已有和待求触发器的特征方程，求出转换逻辑。4、画逻辑图根据转换逻辑画出逻辑图。注意： (1)现有触发器的特征方程不能变换。 (2)关键是变换待求触发器的特性方程； (3)难点是解决已有触发器的输入端的接法. 三、注意： 1、触发器之间的转换方法也可适合任何两种逻辑功能触发器之间的相互转换。 2、掌握好触发器之间的转换方法，可使逻辑电路不受触发器

类型的控制，能更好的应用自如的设计出更简单的逻辑功能电路。四、举例 1．D 触发器转换成JK 触发器 (1) 写特征方程 D 触发器的特征方程： D Q n =+1 JK 触发器的特征方程：n n 1n Q K Q J Q +=+ (2) 变换特征方程变换JK 触发器的特征方程，使之形式与已有D 触发器的特征方程一致。 D Q K Q J Q =+=+n n 1n (3)比较系数，求出转换逻辑将两个触发器的特征方程进行比较，可见，使D 触发器的输入为n n n n Q K Q J Q K Q J D =+=，则D 触发器实现JK 触发器的功能。 (4)画逻辑图将D 触发器的输入信号用转换逻辑连接实现JK 触发器的功能，图所示。 & CP 1D Q C1 >Q & & J 1 图 D 触发器转换成JK 触发器

RS触发器工作原理

电路结构把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q。工作原理基本RS触发器的逻辑方程为：根据上述两个式子得到它的四种输入与输出的关系: 1.当R端无效，S端有效时，则Q=0,Q=1,触发器置1。 2.当R端有效、S端无效时，则Q=1,Q=0,触发器置0。如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0，或称复位。同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只能在S和R的作用下置0和置1，所以又称为置0置1触发器，或称为置位复位触发器。其逻辑符号如图7.2.1(b)所示。由于置0或置1都是触发信号低电平有效，因此，S端和R端都画有小圆圈。 3.当RS端均无效时，触发器状态保持不变。触发器保持状态时，输入端都加非有效电平（高电平），需要触发翻转时，要求在某一输入端加一负脉冲，例如在S端加负脉冲使触发器置1，该脉冲信号回到高电平后，触发器仍维持1状态不变，相当于把S端某一时刻的电平信号存储起来，这体现了触发器具有记忆功能。 4.当RS端均有效时，触发器状态不确定在此条件下，两个与非门的输出端Q和Q全为1，在两个输入信号都同时撤去（回到1）后，由于两个与非门的延迟时间无法确定，触发器的状态不能确定是1还是0,因此称这种情况为不定状态，这种情况应当避免。从另

基本RS触发器逻辑功能测试

实训九基本R-S触发器功能测试一、实训目的 1．通过实训熟悉基本RS触发器的逻辑功能和特点； 2．通过实训掌握基本RS触发器的测试方法； 3．通过实训熟悉异步输入信号RD、SD、RD、SD的作用； 4．通过实训掌握基本RS触发器的典型应用；二、实训原理基本RS触发器是由两个与非门交叉耦合组成，它是最基本的触发器，也是构成其它复杂触发器电路的一个组成部分。当R D＝S D＝1时，两个与非门的工作都尤如非门，Q接至与非门G2的输入，使G2输出为Q；Q接至与非门G1的输入，使G1的输出为Q。从而使触发器维持输出状态不变。三、实训仪器和设备 S303-4型（或其它型号）数字电路实训箱一只； SR8（或其它型号）双踪示波器一只；直流稳压电源一台； 74LS00 二输入四与非门 1片。四、实训内容和步骤 1．两个TTL与非门首尾相接构成的基本R-S触发器的电路如图7-2-1所示逻辑电路。图 9-1 基本R-S触发器功能测试 2．按表9-1所示的顺序在Sd、Rd两端信号，观察并记录R-S触发器Q端的状态，并将结果填入表9-1中表9-1

3．Sd 4．Sd端接高电平，Rd端加脉冲。 5．令Sd=Rd，在 Sd端加脉冲。 6．记录并观察2、3、4三种情况下，Q，Q n+1端的状态。从中总结基本R-S触发器的Q 端的状态改变和输入端的关系。五、实训思考题试根据基本R-S触发器给定的输入信号波形画出与之对应的输出端的波形；试写出基本R-S触发器的约束方程，并说明哪个是复位端、哪个是置位端六、训注意事项接线时要注意电路图中各引脚的编号，连接时不要接错；手动施加0、1输入电平时要注意开关动作的稳定性和可靠性，要避免开关的抖动；用双踪示波器观察输出波形时，要注意选择一个较为合适的输入信号的频率。实训十. 计数器的功能测试一、实训目的 1．掌握计数器的工作原理； 2．通过实训熟悉计数器的功能特点和典型应用； 3．通过实训掌握如何利用现有集成计数器来构成N进制计数器的方法。二、实训原理计数器是一种含有若干个触发器、并按预定顺序改变各触发器的状态来累计输入脉冲个数的数字电路，被广泛应用于定时、分频及各种数字电路中。用JK触发器设计一个四位异

(完整版)第13章触发器及时序逻辑电路习题汇总

1 第十三章触发器和时序逻辑电路 13.1重点内容提要时序逻辑电路由组合逻辑电路和具有记忆作用的触发器构成。时序逻辑电路的特点是：其输出不仅仅取决于电路的当前输入，而且还与电路的原来状态有关。 1．双稳态触发器双稳态触发器的特点： 1）.有两个互补的输出端 Q 和Q 。 2）．有两个稳定状态。“1”状态和“0” 状态。通常将 Q = 1和Q = 0 称为“1”状态，而把Q = 0和Q = 1称为“0” 状态。 3）．当输入信号不发生变化时，触发器状态稳定不变。 4）．在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。按其逻辑功能，触发器可分为：RS 触发器，JK 触发器、D 触发器、T 触发器和T ’触发器。各时钟控制触发器的逻辑符号和逻辑功能见表13.1.1：名称逻辑符号次态方程 RS 触发器 Q R S Q n +=+1 =?S R 0 （约束方程） JK 触发器 1n n n Q JQ KQ +=+ D 触发器 D Q n =+1 T 触发器 1n n Q T Q +=⊕ T ’ 触发器 1n n Q Q += 把一种已有的触发器通过加入转换逻辑电路，可以转换成为另一种功能的触发器。 2．同步时序逻辑电路的分析

触发器的特方程及时序图

触发器的特性方程及时序图注意： 1） CP 脉冲的画法（高低电平脉宽一致）; 2）状态不定时高低电平都画上，中间斜线填充; 3）触发器的输出端为Q 。 4）触发器的初态题意未明确时，要用文字说明设为0。 1、基本RS 触发器（锁存器）（1）特性方程 ?? ? ??=++=+)(11约束条件R S RQ S Q n n （2）时序图例1用与非门组成的基本RS 触发器，设初始状态为0，已知输入R 、S 的波形图如图，画出输出Q 、Q 的波形图。解：将每个时段对应的R 、S 的波形高电平设为1低电平设为0，代入特性方程?? ???=++=+)(11约束条件R S RQ S Q n n 计算出Q n+1 的值并还原成波形。如在t1时刻R =1，

S =0，Q n =0，通过特性方程计算可知Q n+1 =1，因此在t1时刻是高电平，同理画出结果如图所示。注意，如果输入的波形信号使基本RS 触发器处于不定态时，Q n+1的波形可以是高电平也可以是低电平。 R S Q Q t1 2、RS 触发器（1）特性方程 ?? ???=+=+)(01约束条件SR Q R S Q n n 例2 同步RS 触发器，设初始状态为0，已知输入R 、S 的波形图如图，画出输出Q 的波形图。解：将每个时段对应的R 、S 的波形高电平设为1低电平设为0，代入特性方程

?? ???=+=+)(01约束条件SR Q R S Q n n （当CP =1时有效）计算出Q n+1的值并还原成波形。对于同步RS 触发器要注意在CP 信号时有效时输入端的波形会影响输出端得输出状态，在CP 信号时无效时输入端的波形就不会影响输出端得输出状态此时触发器的状态不变。如：在t1～t2时刻CP =1，此时触发器处于工作状态此时R =0，S =1，Q n =0，通过特性方程计算可知Q n+1=1高电平。同理t2～t3时刻，触发器仍处于工作状态将输入信息和电路的原来状态带入公式计算得到Q n+1=0低电平。在t3～t4时刻CP =0，电路处于非工作状态，因此触发器的状态不会随输入信号变化而变化，所以输出信号保持不变。同理画出结果如图所示。注意，如果在CP =1期间输入的波形信号使基本RS 触发器处于不定态时，Q n+1的波形可以是高电平也可以是低电平。