高速照相机报告

电子设计大赛

题目名称E题高速照相机系统

学生学院信息工程学院

专业班级 12级电子信息工程

学号3112002838、3112002675、

3112002676

参赛人员钟育（队长）、李智勇（队员）

_梁冠强(队员）

2015年 5月17 日

题目名称：高速照相机系统（E题）

摘要：本高速照相机系统由CycloneIV EP4CE6E22C8N芯片为主控制器，通过OV7670摄像头进行视频数据采集，并通过fpga可编程逻辑设计电路控制外部SDRAM进行数据缓冲及存储，驱动VGA显示屏显示图像，可以通过红外遥控器控制拍摄查看图像。本系统利用FPGA 嵌入式系统驱动，高速存储拍摄到的图片，拍摄速度为12幅/s，还设计有十连拍模式，照片具有良好的清晰度，单张照片为600KB。本系统拥有自主设计照相补光系统，利用LED作为闪光灯元件。

关键词：FPGA 视频采集 SDRAM FIFO VGA

Abstract:The high speed camera system is controlled by the IV EP4CE6E22C8N ,Through the ov7670 camera to capture video data ,and use external SDRAM to buffer and store video data, use VGA to display image, use infrared remote to control capture images. This system uses FPGA embedded system driver, high-speed storage to shoot pictures, over 12 frames per second shooting speed, design ten continuous shooting mode,The photos with good clarity, a single photo 600KB. This system has its own design system using LED as a photographic light, flash element.

Keywords: FPGA SDRAM FIFO VGA video capture

目录

摘要................................................I 一．方案论证与比较

1.1图像采集模块方案选择 (1)

1.2 处理器的比较和选择 (1)

1.3显示方式的选择 (2)

二．理论分析和计算

2.1 系统工作时钟的计算 (2)

2.2 单幅照片的数据量大小 (3)

三．系统设计

3.1总体设计 (3)

3.2 各部分设计介绍 (3)

3.2.1 图像采集部分 (4)

3.2.2 数据处理部分 (4)

3.2.3 数据存储缓冲部分 (5)

3.2.4 显示部分 (6)

3.2.5 红外接收部分 (8)

四．程序设计及RTL视图

4.1 顶层模块 (10)

4.2 底层模块及功能说明 (10)

4.2.1 摄像头数据接收模块 (10)

4.2.2 红外接收判断模块 (12)

4.2.3 数据缓冲处理模块 (12)

4.2.4 SDRAM驱动模块 (14)

4.2.5 VGA驱动模块 (14)

五．测试方案与测试结果

5.1 测试项目 (14)

5.2 测试方案 (14)

5.3 测试结果 (15)

六．结论

参考文献

附录

一．方案论证与比较

1.1 图像采集模块比较与选择

方案一：采用高速CCD摄像头作为图片摄取系统的关键元件。

优缺点（1）设计采用单一感光器。

（2）灵敏度在同样面积下高。

（3）线路品质影响程度高，成本高。

（4）连接复杂度低，解析度高。

（5）单一放大，噪点低。（6）需外加电压，功耗高。

方案二：采用高速CMOS摄像头作为图片摄取系统的关键元件。

优缺点（1）设计采用感光器连接放大器。

（2）感光开口小，灵敏度低。

（3）CMOS整合集成，成本低。

（4）连接复杂度低，解析度高,新技术。

（5）百万放大，噪点高。

（6）直接放大，功耗低。

方案选择：在实现拍摄的图像区别不大的情况下，考虑到成本和功耗大小，我们选择采用方案二，采用高速CMOS摄像头作为图片摄取系统的关键元件。

1.2 处理器的比较与选择

方案一：DSP+FPGA的实时图像处理硬件系统设计：

该系统由采集、处理、显示和系统控制四个模块组成,其结构如图1所示.摄像头采集的模拟视频信号经A/D转换后,输入到处理模块中进行图像处理.处理结果经D/A转换后,显示在终端监视设备上.整个过程(包括采集模块、处理模块、显示模块)都在系统控制模块协调下进行。DSP以其高速的数据处理和大的数据吞吐能力,可以满足图像数据的实时处理,被广泛应用于图像处理系统中。

方案二：基于FPGA高速摄像方案。其系统原理图如下

该方案采用FPGA进行控制ov7670 CMOS摄像头接收数据，通过FPGA内部FIFO 传到sdram中存储，并驱动VGA显示，具有拍摄速度快，处理器较少，容易实现的优点。

方案选择：通过方案一和方案二的对比，方案一无疑比方案二的性能更好：处理图像数据快，显示图像清晰度高，存储大。但由于我们对DSP的嵌入式不够熟悉，团队能力不足以实现作品，加上方案一的所需成本高，团队资费不足。综上，选择方案二更适合。

1.3 显示方式的选择

方案一：直接驱动lcd或led液晶显示屏显示

方案二：通过vga接口驱动显示屏显示

方案选择：通过方案一和方案二的对比，FPGA直接驱动液晶屏时序控制繁琐，而且扫描速率不高，通过vga接口驱动时序简单，而且能达到较高的刷新频率，故选择方案二。

二．理论分析和计算

2.1 系统工作时钟的计算

通过查阅ov7670摄像头的使用手册可知，ov7670的最大工作时钟为25MHz,vga扫描速率可为640*480*60Hz，而外部RAM的最大工作时钟可达140MHz,综合考虑，为实现采集和显示的实时同步，选取ov7670和vga工作在25MHz，外部RAM工作在100MHz,在外部RAM内实现乒乓操作，SDRAM读优先，由于ov7670和vga工作频率相加才50MHz,SDRAM可以完全实现数据流的缓冲处理。Cyclone

iv 外部输入时钟为50MHz,可通过内部pll分频得到25MHz和100MHz的时钟频率。

2.2 单幅照片数据量大小

查阅ov7670摄像头使用手册可知，当摄像头工作在25MHz的情况下，每秒输出30帧数据，计算可得拍摄存储其中的12帧需要1*12/30=0.4秒，输出格式为RGB565，每个像素用16bit的数据,即2个字节表示，一帧的有效像素点为640*480，则一副图片的数据量为640*480*2 = 614400B = 600KB

三．系统设计

3.1 总体设计

FPGA在图像处理，大屏显示方面，有着其并行高速精确的优势。本系统用OV7670摄像头来接收640*480*30fps图像，再通过VGA以640*480*60fps在显示屏上显示。由于两个模块的频率不同步，加上数据流比较大，所以使用了SDRAM 存储缓冲摄像头采集的数据，由于SDRAM的读写时钟比较高，所以我们用两个FIFO来使数据能够很好的同步。

本系统可分为五大部分：

（1）图像采集部分；

（2）图像数据处理部分；

（3）数据存储缓冲部分；

（4）显示部分；

（5）红外接收部分；

系统框图如下：

总体图像数据流向如下图所示：

3.2 各部分设计介绍

3.2.1 图像采集部分

OV7670 CMOS摄像头

OV7670摄像头模块实物图:

OV7670传感阵器阵列为655*488，共有320,128像素点，其中有效的为640*480，总共是307,200像素。其主要由五大部分组成：

图像模数转换

（1）测试图案发生器

（2）数据输出

（3） 656*488图像传感器阵列

（4） SCCB通讯接口

3.2.2 数据处理部分

Altera cyclone iv 系列

Altera cyclone iv系列器件基于成本优化的全铜1.5V SRAM工艺，容量从2910至20060个逻辑单元，具有多达294912bit嵌入RAM，见表1。Cyclone FPGA 支持各种单端I/O标准如LVTTL、LVCMOS、PCI和SSTL-2/3，通过LVDS和RSDS 标准提供多达129个通道的差分I/O支持。每个LVDS通道高达640Mbps。Cyclone 器件具有双数据速率(DDR) SDRAM和FCRAM接口的专用电路。Cyclone FPGA中有两个锁相环(PLLs)提供六个输出和层次时钟结构，以及复杂设计的时钟管理电路。

3.2.3 数据存储缓冲部分

海力士HY57V641620E SDRAM

HY57V641620E采用TSOP-54封装。是采用67、108、864位CMOS工艺制造的SDRAM动态随机存储器，随主存储器同步输入和输出工作。SDRAM的容量由lM×16位的存储器组成，具有16位数据总线，每个存储体由16位、256个字符、4096页组成。

特点

1．电源供电：3.3+0.3V。

2．所有引脚设计采用LVTTL分界面。

3．所有输入和输出以时钟为参考。

4．内部数据功能在UDQM或LDQM里进行处理。

5．内含4个地址解码模块。

6．具有自动恢复和自身恢复功能。

7. 64ms可产生4096个刷新周期。

8．具有可编程控制功能。

引脚封装图：

3.2.4 显示部分

本系统采用的vga驱动模块及显示屏：

VGA接口驱动

VGA 接口时序如下：

图4.VGA 行、场、数据、时钟时序图

所谓行时序，就是显示一行数据的时序。从图5（a）可以看出，显示一行数据需要的时序分四部分。产生行同步脉冲信号HSYNC的周期E=a+ b+c+d。

其中a为同步信号时间。b为行消隐后肩时间，c为数据有效时间，d为行消隐前肩。从图4-2(b)可以看出，场同步时序与行同步时序类似，也是显示一屏数据的时序，这里以行为单位。场同步脉冲信号VSYNC的周期L=h+i+j+k，其中h为同步信号时间，i为场消隐后肩时间，j为数据有效时间，k为场消隐前肩时间。

图5

不同的分辨率下，行同步和场同步信号的周期是不同的，时序上的时间也不一样。下表列出了VGA的分辨率参数。

简单的说OV7670图像时序跟VGA时序非常雷同只不过VGA时序是FPGA需要主动产生的，而OV7670时序是主动输出的，这需要我们根据固定的时序接收每一个像素的数据。OV7670 的图像数据如下：

图6.RGB565数据格式

从上图看出，一个完整的RGB数据占了两个字节，故每一个像素数据都要分两次送。所以图像要经过SDRAM+FIFO存储，缓冲来达到同步。

3.2.5 红外接收部分

红外接收原理：

遥控器发射的信号由一串0 和1 的二进制代码组成。不同的红外芯片对0 和1的编码有所不同。通常有曼彻斯特编码和脉冲宽度编码。HS0038 的0 和1 采用PWM 方法编码，即脉冲宽度调制，0 码由0.56ms 低电平和0.565ms 高电平组合而成，脉冲宽度为1．125ms。1 码由0．56ms 低电平和1.69ms 高电平组合而成。脉冲宽度为2．25ms。在编写解码程序时，通过判断脉冲的宽度，即可得到0或1。具体格式如下：

当我们按下遥控器的按键时，遥控器将发出如上图的一串二进制代码，我们称

它为一帧数据。根据各部分的功能。可将它们分为5 部分，分别为引导码、用

户码(8 位)、用户反码(8 位)、数据码(8 位)、数据反码(8 位)，编码总共32 位。

遥控器发射代码时，均是低位在前。高位在后。由图中分析可以得到，引导码

低电平为9ms，高电平为4.5ms，当接收到此码时，表示一帧数据的开始。FPGA

可以准备接收下面的数据。地址码由8 位二进制组成，共256 种，图中用户反

码主要是加强遥控器的可靠性，不同的设备可以拥有不同的地址码。因此，同

种编码的遥控器只要设置地址码不同，也不会相互干扰。在同一个遥控器中，

所有按键发出的地址码都是相同的。数据码为8 位，可编码256 种状态，代表

实际所按下的键。数据反码是数据码的各位求反，通过比较数据码与数据反码，

可判断接收到的数据是否正确。如果数据码与数据反码之间的关系不满足相反

的关系，则本次遥控接收有误，数据应丢弃。在同一个遥控器上。所有按键的

数据码均不相同

四．程序设计及RTL视图4.1顶层模块：

4.2底层模块及功能说明

4.2.1摄像头数据接收模块

功能流程图：

是RTL视图：

4.2.2 红外接收判断模块

功能流程图：

RTL视图：

4.2.3数据缓冲处理模块

控制模块功能图：

（1）模式一控制模块

（2）模式二控制模块

（3）模式三控制模块

4.2.3sdram驱动模块

功能说明：产生SDRAM读写时序，驱动SDRAM读写数据，与SDRAM进行数据交换。

RTL视图：

4.2.4vga驱动模块

功能说明：产生vga扫描时序，驱动vga模块显示图像数据。

RTL视图：

五．测试方案与测试结果

5.1 测试项目

（1）照片清晰度

（2）高速模式的拍照速度

（3）十连拍模式的实现

5.2 测试方案

通过拍摄秒表的形式来观察拍照速度。

5.3测试结果

(1) 照片清晰度，图如下:

分析：由图可以看出视频画面稳定，而且具有良好的清晰度，在离屏幕30cm 距离拍摄屏幕的三号字体依然可以辨认。

(2)高速模式的拍摄速度，图如下: