高速PCB板的电磁兼容设计

高速PCB 板的电磁兼容设计

林　瑜,陈家能,陈贻焕,张　芳

(海军航空工程学院　山东烟台　264001)

摘　要:以某一嵌入式系统核心PCB 板设计为例,介绍了电磁兼容的基本概念及一些高速PCB 板设计的基本知识,着重分析了无高频器件时高速PCB 板设计中存在的电源系统干扰、地线噪声干扰和信号线间的串扰等电磁干扰,并分析了这些电磁干扰产生的主要原因,从PCB 总体设计和元器件布局、布线等方面考虑,对可能存在的这些干扰,提出了防止和抑制方法以及一些提高PCB 板电磁兼容性的具体措施;在工程实践中证明这些方法和措施有效可靠。

关键词:高速电路板;电磁兼容性;电磁干扰;PCB

中图分类号:T P 211+15 文献标识码:B 文章编号:1004373X (2005)1511003

D esign of

E M C for the H igh Speed C ircu it PCB

L I N Yu ,CH EN J ianeng ,CH EN Y ihuan ,ZHAN G Fang

(N aval A viati on Engineering Co llege ,Yantai ,264001,Ch ina )

Abs tra c t :T ak ing one em bedded system as examp le ,th is paper introduces the basic concep ti on of electrom agnetic compatibility and

elem entary know ledge of h igh speed circuit PCB design ;it analyzes the E M I such as pow er system interference ,GND no ise interference

and interference of signal trans m issi on line w h ich exist in designing h igh speed circuit PCB w hen there are no h igh frequency devices ;then it analyzes the p ri m e reason of causing tho se E M I 1F rom view of w ho le design of PCB ,outline ,w iring and so on ,th is paper brings fo r w ard the m ethod of how to be sh ielded from interference and gives the specific m easure to i m p rove the E M C of circuit PCB ;all these m ethods p rove effective and reliable in p ractice 1

Ke yw o rds :h igh speed circuit ;E M C ;E M I ;PCB

收稿日期:20050428

印制电路板(PCB )是电子产品中电路元件工作的平台,他提供电路元件和器件之间的电气连接,他的性能直接关系到电子设备质量的好坏。随着电子芯片技术的发展和电路集成度的提高,PCB 板上的元器件密度越来越高,系统工作速度越来越快。高频电路的一些特性,使得PCB 板设计过程中电磁兼容性设计非常重要,他不仅关系到电路能否获得最佳性能,而且关系到电路系统能否正常稳定的工作。本文以某一嵌入式系统的PCB 板设计为例,介绍一些高速PCB 电磁兼容设计方法。1　高速PCB 板存在的电磁兼容问题111　系统简介

该嵌入式系统是一手持式设备,处理器采用三星的

S 3C 2410,经过芯片内的倍频电路将系统频率设为200M H z ,其核心板的电路结构如图1所示。

112　电磁兼容问题

根据美国电气和电子工程师协会(IEEE )对电磁兼容性的定义,电磁兼容性是指电子设备在其所处的电磁环境中满意的工作,同时又不向该环境及同一环境中的其他装置排放超过允许范围的电磁扰动[1]

。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰,使电子设备在

特定的电磁环境中能够正常工作,同时又能减少电子设备

本身对其他电子设备的电磁干扰。

图1　系统核心板的电路结构

对此嵌入式系统的PCB 板而言,没有辐射电磁干扰的高频器件,可能存在的电磁干扰有以下3种:

电源系统干扰　一是由于系统电源供能源的同时,也将其寄生的干扰噪声加到了供电电路上;二是由于一些高速逻辑电路工作时的高速转换,不可避免地在电源线上产生含高频分量丰富的压降并且产生干扰(辐射);三是由于温度变化时的直流干扰,使系统中的一些对高频噪声特别敏感的电路,特别是模拟信号电路很容易受到来自电源的噪声干扰。

地线的噪声干扰　一是地线存在阻抗,当电流流过地线时,会在地线上产生电压。在这个电压的驱动下,会产生地线环路电流,形成地环路干扰;当2个或2个以上电路共用一段地线时,会形成公共阻抗耦合;二是频率高于一定值时,任何金属导线都要看成是由电阻、电感构成的器件,结果可能造成各部分地线的不平衡,在地线之间出现电位差,引起电路的误操作;如果引线长度适当,还会造成传导和辐射。

电子技术林　瑜等:高速PCB 板的电磁兼容设计

信号传输线间的串扰[2]　由于传输信号的高频特性,各传输线路的特性阻抗的不同或与负载阻抗不匹配,所传输的信号在终端或临界部位会发生发射,使传输信号发生或产生振荡。另外,传输线的走向、宽度、线间的间距的不合理设计,还会造成线间的信号叠加和附加延时,这些都可能造成信号传输线之间的串扰。

2　高速PCB板电磁兼容性设计

PCB板有单面板(单层板)、双面板(双层板)和多层板之分。单面板和双面板一般用于低、中密度布线的电路和集成度较低的电路,多层板使用高密度布线和集成度高的电路。从电磁兼容的角度看单面板和双面板不适宜高速电路,多采用多层PCB板[3]。本文中所设计的高速PCB采用6层板,4个信号层,1个电源层,1个地层;在多层板的设计中,应注意PCB的尺寸大小适中。尺寸过大,成本高、布线长、阻抗增加、抗噪声能力下降;尺寸过小,PCB上元器件密度增加、散热不好、线条间距近,易相互干扰。

211　电源系统干扰的抑制

为抑制干扰,在PCB总体设计上,采用电源层供电的方法,因为这样做,不但电源层的分布电阻较电源总线低,实际供电平稳,而且电源层可以作为噪声回路,降低干扰;同时电源层还为系统所有信号提供回路,消除公共阻抗耦合干扰。在元器件布局和布线上采取以下措施:

(1)将模拟与数字电源的电源分开。

高频器件一般对数字噪音非常敏感,所以两者要分开,在电源的入口处接在一起。若信号要跨越模拟和数字两部分的话,可以在信号跨越处放置一条回路以减小环路面积。

(2)电源线尽可能与地线平行,同时使电源线、地线的走向与数据传输的方向一致,以提高电路的抗干扰能力。电源线加粗,以减少环路电阻。

(3)在集成芯片的附近安装去耦电容。

在直流电源回路中,负载的变化会引起电源噪声。例如在数字电路中,当电路从一个状态转换为另一种状态时,就会在电源线上产生一个很大的尖峰电流,形成瞬变的噪声电压。配置去耦电容一方面可减少电源线的负载,另一方面可克服电源线的电压波动,是印制电路板的可靠性设计的一种常规做法,配置原则如下:

①电源输入端跨接一个10～100ΛF的电解电容器,如果印制电路板的位置允许,采用100ΛF以上的电解电容器的抗干扰效果会更好。

②为每个集成电路芯片配置一个0101ΛF的陶瓷电容器。如遇到印制电路板空间小而装不下时,可每4～10个芯片配置一个1～10ΛF钽电解电容器,这种器件的高频阻抗特别小,在500kH z～20M H z范围内阻抗小于1 8,而且漏电流很小(015ΛA以下)。

③对于噪声能力弱、关断时电流变化大的器件和ROM,RAM等存储型器件,应在芯片的电源线(V CC)和地线(GND)间直接接入去耦电容。

④去耦电容的引线不能过长,特别是高频旁路电容不能带引线。

212　地线噪声干扰的抑制

在PCB板中,地线结构大致有系统地、机壳地(屏蔽地)、数字地和模拟地等,消除地线干扰的重要措施就是接地。针对系统可能存在的地线环路干扰和辐射干扰,在布线和布局上还可采取以下措施:

(1)解决地环路干扰的方法是切断地环路,增加地环路的阻抗,使用平衡电路等。

解决公共阻抗耦合的方法是减小公共地线部分的阻抗,或采用并联单点接地,彻底消除公共阻抗,所谓并联单点接地:即为PCB板上各个电路模块提供一个公共电位参考点,这样信号就可以在不同的电路模块之间传输,单点接地要求每个电路模块的接地线最终汇流于公共电位参考点,该点称为总地线由于只存在一个参考点,回此没有公共阻抗耦合存在,从而也就没有干扰问题;如果条件允许,可以考虑用单独一层作接地层,这样电路中的任何接地点可直接接至此接地面,这样大大减少了接地电阻,并起到屏蔽作用。还可以将地线构成回路,以减少电流环路面积,减少接地电位差,但成本就会提高。

(2)将地线布线成网格[4]。

PCB中布地线时不应追求宽地线,应追求多地线网格。因为地线网格提供了大量的平行地线,并联后的线电感很小,能有效减小地线的电感,从而减小地线的阻抗。地线的一个主要作用是提供信号回流途径,信号回流要求环路面积最小,此时路径电感最小,阻抗也最小;因此布地线网的关键是:看地线是否减少了信号的环路面积,或给特殊的信号线起到了保护作用,而不是看地线在PCB上的分布情况。

213　信号传输线间串扰的抑制

高频下元器件之间存在分布参数。串扰就是由电路间存在的分布参数通过耦合而引起的。他包括容性耦合和感性耦合。容性耦合是指某一电路对另一电路通过导线间电容而形成的电磁耦合。容性耦合将导致一条导线上的电流串入另一条导线,形成噪声干扰。所以为了避免串扰,应设法减少他们的分布参数和相互间的电磁干扰;易受干扰的元器件不能放置太近,输人、输出元器件应尽量远离。根据这一原则,采取如下措施:

(1)布置元器件时,所有的连接器都放在印制电路板的一侧,避免从两侧引出电缆。

这样可尽量减少共模辐射干扰的可能性。互相有关的元器件尽量靠近,使元器件间的引线尽量短,以获得较好的抗干扰效果。把模拟电路、高速数字电路、干扰源(如功率电路)合理分开,使相互间的信号耦合减至最小。特别

《现代电子技术》2005年第15期总第206期电子技术应用

地,时钟回路应该远离干扰源。I O驱动电路尽量靠近PCB 边缘,使其尽快离开PCB。

(2)布线时,尽可能缩短高速信号线的长度[5]。

采用平行走线可以减少导线电感,但导线之间的互感和分布电容增加,最好采用“井”字形网状布线结构,具体做法是印制板的一面横向布线,另一面纵向布线,然后在交叉孔处用金属化孔相连。为了抑制印制板导线之间的串扰,在设计布线时应尽量避免长距离的平行走线,尽可能地增大信号线间的距离,信号线与地线及电源线之间尽可能不交叉,可以有效地减少容性串扰。避免传输线的阻抗不连续性,避免走线的直拐角,尽可能45°角或者弧线,大弯角也可以;尽可能少用过孔,因为每个过孔都是阻抗不连续点,外层信号避免通过内层,反之亦然。

3　结　语

高速电路设计是一个非常复杂的设计过程,本文所阐述的这些方法是专门针对一实际高速电路设计问题的,在进行高速电路设计时还有多个因素需要加以考虑,这些因素有时互相对立。如高速器件布局时位置靠近,虽可以减少延时,但可能产生串扰和显著的热效应。因此在设计中,需权衡各因素,做出全面的折衷考虑;既满足设计要求,又降低了设计复杂度。

参　考　文　献

[1]沙斐1机电一体化系统的电磁兼容技术[M]1北京:中国电

力出版社,19991

[2]刘芸江,甄蜀春,李曼1高速电路PCB板中电磁干扰的研究

[J]1宇航计测技术,2003,23(3):12141

]王禹1电磁兼容技术[J]1航空计算机技术,2001,(2):58

611

[4]贾新章,郝跃,武岳山1电子电路CAD技术[M]1西安:西

安电子科技大学出版社,19961

[5]H igh Speed Board D esign T echniques.h ttp: www1em be2

ded1com1

作者简介　林　瑜　男,1979年出生,在校研究生。研究方向为电路与系统。

(上接第101页)

4　结　语

由于神经网络在系统控制和辨识中,BP算法应用最

为广泛,但其对网络初始权系值非常敏感,所以在神经网

络自校正控制中,随着初始值的不同,控制效果也不同。因

而提出一种遗传算法和神经网络相结合的控制策略,由遗

传算法优化网络初始权系数,再由BP算法进行网络的训

练和学习。由仿真结果表明,该控制策略克服了BP算法对

初始值敏感的问题,有效提高网络的控制效果,超调量小、

抗干扰性强和鲁棒性好。

参　考　文　献

[1]周明,孙树栋1遗传算法原理及应用[M]1北京:国防工

业出版社,1999.

作者简介　李建辉　男,1971年出生,湖南安化人,佳木斯大学信息电子学院助教。

(上接第109页)

图2　双时间选择控制器的器件图

4　结　语

本文通过双时间选择控制器的设计实例,展示了现代

电子设计的新技术和新方法——EDA技术的灵活性,层

次化设计方式等优点,设计者只需掌握V HDL语言及相

关EDA设计软件的使用,而不需要考虑硬件组成,便可以

设计出所需要的数字系统,使设计者能更大程度地将自己

的才智和创造力集中在设计项目性能的提高和成本的降

低上。由此可见,EDA技术必然要取代传统的电子设计方

式,成为未来电子设计技术发展的方向。

参　考　文　献

[1]潘松,黄继业1EDA技术实用教程[M]1北京:科学出版

社,20021

[2]廖裕评,陆瑞强1CPLD数字电路设计[M]1北京:清华

大学出版社,20011

作者简介　亓淑敏　女,1978年出生,长安大学信息工程学院,硕士研究生。研究方向为交通信息管理及控制。

关　可　男,1962年出生,长安大学信息工程学院,副教授,硕士生导师。

电子技术林　瑜等:高速PCB板的电磁兼容设计

今天终于弄懂了PCB高速电路板设计的方法和技巧

[讨论]今天终于弄懂了PCB高速电路板设计的方法和技巧受益匪浅啊电容, 最大功率, 技巧高速电路设计技术阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，并且得到最大功率输出的一种工作状态。高速PCB布线时，为了防止信号的反射，要求线路的阻抗为50Ω。这是个大约的数字，一般规定同轴电缆基带50Ω，频带75Ω，对绞线则为100Ω，只是取整数而已，为了匹配方便。根据具体的电路分析采用并行AC端接，使用电阻和电容网络作为端接阻抗，端接电阻R要小于等于传输线阻抗Z0，电容C必须大于100pF，推荐使用0.1UF的多层陶瓷电容。电容有阻低频、通高频的作用，因此电阻R不是驱动源的直流负载，故这种端接方式无任何直流功耗。串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生不期望的电压噪声干扰。耦合分为容性耦合和感性耦合，过大的串扰可能引起电路的误触发，导致系统无法正常工作。根据串扰的一些特性，可以归纳出几种减小串扰的方法： 1、加大线间距，减小平行长度，必要时采用jog 方式布线。 2、高速信号线在满足条件的情况下，加入端接匹配可以减小或消除反射，从而减小串扰。 3、对于微带传输线和带状传输线，将走线高度限制在高于地线平面范围要求以内，可以显著减小串扰。 4、在布线空间允许的条件下，在串扰较严重的两条线之间插入一条地线，可以起到隔离的作用，从而减小串扰。传统的PCB设计由于缺乏高速分析和仿真指导，信号的质量无法得到保证，而且大部分问题必须等到制版测试后才能发现。这大大降低了设计的效率，提高了成本，在激烈的市场竞争下显然是不利的。于是针对高速PCB设计，业界人士提出了一种新的设计思路，成为“自上而下”的设计方法，经过多方面的方针分析和优化，避免了绝大部分可能产生的问题，节省了大量的时间，确保满足工程预算，产生高质量的印制板，避免繁琐而高耗的测试检错等。利用差分线传输数字信号就是高速数字电路中控制破坏信号完整性因素的一项有效措施。在印制电路板（PCB抄板）上的差分线，等效于工作在准TEM模的差分的微波集成传输线对。其中，位于PCB顶层或底层的差分线等效于耦合微带线，位于多层PCB内层的差分线，等效于宽边耦合带状线。数字信号在差分线上传输时是奇模传输方式，即正负两路信号的相位差是180，而噪声以共模的方式在一对差分线上耦合出现，在接受器中正负两路的电压或电流相减，从而可以获得信号消除共模噪声。而差分线对的低压幅或电流驱动输出实现了高速集成低功耗的要求。

PCB电磁兼容性设计报告样本

PCB电磁兼容性设计报告学科专业: 测控技术与仪器本科生: 张亚新学号: 1002445 班号: 232121 指导教师: 宋恒力

中国地质大学( 武汉) 自动化学院 10月24号

PCB电磁兼容性设计摘要: 随着信息化社会的发展, 电子设备已被广泛应用于各个领域。各种电了产品趋向于小型化、智能化, 电子元器件也趋向于体积更小、速度更高、集成度更大, 这也导致了她们在其周围空间产生的电磁场点评的不断增加。由此带来的电磁兼容问题也日益严重。因此, 电磁兼容问题也就成为一个电工系统能否正常工作的关键。同样, 随着电子技术的飞速发展, 印刷电路板( PCB) 的密度越来越高, 其设计的好坏对电路的干扰及抗干扰能力影响很大。因此, 对PCB进行电磁兼容性(EMC)设计是非常重要的, 保证PCB的电磁兼容性是整个系统设计的关键。本文就EMC的历史发展及其在未来电子信息时代中的应用进行分析, 介绍电磁干扰的产生机理和原因, 并提出了相应抗干扰设计的措施。关键词: 信息化; 电磁兼容( EMC) ; 电磁兼容性; PCB;

一: 引言 .......................................................................... 错误!未定义书签。二: 电磁干扰与电磁兼容概述. (4) 1、早期历史概述 (5) 2、EMC 技术是随着干扰问题的日趋严重而发展的 (6) 3、电磁干扰对电子计算机等系统设施的危害 (6) 4、EMC在军事领域的发展状况 (7) 三: 电磁兼容学科的发展历史 (5) 四: 中国EMC技术的发展状况 (8) 五: 抗干扰措施与电磁兼容性研究 (8) 1、电路板设计的一般规则 (9) 2、电路板及电路抗干扰措施 (9) 六: 电磁兼容学科发展趋势 (10) 七: 小结 (12) 参考文献 (13) 一、引言电磁干扰是现代电路工业面正确一个主要问题, 为了克服干扰, 电路设计者不得不赶走干扰源, 或者是设法保护电路不受到干扰源的干扰, 其目的都是为了让电路按照预期的目标开工作——

电磁兼容的设计方法介绍

电磁兼容的设计方法介绍(1—2) 一﹑前言关于电磁兼容的要求﹐目前世界上大多的先进国家﹐都已经有管制的法规并有相关的符合要求的单位﹐若产品无法符合要求规定﹐往往无法销售到该地区的市场﹐因此多数的电子产品﹐在销售前都必须经过电磁兼容的测试﹐若无法通过则需要经过适当的修改﹐来符合相关的规定。本文主要是说明﹐在电子产品设计的阶段﹐如何考虑避免电磁干扰的产生﹐和增加产品耐干扰的程度﹐从许多的经验得知﹐若能在设计开始的阶段﹐就能适当的做好电磁兼容的防制﹐往往可以节省事后大量的修改时间和金钱的﹐尤其在现代产品汰换期非常短﹐若不能快速的通过EMC的测试﹐很容易影响到市场上的高机。目前市面上介绍EMI&EMC相关的书籍﹐也算是林林总总﹐但是在实务运用上﹐总是会感觉有一段的差距﹐许多的读者虽然将一些经典的书籍读的很彻底﹐但是一面临实际产品无法符合EMI要求﹐或开始作产品设计时﹐都会有一种不知从何下手的感觉。太多的重点反而没有重点﹐太多的理论反而没有理论?,所谓执简御繁﹐?知其要者﹐一言以终﹐不知其要﹐流散无穷?,为使读者能有一清楚的认识﹐与实务上的充分掌握﹐笔者参考 Isidor 于1992年在Compliance Engineering 杂志所发个的Designing for Compliance文章﹐以讲义的方式作一详细的解说与应用的原则﹐期使读者能真正深入的了解一些EMI的设计原理与方法。该文虽然距今已有八年多的历史了﹐在这八年的期间﹐个人计算机从286的时代已经进步到现在迈入GHz的时代﹐进步可以说非常的神速﹐但是我们回过头来看﹐一些处理电磁兼容的基本原则与方法还是没有变的。能够掌握住这些基本的原则与方向﹐往往

高速电路设计的经典案例

该文章版权归 smarteebit 所有。若有疑问，请联系 songmin2@https://www.360docs.net/doc/5013246420.html,
高速数字设计的经典案例若干则
【摘要】随着这些年半导体工艺突飞猛进的发展， “高速数字设计”对广大硬件工程师来说，已经不再是一个陌生的词。从航空、雷达到汽车电子，从无线通信到有线接入，甚至在一些低端的嵌入式系统上，高速数字电路都已经在大行其道。目前行业内已经有不少关于高速数字电路理论的好文章，笔者就不在这上面掺和了。本文着眼于理论和实际相结合，所用的素材都来自笔者亲历过的案例，相信活生生的事实，比空洞的理论更有说服力，也希望能使入行不久的硬件工程师们得到他们想要的信息，今后少走弯路。由于不会对理论作过多的阐述，因此，本文的阅读对象应该具有一点点高速数字设计的理论基础，请知。【关键词】高速数字设计高速数字电路案例
1 信号完整性
什么词汇在高速数字设计中出现得最多？对了，SI（Signal Integrity），也就是信号完整性。信号完整性问题的表现形式多种多样，主要有如下种类：
图 1 过冲（OVERSHOOT）
图 2 振铃（RING）
图 3 非单调性（NON MONOTONIC）
过冲：当较快的信号沿驱动一段较长的走线，而走线拓扑上又没有有效的匹配时，往往会产生过冲。过冲带来的问题主要是“1”电平高于接收端器件的输入最大电压值(VIHmax)，或“0”电平低于接收端器件的输入最小电压值(VILmin)，这样可能给器件带来潜在的累积性伤害，缩短其工作寿命，从而影响产品的长期稳定性。
Smarteebit
Page 1 of 17

高速电路设计参考(包含器件选择以及走线)

高速电路设计规则参考（初稿）张工 2015/3/8 高速电路完整性分析：信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。主要表现在对时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、非单调性、地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。（引用于博士对信号完整性的理解）同时，归根到底，信号失真源自于信号传输过程的阻抗变化，因此假如一个信号的传输途径处处阻抗匹配且均衡，这信号的质量可以很好保留，不过实际中不能完全做到，但可以通过注意这些问题从而是信号质量有所改善，另外在多次阻抗改变和跌落之后信号会出现信号振铃、信号反射、上冲以及下冲等现象，此时可以通过一些有效的方法避免。以下将从信号完整性的层面出发，介绍以下一些高速电路的设计规则参考：一、器件选型及布局 1电容选型 1.1不同容值电容搭配通常情况下有经验的工程师都知道一般电源入口处都会搭配容量大小不一样的电容进行去耦或储能，但经常一知半解，因为从理论计算，大小电容并联就是两个电容的容值相加，没有什么作用。不过现实中由于制作工艺以及封装的不同，不同容值的电容其ESL和ESR是不同的，其谐振频率也不同。因此在信号频率小于其器件的谐振频率时电容表现出容性，当信号频率大于器件的谐振频率时电容表现为感性，因此高速电路中大电容常常由于谐振频率较低，表现出感性特性，此时电路中的电容将被大大削弱了去耦特性。因此通过搭配不同容值的电容可以在较大范围内满足电路的需求。同时尽量选用小ESL的电容。

通常设计中可以通过搭配不同数量级的电容改善去耦效果。 1.2电容封装同样容量的不同封装形式的电容其谐振频率也不同，通常小封装的电容等效串联电感更低，效串联电感基本相同电容有更低的等效串联电感。某型号陶瓷电容的ESL和ESR 测量值如下：因此高速电路中尽量选用小封装的器件进行设计。 2电容的布局 2.1电容去耦半径和电容的摆放位置有经验的工程师都会知道电容布局时小电容需要尽量靠近电源入口，大电容就可以放的远一点，这是因为电容对电源进行去耦时其存在一个去耦范围，即“去耦半径”。超过该电容的去耦半径时的其将起不到去耦半径。同时大容值的电容的去耦半径大，小电容的去耦半径小。例如某电路中0.001UF的陶瓷电容的去耦半径大概为2.4厘米。其去耦半径大小不仅与器件本身，同时还跟焊接的电路有关，不过起主导作用的是容值。 2.2降低EMI时电容的连线随着工作频率升高，滤波器件的感抗和PCB线路感抗开始呈现，且频率越高感抗越大，对供电回路的纹波影响越明显，因此需要选用感抗小的小容量电容提供良好的去耦。同时还应缩短滤波电容两端到负载的电源与地的距离，尽可能将去耦电容和负载器件放置在同一层。为降低EMI，也应尽量减小电源线和地回路之间包围的面积。以下图例都是说明如何设计良好的去耦电路拓扑结构和布线策略。

电磁兼容设计及其应用

电磁兼容设计及其应用摘要：以实际工程中常遇到的电磁兼容问题为背景，简要地介绍了有关电磁干扰及有关抗干扰措施方面的内容。通过对接地方法、屏蔽思想和滤波手段的详细论述和独到见解，提出了系统电磁兼容的设计思想以及解决方法，并对实际工作中常见的干扰、滤波及接地等电磁兼容现象给出相应分析与解决建议。关键词：电磁兼容；抗干扰措施；滤波手段；屏蔽；接地方法 0 引言电磁兼容技术是一门迅速发展的交叉学科，涉及电子、计算机、通信、航空航天、铁路交通、电力、军事以至人民生活各个方面。在当今信息社会，随着电子技术、计算机技术的发展，一个系统中采用的电气及电子设备数量大大增加，而且电子设备的频带日益加宽，功率逐渐增大，灵敏度提高，联接各种设备的电缆网络也越来越复杂，因此，电磁兼容问题日显重要。 1 基本概念和术语 1．1 电磁兼容性定义所谓电磁兼容性(EMC)是指电子线路、系统相互不影响，在电磁方面相互兼容的状态。IEEE C63．12-1987规定的电磁兼容性是指“一种器件、设备或系统的性能，它可以使其在自身环境下正常工作并且同时不会对此环境中任何其他设备产生强烈电磁干扰”。 1．2 电磁干扰三要素一个系统或系统内某一线路受电磁干扰程度可以表示为如下关系式：式中：G为噪声源强度；C为噪声通过某种途径传到受干扰处的耦合因素；I为受干扰设备的敏感程度。 G，C，I这三者构成电磁干扰三要素。电磁干扰抑制技术就是围绕这三要素所采取的各种措施，归纳起来就是：抑制电磁干扰源。切断电磁干扰耦合途径；降低电磁敏感装置的敏感性。 1．3 地线的阻抗与地环流 1．3．1 地线的阻抗电阻指的是在直流状态下导线对电流呈现的阻抗，而阻抗指的是交流状态下导线对电流的阻抗，这个阻抗主要是由导线的电感引起的。如果将10 Hz时的阻抗近似认为是直流电阻，当频率达到10 MHz时，它的阻抗是直流电阻的1 000～100 000倍。因此对于射频电流，当电流流过地线时，电压降是很大的。为了减小交流阻抗，一个有效的办法是多根导线并联，以减少和地线之间的电感。当两根导线并联时，其总电感L为：式中：L1是单根导线的电感；M是两根导线之间的互感。 1．3．2 地环流由于地线阻抗的存在，当电流流过地线时，就会在地线上产生电压。这种干扰是由电缆与地线构成的环路电流产生的，因此成为地环路干扰，如图1所示。

高速电路设计技术

咼速数字电路设计技术探讨宏碁计算机桌上型计算机研展处工程师■苏家弘关于高速数字电路的电气特性，设计重点大略可分为三项：正时(Timing )、信号质量(Signal Quality )与电磁干扰(EMI )的控制。在正时方面，由于数字电路大多依据频率信号来做信号间的同步工作，因此频率本身的准确度与各信号间的时间差都需配合才能正确运作。在高速的世界里，时间失之毫厘差以千里，严格的控制线长，基版材质等都成为重要的工作。在信号质量方面，高速电路已不能用传统的电路学来解释。随着频率变高，信号线长已逐渐逼近电磁波长，此时诸如传输线原理(Tra nsmission Line )的分布电路(Distribute circuit )的概念，需加以引进才能解释并改进信号量测时所看到的缺陷。在电磁干扰方面，则需防范电路板的电磁波过强而干扰到其它的电器用品。本文将依序介绍这些设计上的重点。正时(Timing) 如图1，来源(source )芯片(A)发岀一个频率长度(T)的信号a给目标(target)芯片B< 对A的内部机制而言，他发岀或收起信号a是在频率上升一段时间之后，这就是有效持续时间valid delay )。在最坏的情形下，a信号只能持续T-(Tmax-Tmin)的时间。而B芯片，必须在这段持续时间内读入a，那就必须在频率B上升之前，a已存在一段设置时间(setup time )，在上升之后，再持续一段保存时间( hold time )。要考虑的有以下几点: 1. A与B所收到的频率信号CLK_A与CLK_B是否不同步？亦即是否有频率歪斜( clock skew ) 的现象。 2. 信号a从A传至B所用的传导时间(flight time )需要多少？ 3. 频率本身的不稳度(clock jitter )有多少？我们所设计的设置时间与保存时间能否容忍这个误差？传输速度的计算就1、2两点，我们都必须计算信号在电路板上的传导速度才行，但这又和许多系数息息相关，包括导体(通常为铜箔)的厚度与宽度，基板厚度与其材质的电介系数( permittivity )。尤其以基板的电介系数的影响最大：一般而言，传导速度与基板电介系数的平方根成反比。以常见的FR-4而言，其电介系数随着频率而改变，其公式如下：￡ =4.97-0.257log 但须注意，此处的参数f不是频率的频率，而是信号在傅立叶转换后所占的频宽。以Pentium n的频率信号为例，其上升或下降缘速率典型值约在2V/ns,对2.5V的频率信号而言，从10%到90%的信号水平约需1ns的时间，依公式： BW=0.35/T 可知频宽为350MHz。代入公式可知电介系数大约是 4.57。如果传导的是两片无穷大的导体所组成的完美传输线，那么传输的速度应为亦即 1.38xm/sec，或者5.43 in ch/ns。

关于高速电路设计的几个热门(困惑)观点

关于高速电路设计的几个热门（困惑）观点这一期和大家聊一聊高速电路设计中常见的几个设计观点，当然，对于这一部分可能会有一些工程师有不一样的观点，毕竟每一个人的理解都也不太一样，这也是就本人做过的或者了解到一些其他比较优秀公司的经验和设计习惯做这次分享。主要是总结高速线布线的一些情况。 1、关于松耦合还是紧耦合。只要了解高速电路的工程师都知道，差分线有紧耦合和松耦合之分，很多工程师在此都会纠结。一般SI工程师都会说这要看情况，我也会这么讲。但是从很多产品经验来看，对于差分走线，尽可能使用紧耦合会比较好。但是也有例外的情况，如果整个链路的布线有比较长一段距离无法达到紧耦合的话，这时就最好使用松耦合。图1显示了一对高速差分走线，采用了松耦合。由于最小间隔距离要求(受到SMA连接器的结构限制)，在器件下无法采用紧耦合。如果内层采用紧耦合，信号会从紧耦合瞬变成松耦合，这会引起阻抗不连续。图1. 松耦合和地参考实例 2、关于使用微带线还是带状线。通常，PCB布线分为微带线和带状线。很多资料都在讨论高速信号到底是使用微带线还是带状线，个人认为，布线在哪一层都是可以的，根据需要，如果布线长度较长，那么建议布线在内层（带状线）比较好（损耗和串扰都非常有优势），当然，内层会使信号换层，增加via。带状线还有将信号与其他噪声源相屏蔽的优势。

3、关于布线为圆弧角。现在设计工程师经常流传说高速信号线在设计时，都要使用圆角布线，其实不一定，我们之前做过很多实验，对于不超过10Gbps的信号设计，45°角布线完全可以满足设计要求（SI/EMC），当然，建议不要使用90°拐角，这会带来阻抗不连续性。当然，要是你还是不相信，那么你就去绕圆弧线吧。 4、关于跨分割。大家在学习高速电路设计的时候，不要让高速信号跨过平面分割层。当然，谁又不想有一个完整的平面，但是，当你遇到HDI板的时候，就会遇到不得不跨分割的情况，那么，请大胆的跨吧。记得让布线尽快的跨过gap区域（如图2），切忌在gap上绕线（如图3）；如果可以，请就近加一颗合适的电容（猜一猜为什么要一个电容？）。（记住，这是在逼不得已的情况再跨，切记不要胡乱的来回跨，毕竟跨分割会增加返回通路，导致布线电感增加，阻抗变化，进而影响信号完整性）图2 跨分割平面

SI高速电路设计

SI高速电路设计：EMI抑制 4.3 EMI的控制我们知道，造成设备性能降低或失效的电磁干扰必须同时具备三个要素，首先是有一个电磁场所，其次是有干扰源和被干扰源，最后就是具备一条电磁干扰的耦合通路，以便把能量从干扰源传递到受干扰源。因此，为解决设备的电磁兼容性，必须围绕这三点来分析。一般情况下，对于EMI的控制，我们主要采用三种措施：屏蔽、滤波、接地。这三种方法虽然有着独立的作用，但是相互之间是有关联的，良好的接地可以降低设备对屏蔽和滤波的要求，而良好的屏蔽也可以使滤波器的要求低一些。下面，我们来分别介绍屏蔽、滤波和接地。屏蔽能够有效的抑制通过空间传播的电磁干扰。采用屏蔽的目的有两个，一个是限制内部的辐射电磁能量外泄出控制区域，另一个就是防止外来的辐射电磁能量入内部控制区。按照屏蔽的机理，我们可以将屏蔽分为电场屏蔽、磁场屏蔽、和电磁场屏蔽。4.3.1.1 电场屏蔽一般情况下，电场感应可以看成是分布电容间的耦合，图1-4-4是一个电场感应的示意图。图1-4-4 电场感应示意图其中A为干扰源，B为受感应设备，其中Ua和Ub之间的关系为Ub=C1*Ua/(C1+C2)C1为A、B之间的分布电容；C2为受感应设备的对地电容。根据示意图和等式，为了减弱B上面的地磁感应，使用的方法有 EMI 控制技术现有的系统级 EMI控制技术包括： 1.将电路封闭在一个 FARADAY（法拉第）盒中（注意包含电路的机械封装应该密封）来实现 EMI屏蔽； 2.在电路板或者系统的 I/O端口采取滤波和衰减技术来实现 EMI 控制； 3.实现电路的电场和磁场的严格屏蔽，或者在电路板上采取适当的设计技术严格控制 PCB 走线和电路板层（自屏蔽）的电容和电感，从而改善 EMI 性能。一般来说，越接近 EMI源，实现 EMI控制所需的成本就越小。PCB 的集成电路芯片是EMI 最主要的能量来源，因此如果能够深入了解集成电路芯片的内部特征，可以简化 PCB和系统级设计中的 EMI控制。 EMI 的来源数字集成电路从逻辑高到逻辑低之间的转换或者从逻辑低到逻辑高之间的转换过程，输出端产生的方波信号频率并不是导致 EMI 的唯一频率成分。该方波中包含频率范围宽广的正弦谐波分量，这些正弦谐波分量构成工程师所关心的 EMI频率成分。最高的 EMI频率也称为 EMI发射带宽，它是信号上升时间而不是信号频率的函数。计算 EMI发射带宽的公式为： F=0.35/Tr，其中：F 是频率，单位是 GHz；Tr 是单位为 ns（纳秒）的信号上

电磁兼容EMC设计及测试技巧

电磁兼容EMC设计及测试技巧摘要：针对当前严峻的电磁环境，分析了电磁干扰的来源，通过产品开发流程的分解，融入电磁兼容设计，从原理图设计、PCB设计、元器件选型、系统布线、系统接地等方面逐步分析，总结概括电磁兼容设计要点，最后，介绍了电磁兼容测试的相关内容。当前，日益恶化的电磁环境，使我们逐渐关注设备的工作环境，日益关注电磁环境对电子设备的影响，从设计开始，融入电磁兼容设计，使电子设备更可靠的工作。电磁兼容设计主要包含浪涌（冲击）抗扰度、振铃波浪涌抗扰度、电快速瞬变脉冲群抗扰度、电压暂降、短时中断和电压变化抗扰度、工频电源谐波抗扰度、静电抗扰度、射频电磁场辐射抗扰度、工频磁场抗扰度、脉冲磁场抗扰度、传导骚扰、辐射骚扰、射频场感应的传导抗扰度等相关设计。电磁干扰的主要形式电磁干扰主要是通过传导和辐射方式进入系统，影响系统工作，其他的方式还有共阻抗耦合和感应耦合。传导：传导耦合即通过导电媒质将一个电网络上的骚扰耦合到另一个电网络上,属频率较低的部分(低于 30MHz)。在我们的产品中传导耦合的途径通常包括电源线、信号线、互连线、接地导体等。辐射：通过空间将一个电网络上的骚扰耦合到另一个电网络上，属频率较高的部分(高于30MHz)。辐射的途径通过空间传递，在我们电路中引入和产生的辐射干扰主要是各种导线形成的天线效应。共阻抗耦合：当两个以上不同电路的电流流过公共阻抗时出现的相互干扰。在电源线和接地导体上传导的骚扰电流，多以这种方式引入到敏感电路。感应耦合：通过互感原理，将在一条回路里传输的电信号，感应到另一条回路对其造成干扰。分为电感应和磁感应两种。对这几种途径产生的干扰我们应采用的相应对策：传导采取滤波（如我们设计中每个IC的片头电容就是起滤波作用），辐射干扰采用减少天线效应（如信号贴近地线走）、屏蔽和接地等措施，就能够大大提高产品的抵抗电磁干扰的能力，也可以有效的降低对外界的电磁干扰。电磁兼容设计对于一个新项目的研发设计过程，电磁兼容设计需要贯穿整个过程，在设计中考虑到电磁兼容方面的设计，才不致于返工，避免重复研发，可以缩短整个产品的上市时间，提高企业的效益。一个项目从研发到投向市场需要经过需求分析、项目立项、项目概要设计、项目详细设计、样品试制、功能测试、电磁兼容测试、项目投产、投向市场等几个阶段。在需求分析阶段，要进行产品市场分析、现场调研，挖掘对项目有用信息，整合项目发展前景，详细整理项目产品工作环境，实地考察安装位置，是否对安装有所限制空间，工作环境是否特殊，是否有腐蚀、潮湿、高温等，周围设备的工作情况，是否有恶劣的电磁环境，是否受限与其他设备，产品的研制成功能否大大提高生产效率，或者能否给人们的生活或工作环境带来很大的方便，操作使用方式能否容易被人们所

高速PCB电路的布线设计指南

高速PCB设计指南之一第一篇PCB布线在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。并试着重新再布线，以改进总体效果。对目前高密度的PCB设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。 1 电源、地线的处理既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述：（1）、众所周知的是在电源、地线之间加上去耦电容。（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm 对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用) （3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。 2 数字电路与模拟电路的共地处理现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。

印制电路板PCB的电磁兼容设计

线路板（PCB ）级的电磁兼容设计 1．引言印制线路板（PCB ）是电子产品中电路元件和器件的支撑件，它提供电路元件和器件之间的电气连接，它是各种电子设备最基本的组成部分，它的性能直接关系到电子设备质量的好坏。随着信息化社会的发展，各种电子产品经常在一起工作，它们之间的干扰越来越严重，所以，电磁兼容问题也就成为一个电子系统能否正常工作的关键。同样，随着电于技术的发展，PCB 的密度越来越高，PCB 设计的好坏对电路的干扰及抗干扰能力影响很大。要使电子电路获得最佳性能，除了元器件的选择和电路设计之外，良好的PCB 布线在电磁兼容性中也是一个非常重要的因素。既然PCB 是系统的固有成分，在PCB 布线中增强电磁兼容性不会给产品的最终完成带来附加费用。但是，在印制线路板设计中，产品设计师往往只注重提高密度，减小占用空间，制作简单，或追求美观，布局均匀，忽视了线路布局对电磁兼容性的影响，使大量的信号辐射到空间形成骚扰。一个拙劣的PCB 布线能导致更多的电磁兼容问题，而不是消除这些问题。在很多例子中，就算加上滤波器和元器件也不能解决这些问题。到最后，不得不对整个板子重新布线。因此，在开始时养成良好的PCB 布线习惯是最省钱的办法。有一点需要注意，PCB 布线没有严格的规定，也没有能覆盖所有PCB 布线的专门的规则。大多数PCB 布线受限于线路板的大小和覆铜板的层数。一些布线技术可以应用于一种电路，却不能用于另外一种，这便主要依赖于布线工程师的经验。然而还是有一些普遍的规则存在，下面将对其进行探讨。为了设计质量好、造价低的PCB ，应遵循以下一般原则： 2．PCB 上元器件布局首先，要考虑PCB 尺寸大小。PCB 尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB 尺寸后．再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。电子设备中数字电路、模拟电路以及电源电路的元件布局和布线其特点各不相同，它们产生的干扰以及抑制干扰的方法不相同。此外高频、低频电路由于频率不同，其干扰以及抑制干扰的方法也不相同。所以在元件布局时，应该将数字电路、模拟电路以及电源电路分别放置，将高频电路与低频电路分开。有条件的应使之各自隔离或单独做成一块电路板。此外，布局中还应特别注意强、弱信号的器件分布及信号传输方向途径等问题。在印制板布置高速、中速和低速逻辑电路时，应按照图1－①的方式排列元器件。在元器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题。原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。如图1－②所示。时钟发生器、晶振和CPU 的时钟输入端都易产生噪声，要相互靠近些。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路。如有可能，应另做电路板，这一点十分重要。 2.1 在确定特殊元件的位置时要遵守以下原则： (1) 尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。 (2) 某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。 (3) 重量超过15g 的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。 (4) 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。图1：印制板元器件布置图

电磁兼容PCB

PCB的EMC设计 PCB是构成电子设备的基础，保证PCB的电磁兼容性是整个系统设计的关键，合理正确的PCB的布线和设计应该使得: (l)板上的各部分电路相互间无干扰，都能正常工作; (2)PcB对外的传导发射和辐射发射尽可能降低，达到有关标准要求; (3)外部传导干扰和辐射干扰对PCB上的电路基本无影响。 1.1 PCB设计理论基础 1.电磁兼容设计的带宽在数字电路系统中，电磁兼容设计的带宽与数字电路的工作频率是两个不同的概念，数字系统的工作频率是由信号的重复周期决定的，而电磁兼容性设计的带宽是由信号的上升沿、下降沿决定。器件对电磁辐射的贡献不是取决于系统的工作频率，而是取决于边沿速率。理论研究表明,在进行电磁兼容设计时，主要考虑信号上升沿的十倍频，如公式4一1所示。式中fmax为谐波频率，fr为需要考虑的电磁兼容性的带宽。快速的信号切换时间(边沿速率)将导致回流、串扰、阻尼振荡(振铃)及反射等问题的增加。信号的边沿速率与信号的工作频率是两个不同的概念，高的边沿速率不一定是高的频率。例如在实际的应用中，可能系统的工作频率并不高。但如果信号的上升速率过快的话，将会产生较大振铃现象，同样会带来信号完整性的问题。当振铃信号达到器件所能容忍的极限值时会使器件内部的半导体特性发生变化(电子迁移)、器件发热及功耗加大等现象，造成系统的可靠性降低，并且较快的边沿速率其功耗也越大。信号的边沿速率与器件的输出强度(输出驱动电流)有直接的关系，过强的输出驱动电流除了能够提高信号的边沿速率之外，还会对周围的器件及传输线造成干扰(Crosstalk)。因此对电磁兼容性(EMI)非常敏感的系统，信号边沿速率是重点需要考虑的，而系统的时钟频率反而放在第二位考虑。 2.器件的分布参数系统工作在低频情况下，电阻、电感、电容主要表现为集总参数，但当系统的工作频率较高时，元器件特性就较为复杂，这时候的元件就有很大的分布参数存在，比如分布电感、分布电容、分布互感、分布互电容等。在高频情况下电阻、电感、电容的等效电路如表4一1所示:

EMC设计规范样本

印制电路板的电磁兼容性设计规范引言本人结合自己在军队参与的电磁兼容设计工作实践, 空军系统关于电子对抗进行的两次培训( 雷达系统防雷、电子信息防泄露) 及入司后参与706所杨继深主讲的EMC培训、 701所周开基主讲的EMC培训、自己在地方电磁兼容实验室参与EMC整改的工作体验、特别是国际IEEE 委员发表的关于EMC有关文章、与地方同行的交流体会, 并结合公司的实验情况, 对印制电路板的电磁兼容性设计进行了一下小结, 希望对印制电路板的设计有所作用。需要提醒注意的是: 总结中只是提供了一些最基础的结论, 对具体频率信号的走线长度计算、应考虑的谐波频率、波长、电路板级屏蔽、屏蔽体腔的设计、屏蔽体孔径的大小、数目、进出导线的处理、截止导波管直径、长度的计算及静电防护, 雷电防护等知识没有进行描述。或许有些结论不一定正确, 还需各位指正, 本人将不胜感谢。一、元器件布局印刷电路板进行EMC设计时, 首先要考虑布局, PCB工程师必须和结构工程师、 EMC工程师一起协调进行, 做到两者兼顾, 才能达到事半倍。

首先要考虑印刷电路板的结构尺寸大小, 考虑如何对器件进行布置。如果器件分布很散, 器件之间的传输线可能会很长, 印制线路长, 阻抗增加, 抗噪声能力下降, 成本也会增加。如果器件分布过于集中, 则散热不好, 且邻近线条易受耦合、串扰。因此根据电路的功能单元, 对电路的全部元器件进行总体布局。同时考虑到电磁兼容性、热分布、敏感器件和非敏感器件、 I/O 接口、复位电路、时钟系统等因素。一般来说, 整体布局时应遵守以下基本原则: 1、当线路板上同时存在高、中、低速电路时, 应该按逻辑速度分割: 布置快速、中速和低速逻辑电路时, 高速的器件( 快逻辑、时钟振荡器等) 低速逻辑和存储器, 辐射和交扰的减 2、在单面板或双面板中, 如果电源线走线很长, 应每隔3000mil 对 3、在单面板和双面板中, 滤波电容的走线应先经滤波电容滤波, 再到器件管脚, 使电源电压先经过滤波再给IC 供电, 而且IC 回馈给电源接口

硬件设计技术提高系列-高速电路接口与应用-李晶v0.4

硬件设计技术提高系列高速电路接口与应用V0.4 李晶2011-12

版本作者描述日期 0.1 李晶初始版本，包含LVPECL/LVDS/CML电平的介绍和各种对接方法2011-10-11 0.2 李晶增加电平匹配原则和交流匹配的电容选择2011-11-18 0.3 李晶增加TMDS电平/HDMI总线介绍2011-11-27 0.4 李晶增加HCSL电平介绍2011-12-05 0.5 李晶增加PCI-express总线介绍待定 0.6 李晶增加SATA总线介绍待定 0.7 李晶增加USB3.0总线介绍待定 0.8 李晶增加预加重/去加重/前冲技术介绍待定 0.9 李晶增加预加重/去加重/前冲技术介绍待定

高速电路接口与应用1.1.常用高速差分电平介绍 1.1.1.LVPECL LVPECL电平的输入输出结构如下图，右侧的输入内置了直流偏置电阻： IN+ IN- ●VOH=VCC-0.9V ●VOL=VCC-1.7V ●IOH=22mA ●IOL=6mA PECL电平的特点 ●PECL信号的回流是依靠高电平平面（即VCC）回流的，而不是低电平平面回流。所以，为了尽可能的避免信号被干扰，要求电源平面干扰比较小。也就是说，如果电源平面干扰很大，很可能会干扰PECL信号的信号质量。 ●对于输出门来说，P/N二个管脚不管输出是高还是低，输出的电流总和是一定的（即恒流输出）。恒流输出的特性应该说是所有的差分高速信号的共同特点（LVDS/CML电平也是如此）。这样的输出对电源的干扰很小，因为不存在电流的忽大忽小的变化，这样对电源的干扰自然就比较小。 ●PECL的直流电流能达到14mA，而交流电流的幅度大约为8mA（800mV/100ohm），也就是说PECL的输出门无论是输出高电平还是低电平，都有直流电流流过，换一句话说PECL的输出门（三极管）始终工作在放大区，没有进入饱和区和截至区，这样门的切换速度就可以做得比较快，也就是输出的频率能达到比较高的原因之一。 ●要判断一个PECL/LVPECL电平输入能否被正常接收，不仅要看交流幅度能否满足输入管脚灵敏度的要求，而且要判断直流幅度是否在正常范围之内（即在VCC-1.3V左右，不能偏得太大，否则输入门将不能正常接收）。在这一点上与LVDS有很大的差别，务必引起注意。 1.1. 2.LVDS LVDS的输入结构如图所示，IN+与IN-输入差分阻抗为100，为适应共模电压宽范围内的变化，输入级还包括一个自动电平调整电路，该电路将共模电压调整为一固定值，该电路后面是一个施密特触发器。施密特触发器为防止不稳定，设计有一定的滞回特性，施密特后级是差分放大器。

电磁兼容设计的10个基本理论问题解释

电磁兼容设计的10个基本理论问题解释 1. 为什么要对产品做电磁兼容设计？答：满足产品功能要求、减少调试时间，使产品满足电磁兼容标准的要求，使产品不会对系统中的其它设备产生电磁干扰。 2. 对产品做电磁兼容设计可以从哪几个方面进行？答：电路设计（包括器件选择）、软件设计、线路板设计、屏蔽结构、信号线/电源线滤波、电路的接地方式设计。 3. 在电磁兼容领域，为什么总是用分贝（dB）的单位描述？答：因为要描述的幅度和频率范围都很宽，在图形上用对数坐标更容易表示，而dB 就是用对数表示时的单位。 4. 为什么频谱分析仪不能观测静电放电等瞬态干扰？答：因为频谱分析仪是一种窄带扫频接收机，它在某一时刻仅接收某个频率范围内的能量。而静电放电等瞬态干扰是一种脉冲干扰，其频谱范围很宽，但时间很短，这样频谱分析仪在瞬态干扰发生时观察到的仅是其总能量的一小部分，不能反映实际的干扰情况。 5. 在现场进行电磁干扰问题诊断时，往往需要使用近场探头和频谱分析仪，怎样用同轴电缆制作一个简易的近场探头？答：将同轴电缆的外层（屏蔽层）剥开，使芯线暴露出来，将芯线绕成一个直径1~2 厘米小环（1~3匝），焊接在外层上。 6. 测量人体的生物磁信息是一种新的医疗诊断方法，这种生物磁的测量必须在磁场屏蔽室中进行，这个屏蔽室必须能屏蔽从静磁场到1GHz 的交变电磁场，请提出这个屏蔽室的设计方案。答：首先考虑屏蔽材料的选择问题，由于要屏蔽频率很低的磁场，因此要使用高导磁率的材料，比如坡莫合金。由于坡莫合金经过加工后，导磁率会降低，必须进行热处理。因此，屏蔽室要作成拼装式的，由板材拼装而成。事先将各块板材按照设计加工好，然后进行热处理，运输到现场，十分小心的进行安装。每块板材的结合处要重叠起来，以便形成连续

PCB电磁兼容性设计报告

PCB电磁兼容性设计报告学科专业：测控技术与仪器本科生：张亚新学号：445 班号：232121 指导教师：宋恒力中国地质大学（武汉）自动化学院 2014年10月24号

综述： PCB电磁兼容性设计摘要：随着信息化社会的发展，电子设备已被广泛应用于各个领域。各种电了产品趋向于小型化、智能化，电子元器件也趋向于体积更小、速度更高、集成度更大，这也导致了他们在其周围空间产生的电磁场点评的不断增加。由此带来的电磁兼容问题也日益严重。所以，电磁兼容问题也就成为一个电工系统能否正常工作的关键。同样，随着电子技术的飞速发展，印刷电路板（PCB）的密度越来越高，其设计的好坏对电路的干扰及抗干扰能力影响很大。因此，对PCB进行电磁兼容性(EMC)设计是非常重要的，保证PCB的电磁兼容性是整个系统设计的关键。本文就EMC的历史发展及其在未来电子信息时代中的应用进行分析，介绍电磁干扰的产生机理和原因，并提出了相应抗干扰设计的措施。关键词：信息化；电磁兼容（EMC）；电磁兼容性；PCB；目录一：引言.................................................... 错误!未定义书签。二：电磁干扰与电磁兼容概述 . (4) 1、早期历史概述 (5) 2、EMC 技术是随着干扰问题的日趋严重而发展的 (6) 3、电磁干扰对电子计算机等系统设施的危害 (6) 4、EMC在军事领域的发展状况 (7) 三：电磁兼容学科的发展历史 (5) 四：我国EMC技术的发展状况 (8) 五：抗干扰措施与电磁兼容性研究 (8) 1、电路板设计的一般规则 (9) 2、电路板及电路抗干扰措施 (9) 六：电磁兼容学科发展趋势 (10) 七：小结 (12) 参考文献 (13)

高速数字电路设计与实现-Read

高速数字电路设计与实现 ?高速数字电路简介 ?信号完整性 ?电路的调试与测试 ?电路板级设计 1、高速数字电路简介 ?电磁继电器、电子管、晶体管、集成电路 ?空中飞线连接、单面敷铜板、双层电路板、多层电路板 ?从数字电路的发展来看，高速是电路发展的趋势 ?高速数字设计和低速数字设计相比最大差异在于无源元件的行为。这些无源元件包括导线、电路板、集成电路的封装和电路板上的过孔等等。 ?在低速电路中，无源电路元件仅有封装部分对电路造成部分的影响 ?在高速电路中，所有无源电路元件都影响电路的性能。 ?高速数字设计就是研究这些无源电路元件对电路造成的各种影响，如：对信号传输的影响（振铃和反射），信号间的相互作用（串扰），和自然界的相互作用（电磁干扰）等等 ?到底多高的速度才能称为高速？ –目前还没有一个权威的频率界限，工程上一般认为超过30MHz就是高速电路，也有的人认为是25MHz 或50MHz。 –然而在高速电路的设计中，我们更关心的是信号的上升、下降时间。对于频率不高，但是边沿陡峭的信号仍然会存在某些高频信号的特性。 –由于频率较高的信号边沿必定很陡，所以通常把这二者混为一谈。 ?而在高速电路中，由于时钟速率的提高，电路中的连线不能够再被当作理想导线，应该看成是传输线，电路通常需要用分布参数模型来分析 ?工程上一般认为，对于印刷电路板上的走线或点对点的电导线长度只要大于上升沿长度的1/6，电路就体现出分布参数特性。 2、信号完整性 ?由集成电路芯片构成的电子系统更是朝着大规模、小体积、高速度的方向发展的。 ?信号完整性（Signal Integrity,简称SI）是指在信号线上的信号质量，即实际传输信号与理想信号的一致