异步时序逻辑电路分析方法案例说明
异步时序逻辑电路分析方法案例说明
下图8.41为一multisim 的仿真的异步时序逻辑电路，试调试电路，分析该电路的功能。
图8.41 异步时序逻辑电路
由图8.41可知，FF1的时钟信号输入端是由FF0的输出相连，所以该电路为异步时序
逻辑电路。具体分析方法如下：
1.写方程式
时钟方程：FF 0和FF 2由CP 的下降沿触发，CP CP CP ==20。 FF 1由Q 0的输出的下降沿触发，01Q CP = 输出方程：n
Q Y 2= 驱动方程：1,020==K Q J n ；1,111==K J ;1,2012==K Q Q J n n
状态方程： n n n n n Q Q Q K Q J Q 02000010=+=+,CP 下降沿有效；
n n n n Q Q K Q J Q 1111111=+=+，Q0下降沿有效；
n n n n n n Q Q Q Q K Q J Q 201222212=+=+，CP 下降沿有效
2.列状态转换真值表
上述状态方程只有在满足时钟条件后，将现态的各种取值代入计算才是有效的。设现态
为000012=n
n
n
Q Q Q ，代入状态方程，可得表8.8所示的状态转换真值表。下面对表8.9做简单说明：表中第一行取值，在现态000012=n
n
n
Q Q Q 时，先计算Q 2和Q 0的次态为
011012=++n n Q Q ，由于CP1=Q0，其由0跃变1为正跃变（上升沿），故FF1保持0态不变，
这时0011
1112=+++n n n Q Q Q 。表中第二行取值，在现态为001012=n n n Q Q Q 时，得
001012=++n n Q Q ，故此时CP 1=Q 0，信号由1变成0，为负跃变（下降沿），使FF 1由0态翻
转为1态，这时0101
1112=+++n n n Q Q Q 。其余以此类推。
3.逻辑功能说明
有表8.9可知，在输入第5个计数脉冲时，返回初始000状态，同时Y 输出一个负跃变
信号，因此该电路为异步五进制计数器。 4.状态转换图和时序图
如下图8.42所示。
Q 2Q 1Q 0
/Y
CP Q 0
Q 1Q 2
(a)状态转换图 (b)时序图
图8.42 状态转换图和时序图
时序逻辑电路的分析方法
7.2 时序逻辑电路的分析方法 时序逻辑电路的分析：根据给定的电路，写出它的方程、列出状态转换真值表、画出状态转换图和时序图，而后得出它的功能。 7．2．1同步时序逻辑电路的分析方法 同步时序逻辑电路的主要特点：在同步时序逻辑电路中，由于所有触发器都由同一个时钟脉冲信号CP来触发，它只控制触发器的翻转时刻，而对触发器翻转到何种状态并无影响，所以，在分析同步时序逻辑电路时，可以不考虑时钟条件。 1、基本分析步骤 1）写方程式： 输出方程：时序逻辑电路的输出逻辑表达式，它通常为现态和输入信号的函数。 驱动方程：各触发器输入端的逻辑表达式。 状态方程：将驱动方程代入相应触发器的特性方程中，便得到该触发器的状态方程。 2）列状态转换真值表： 将电路现态的各种取值代入状态方程和输出方程中进行计算，求出相应的次态和输出，从而列出状态转换真值表。如现态的起始值已给定时，则从给定值开始计算。如没有给定时，则可设定一个现态起始值依次进行计算。 3）逻辑功能的说明： 根据状态转换真值表来说明电路的逻辑功能。 4）画状态转换图和时序图： 状态转换图：是指电路由现态转换到次态的示意图。 时序图：是在时钟脉冲CP作用下，各触发器状态变化的波形图。 5）检验电路能否自启动 关于电路的自启动问题和检验方法，在下例中得到说明。
2、分析举例 例、试分析下图所示电路的逻辑功能，并画出状态转换图和时序图。 解：由上图所示电路可看出，时钟脉冲CP加在每个触发器的时钟脉冲输入端上。因此，它是一个同步时序逻辑电路，时钟方程可以不写。 ①写方程式： 输出方程： 驱动方程： 状态方程： ②列状态转换真值表： 状态转换真值表的作法是： 从第一个现态“000”开始，代入状态方程，得次态为“001”，代入输出方程，得输出为“0”。 把得出的次态“001”作为下一轮计算的“现态”，继续计算下一轮的次态值和输出值。
第六章时序逻辑电路
第六章时序逻辑电路 一、选择题 1．同步计数器和异步计数器比较，同步计数器的显著优点是。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。 2．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。 A.4 B.5 C.9 D.20 3．下列逻辑电路中为时序逻辑电路的是。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4.N个触发器可以构成最大计数长度（进制数）为的计数器。 A.N B.2N C.N2 D.2N 5.N个触发器可以构成能寄存位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 6．五个D触发器构成环形计数器，其计数长度为。 A.5 B.10 C.25 D.32 7．同步时序电路和异步时序电路比较，其差异在于后者。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 8．一位8421BCD码计数器至少需要个触发器。 A.3 B.4 C.5 D.10 9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少 应使用级触发器。 A.2 B.3 C.4 D.8 10．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 11．用二进制异步计数器从0做加法，计到十进制数178，则最少需要个触发器。 A.2 B.6 C.7 D.8 E.10 12．某电视机水平-垂直扫描发生器需要一个分频器将31500H Z的脉冲转换为60H Z的脉冲，欲构成此分频器至少需要个触发器。 A.10 B.60 C.525 D.31500
时序逻辑电路的组成及分析方法案例说明
时序逻辑电路的组成及分析方法案例说明 一、时序逻辑电路的组成 时序逻辑电路由组合逻辑电路和存储电路两部分组成，结构框图如图5-1所示。图中外部输入信号用X （x 1，x 2，… ，x n ）表示；电路的输出信号用Y （y 1，y 2，… ，y m ）表示；存储电路的输入信号用Z （z 1，z 2，… ，z k ）表示；存储电路的输出信号和组合逻辑电路的内部输入信号用Q （q 1，q 2，… ，q j ）表示。 x x y 1 y m 图8.38 时序逻辑电路的结构框图 可见，为了实现时序逻辑电路的逻辑功能，电路中必须包含存储电路，而且存储电路的输出还必须反馈到输入端，与外部输入信号一起决定电路的输出状态。存储电路通常由触发器组成。 2、时序逻辑电路逻辑功能的描述方法 用于描述触发器逻辑功能的各种方法，一般也适用于描述时序逻辑电路的逻辑功能，主要有以下几种。 （1）逻辑表达式 图8.3中的几种信号之间的逻辑关系可用下列逻辑表达式来描述： Y =F (X ，Q n ) Z =G (X ，Q n ) Q n +1=H (Z ，Q n ) 它们依次为输出方程、状态方程和存储电路的驱动方程。由逻辑表达式可见电路的输出Y 不仅与当时的输入X 有关，而且与存储电路的状态Q n 有关。 （2）状态转换真值表 状态转换真值表反映了时序逻辑电路的输出Y 、次态Q n +1与其输入X 、现态Q n 的对应关系，又称状态转换表。状态转换表可由逻辑表达式获得。 （3）状态转换图
状态转换图又称状态图，是状态转换表的图形表示，它反映了时序逻辑电路状态的转换与输入、输出取值的规律。 （4）波形图 波形图又称为时序图，是电路在时钟脉冲序列CP的作用下，电路的状态、输出随时间变化的波形。应用波形图，便于通过实验的方法检查时序逻辑电路的逻辑功能。 二、时序逻辑电路的分析方法 1.时序逻辑电路的分类 时序逻辑电路按存储电路中的触发器是否同时动作分为同步时序逻辑电路和异步时序逻辑电路两种。在同步时序逻辑电路中，所有的触发器都由同一个时钟脉冲CP控制，状态变化同时进行。而在异步时序逻辑电路中，各触发器没有统一的时钟脉冲信号，状态变化不是同时发生的，而是有先有后。 2.时序逻辑电路的分析步骤 分析时序逻辑电路就是找出给定时序逻辑电路的逻辑功能和工作特点。分析同步时序逻辑电路时可不考虑时钟，分析步骤如下： （1）根据给定电路写出其时钟方程、驱动方程、输出方程； （2）将各驱动方程代入相应触发器的特性方程，得出与电路相一致的状态方程。 （3）进行状态计算。把电路的输入和现态各种可能取值组合代入状态方程和输出方程进行计算，得到相应的次态和输出。 （4）列状态转换表。画状态图或时序图。 （5）用文字描述电路的逻辑功能。 3.案例分析 分析图8.39所示时序逻辑电路的逻辑功能。 图8.39 逻辑电路 解:该时序电路的存储电路由一个主从JK触发器和一个T触发器构成，受统一的时钟CP控制，为同步时序逻辑电路。T触发器T端悬空相当于置1。 （1）列逻辑表达式。 输出方程及触发器的驱动方程分别为
Moore型同步时序逻辑电路的设计与分析
实验九Moore型同步时序逻辑电路的分析与设计 22920132203686 薛清文周2下午实验 一．实验目的： 1.同步时序逻辑电路的分析与设计方法 2.D，JK触发器的特性机器检测方法。 2.掌握时序逻辑电路的测试方法。 3.了解时序电路自启动设计方法。 4.了解同步时序电路状态编码对电路优化作用。 二．实验原理： 二、 1.Moore同步时序逻辑电路的分析方法： 时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电路的功能。 2.Moore同步时序逻辑电路的设计方法： （1）分析题意，求出状态转换图。 （2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。（3）重新确定电路状态数N，求出触发器数n，触发器数按下列公式求：2n-1 实验十Moore型同步时序逻辑电路的分析与设计 一．实验目的： 1.同步时序逻辑电路的分析与设计方法 2.掌握时序逻辑电路的测试方法。 二．实验原理： 1.Moore同步时序逻辑电路的分析方法： 时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电路的功能。 2.Moore同步时序逻辑电路的设计方法： （1）分析题意，求出状态转换图。 （2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。（3）重新确定电路状态数N，求出触发器数n，触发器数按下列公式求：2n-1 （7）利用卡诺图如图2，求状态方程、驱动方程。 （8）自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整的 状态转换图，如图3所示，检查是否能自启动。 第 6 章 异步时序逻辑电路 异步时序逻辑电路中没有统一的时钟脉冲信号，电路状态的改变是外部输入信号变 化直接作用的结果。 根据电路结构和输入信号形式的不同，异步时序逻辑电路可分为脉冲异步时序逻辑 电路和电平异步时序逻辑电路两种类型。 两类电路均有 Mealy 型和 Moore 型两种结构模型。 6.1 脉冲异步时序逻辑电路 6.1.1 概述 一、结 构 脉冲异步时序电路的一般结构如下图所示。 图中，存储电路可由时钟控制触发器或非时钟控制触发器组成。 二、输入信号的形式与约束 1.输入信号为脉冲信号; 2.输入脉冲的宽度必须保证触发器可靠翻转; 3.输入脉冲的间隔必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才 能到来; 4.不允许两个或两个以上输入端同时出现脉冲。对 n 个输入端的电路，其一位输入 只允许出现 n+1 种取值组合，其中有效输入种取值组合为 n 种。 三、输出信号的形式 脉冲异步时序逻辑电路的输出信号可以是脉冲信号也可以是电平信号。 6.1.2 脉冲异步时序逻辑电路的分析 一、分析方法与步骤 1. 分析方法 脉冲异步时序逻辑电路的分析方法与同步时序逻辑电路大致相同。 注意两点： ⑴当存储元件采用时钟控制触发器时， 对触发器的时钟控制端应作为激励函数处理。 仅当时钟端有脉冲作用时，才根据触发器的输入确定状态转移方向，否则，触发器 状态不变。 ⑵根据对输入的约束，分析时可以排除两个或两个以上输入端同时出现脉冲以及输 入端无脉冲出现情况，从而使图、表简化。 2. 分析步骤 (1) 写出电路的输出函数和激励函数表达式； (2) 列出电路次态真值表或次态方程组； (3) 作出状态表和状态图； (4) 用文字描述电路的逻辑功能（必要时画出时间图）。 二、 分析举例 例分析下图所示脉冲异步时序逻辑电路，指出该电路功能。 & 解:该电路由两个 J-K 触发器和一个与门组成，有一个输入端 x 和一个输出端 Z，输 出是输入和状态的函数，属于Mealy型脉冲异步时序电路。 ⑴ 写出输出函数和激励函数表达式 Z = xy2y1 J2 = K2 =1 ； C2 = y1 J1 = K1 =1 ； C1 = x ⑵ 列出电路次态真值表 J-K 触发器的状态转移发生在时钟端脉冲负跳变的瞬间，为了强调在触发器时钟端 C1、C2 何时有负跳变产生，在次态真值表中用“↓”表示下跳。仅当时钟端有“↓” 出 现时，相应触发器状态才能发生变化，否则状态不变。 异步时序逻辑电路分析方法案例说明 下图8.41为一multisim 的仿真的异步时序逻辑电路，试调试电路，分析该电路的功能。 图8.41 异步时序逻辑电路 由图8.41可知，FF1的时钟信号输入端是由FF0的输出相连，所以该电路为异步时序 逻辑电路。具体分析方法如下： 1.写方程式 时钟方程：FF 0和FF 2由CP 的下降沿触发，CP CP CP ==20。 FF 1由Q 0的输出的下降沿触发，01Q CP = 输出方程：n Q Y 2= 驱动方程：1,020==K Q J n ；1,111==K J ;1,2012==K Q Q J n n 状态方程： n n n n n Q Q Q K Q J Q 02000010=+=+,CP 下降沿有效； n n n n Q Q K Q J Q 1111111=+=+，Q0下降沿有效； n n n n n n Q Q Q Q K Q J Q 201222212=+=+，CP 下降沿有效 2.列状态转换真值表 上述状态方程只有在满足时钟条件后，将现态的各种取值代入计算才是有效的。设现态 为000012=n n n Q Q Q ，代入状态方程，可得表8.8所示的状态转换真值表。下面对表8.9做简单说明：表中第一行取值，在现态000012=n n n Q Q Q 时，先计算Q 2和Q 0的次态为 011012=++n n Q Q ，由于CP1=Q0，其由0跃变1为正跃变（上升沿），故FF1保持0态不变， 这时0011 1112=+++n n n Q Q Q 。表中第二行取值，在现态为001012=n n n Q Q Q 时，得 001012=++n n Q Q ，故此时CP 1=Q 0，信号由1变成0，为负跃变（下降沿），使FF 1由0态翻 转为1态，这时0101 1112=+++n n n Q Q Q 。其余以此类推。 3.逻辑功能说明 有表8.9可知，在输入第5个计数脉冲时，返回初始000状态，同时Y 输出一个负跃变 信号，因此该电路为异步五进制计数器。 4.状态转换图和时序图 如下图8.42所示。 Q 2Q 1Q 0 /Y CP Q 0 Q 1Q 2 (a)状态转换图 (b)时序图 图8.42 状态转换图和时序图 时序逻辑电路的分析方法 时序逻辑电路的分析：根据给定的电路，写出它的方程、列出状态转换真值表、画出状态转换图和时序图，而后得出它的功能。 同步时序逻辑电路的分析方法 同步时序逻辑电路的主要特点：在同步时序逻辑电路中，由于所有触发器都由同一个时钟脉冲信号CP来触发，它只控制触发器的翻转时刻，而对触发器翻转到何种状态并无影响，所以，在分析同步时序逻辑电路时，可以不考虑时钟条件。 1、基本分析步骤 1）写方程式： 输出方程：时序逻辑电路的输出逻辑表达式，它通常为现态和输入信号的函数。 驱动方程：各触发器输入端的逻辑表达式。 状态方程：将驱动方程代入相应触发器的特性方程中，便得到该触发器的状态方程。 2）列状态转换真值表： 将电路现态的各种取值代入状态方程和输出方程中进行计算，求出相应的次态和输出，从而列出状态转换真值表。如现态的起始值已给定时，则从给定值开始计算。如没有给定时，则可设定一个现态起始值依次进行计算。 3）逻辑功能的说明： 根据状态转换真值表来说明电路的逻辑功能。 4）画状态转换图和时序图： 状态转换图：是指电路由现态转换到次态的示意图。 时序图：是在时钟脉冲CP作用下，各触发器状态变化的波形图。 5）检验电路能否自启动 关于电路的自启动问题和检验方法，在下例中得到说明。 2、分析举例 例、试分析下图所示电路的逻辑功能，并画出状态转换图和时序图。 解：由上图所示电路可看出，时钟脉冲CP加在每个触发器的时钟脉冲输入端上。因此，它是一个同步时序逻辑电路，时钟方程可以不写。 ①写方程式： 输出方程： 驱动方程： 状态方程： ②列状态转换真值表： 状态转换真值表的作法是： 从第一个现态“000”开始，代入状态方程，得次态为“001”，代入输出方程，得输出为“0”。 时序逻辑电路分析例题 1、 分析下图时序逻辑电路。 解： 1、列出驱动方程：111==K J 1//122Q A AQ K J +== 2、列出状态方程： 将驱动方程代入JK 触发器的特性方程Q K JQ Q //*+=得： /1*1Q Q = 212/1//21//2/1*2Q AQ Q Q A Q Q A Q AQ Q +++= 3、列出输出方程： 21//2/1Q Q A Q AQ Y += 4、列出状态转换表： （1）当A=1时： 根据：/1*1Q Q =；21/2/1*2Q Q Q Q Q +=；/ 2/1Q Q Y =得： （2）当A=0时： 根据：/1*1Q Q =；2/1/21*2 Q Q Q Q Q +=；21Q Q Y =得： 5、画状态转换图： 6、说明电路实现的逻辑功能： 此电路是一个可逆4进制（二位二进制）计数器，CLK 是计数脉冲输入端，A 是加减控制端，Y 是进位和借位输出端。当控制输入端A 为低电平0时，对输入的脉冲进行加法计数，计满4个脉冲，Y 输出端输出一个高电平进位信号。当控制输入端A 为高电平1时，对输入的脉冲进行减法计数，计满4个脉冲，Y 输出端输出一个高电平借位信号。 2、如图所示时序逻辑电路，试写出驱动方程、状态方程，画出状态图，说明该电路的功能。 ()()n n n n n n n n n n n n n n Q XQ Q Q X Q Q X Q Q Q X Q Q X Q Q X Q 0 1 1 1 1 010110 11+=⊕=+=⊕=++ 输出方程 ()01Q Q X Z ⊕= 1、 状态转换表，如表所示。状态转换图，略。 CP X Z 《时序逻辑电路》练习题及答案 []分析图P6-1 时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 图P6-1 [解] 驱动方程：3 1 1 Q K J= =，状态方程：n n n n n n n Q Q Q Q Q Q Q 1 3 1 3 1 3 1 1 ⊕ = + = + ； 1 2 2 Q K J= =，n n n n n n n Q Q Q Q Q Q Q 1 2 2 1 2 1 1 2 ⊕ = + = + ； # 3 3 2 1 3 Q K Q Q J= =，，n n n n Q Q Q Q 1 2 3 1 3 = + ； 输出方程：3 Q Y= 由状态方程可得状态转换表，如表6-1所示；由状态转换表可得状态转换图，如图A6-1所示。电路可以自启动。 表6-1 n n n Q Q Q 1 2 3 Y Q Q Q n n n1 1 1 2 1 3 + + +n n n Q Q Q 1 2 3 , Y Q Q Q n n n1 1 1 2 1 3 + + + 000 001 010 011 0010 0100 0110 — 1000 100 101 110 111 0001 0111 0101 ； 0011 图A6-1 电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。 []试分析图P6-2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入逻辑变量。 # 图P6-2 [解] 驱动方程：2 1 Q A D=， 2 1 2 Q Q A D= 状态方程： n n Q A Q 2 1 1 = + ， ) ( 1 2 2 1 1 2 n n n n n Q Q A Q Q A Q+ = = + 输出方程：2 1 Q Q A Y=表6-2 @ 由状态方程可得状态转换表，如表6-2所示；由状态转换表 可得状态转换图，如图A6-2所示。 电路的逻辑功能是：判断A是否连续输入四个和四个以上 “1”信号，是则Y=1，否则Y=0。 图A6-2 []试分析图P6-3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。 、 图P6-3 [解] 3 2 1 Q Q J=，1 1 = K； 1 2 Q J=， 3 1 2 Q Q K=； 2 3 2 1 3 Q K Q Q J= =， = +1 1 n Q 3 2 Q Q· 1 Q； 2 1 1 2 Q Q Q n= + +2 3 1 Q Q Q； 3 2 3 2 1 1 3 Q Q Q Q Q Q n+ = + Y = 3 2 Q Q 电路的状态转换图如图A6-3所示，电路能够自启动。 ' 图A6-3 n n Q AQ 1 2 Y Q Q n n1 1 1 2 + + 000 < 001 010 011 100 111 110 101 010 $ 100 110 001 111 100 010 000 第六章 时序逻辑电路 【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 Y 图P6.3 【解】驱动方程: 11323131233 J =K =Q J =K =Q J =Q Q ;K =Q ?? ??? 输出方程:3Y Q = 将驱动方程带入JK 触发器的特性方程后得到 状态方程为: n+11313131n 1 2121221n+1 3321 Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q +?=+=?=+=⊕??=?e 电路能自启动。状态转换图如图 【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入逻辑变量。 图A6.3 Y 图P6.5 【解】 驱动方程: 12 21212() D AQ D AQ Q A Q Q ?=??==+?? 输出方程: 21Y AQ Q = 将驱动方程带入JK 触发器的特性方程后得到状态方程为: n+1 12 n+1 212() Q AQ Q A Q Q ?=??=+?? 电路的状态转换图如图 1 图A6.5 【题 】 分析图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路能否自启动。说明电路实现的功能。A 为输入变量。 A Y 图P6.6 【解】驱动方程: 11221 1 J K J K A Q ==?? ==⊕? 输出方程: 1212Y AQ Q AQ Q =+ 将驱动方程带入JK 触发器的特性方程后得到状态方程为: n+111 n+1 2 12 Q Q Q A Q Q ?=??=⊕⊕?? 电路状态转换图如图。A ＝0时作二进制加法计数，A ＝1时作二进制减法计数。 01图A6.6 【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 7．2．2异步时序逻辑电路的分析方法 异步时序逻辑电路的分析方法和同步时序逻辑电路的基本相同，但在异步时序逻辑电路中，只有部分触发器由计数脉冲信号源CP触发，而其它触发器则由电路内部信号触发。 在分析异步时序逻辑电路时，应考虑各个触发器的时钟条件，即应写出时钟方程。这样，各个触发器只有在满足时钟条件后，其状态方程才能使用。这也是异步时序逻辑电路在分析方法上与同步时序逻辑电路的根本不同点，应引起足够的重视。 分析举例 例、试分析下图所示电路的逻辑功能，并画出状态转换图和时序图。 解：由上图可看出，FF1的时钟信号输入端未和输入时钟信号源CP相连，它是由FF0的Q0端输出的负跃变信号来触发的，所以是异步时序逻辑电路。 ①写方程式： 时钟方程：ＣＰ０＝ＣＰ２＝ＣＰ FF０和FF２由CP的下降沿触发。 ＣＰ１＝Ｑ０ FF１由Q０输出的下降沿触发。 输出方程： 驱动方程： 状态方程： ②列状态转换真值表： 状态方程只有在满足时钟条件后，将现态的各种取值代入计算才是有效 的。 设现态为＝000，代入输出方程和状态方程中进行计算，可以得出该逻辑电路的状态转换真值表： 现态次态 输 出 时钟脉冲 Y C P2 C P1 C P0 0000010 0010100 0100110 0111000 1000001 表中的第一行取值，在现态＝000时，先计算次态为＝01，由于CP１＝Q０，其由0跃到1为正跃变，故FF１保持0态不变，这时 ＝001。表中的第二行取值，在现态为＝001时，得＝00，这时CP１＝Ｑ０由1跃到0为负跃变，FF１由0态翻到1态，这时＝010。其余依此类推。 ③逻辑功能说明： 由上表可看出，该电路在输入第5个计数脉冲时，返回初始的000状态，同时输出端Y输出一个负跃变的进位信号，因此，该电路为异步五进制计数器。 ④状态转换图和时序图。 时序逻辑电路应用举例 1 抢答器 在智力竞赛中，参赛者通过抢先按动按钮，取得答题权。图1是由4个D触发器和2个“与非”门、1个“非”门等组成的4人抢答电路。抢答前，主持人按下复位按钮SB，4个D触发器全部清0，4个发光二极管均不亮，“与非”门G1输出为0，三极管截止，扬声器不发声。同时，G2输出为1，时钟信号CP经G3送入触发器的时钟控制端。此时，抢答按钮SB1~SB4未被按下，均为低电平，4个D 触发器输入的全是0，保持0状态不变。时钟信号CP可用555定时器组成多谐振荡器的输出。 当抢答按钮SB1~SB4中有一个被按下时，相应的D触发器输出为1，相应的发光二极管亮，同时，G1输出为1，使扬声器响，表示抢答成功，另外G1输出经G2反相后，关闭G3，封锁时钟信号CP，此时，各触发器的时钟控制端均为1，如果再有按钮被按下，就不起作用了，触发器的状态也不会改变。抢答完毕，复位清零，准备下次抢答。图1四人抢答器 2。八路彩灯控制器 八路彩灯控制器由编码器、驱动器和显示器（彩灯）组成，编码器根据彩灯显示的花型按节拍送出八位状态编码信号，通过驱动器使彩灯点亮、熄灭。图2给出的八路彩灯控制器电路图中，编码器用两片双向移位寄存器74LS194实现，接成自启动脉冲分配器（扭环形计数器），其中D1为左移方式，D2为右移方式。驱动器电路如图3，当寄存器输出Q为高电平时，三极管T导通，继电器K通电，其动合触点闭合，彩灯亮；当Q为低电平时，三极管截止，继电器复位，彩灯灭。 图2 八路彩灯控制器电路 工作时，先用负脉冲清零，使寄存器输出全部为0，然后在节拍脉冲（可由555定时器构成的多谐振荡器输出）的控制下，寄存器的各个输出Q按下表所示的状态变化，每8个节拍重复一次。这里假定8路彩灯的花型是：由中间向两边对称地逐次点亮，全亮后，再由中间向两边逐次熄灭。 图3 驱动器电路 寄存器输出状态 A、与当时的输入信号有关，与电路的原状态无关。 B、与当时的输入信号有关，与电路的原状态有关。 C、与当时的输入信号无关，与电路的 原状态有关。 D、 2、时序逻辑电路中必须含有： A、存储电路 B、编码器 C、加法器 D、 3、同步时序逻辑电路所有触发器的时钟输入端都接同一个时钟脉冲。 A、各触发器不同时具备触发翻转的条 件 B、各触发器同时具备触发翻转的条件 C、各触发器的触发翻转有先有后 D、 4、异步时序逻辑电路各触发器的时钟输入所接不是同一的时钟脉冲。 A、结构简单，速度快 B、结构复杂，速度慢 C、结构简单，速度慢 D、 5、异步时序逻辑电路，各触发器： A、触发翻转有先有后 B、同时触发翻转 C、无法确定 D、 第二题、多项选择题（每题2分，5道题共10分） 1、时序逻辑电路从结构上讲，包含有： A、存储元件 B、触发器或含有反馈延迟电路 C、译码器 2、时序逻辑电路的输出信号： A、与当时的输入信号无关 B、与当时的输入信号有关 C、与电路的原状态有关 D、与电路的原状态无关 3、同步时序逻辑电路： A、所有触发器的时钟输入端都接同一个时钟脉冲 B、各触发器同时具备触发翻转的条件 C、速度快；结构简单 D、速度快；结构复杂 4、时序逻辑电路的逻辑功能可用（）来描述。 A、状态方程 B、状态表 C、状态图 D、时序图 5、时序逻辑电路的分析是指已知逻辑图： A、列写逻辑方程式 B、计算状态表 C、画电路的状态图 D、画电路的时序图 E、判定电路的功能 第三题、判断题（每题1分，5道题共5分） 1、时序逻辑电路中必须含有存储电路。 正确错误 2、时序逻辑电路中的存储电路只能用延迟元件组成，不能用触发器构成。 正确错误 3、同步时序逻辑电路各触发器同时具备触发翻转的条件。 正确错误 4、异步时序逻辑电路结构简单，速度慢。 异步时序逻辑电路的设计 1.实验目的 熟悉并掌握脉冲异步逻辑电路的分析方法，加深对异步时序逻辑电路的理解，掌握时序逻辑电路的设计方法及如何消除临界竞争。 2.实验器材 二输入与非门74LS00 反向器 74LS04 三输入与非门 74LS10 3.实验内容 用电平异步时序逻辑电路实现下沿触发的D 触发器 典型输入时间图如下： X2(CP) X1(D) Z(Q) 2 6 1 5 7 1 6 3 4 3 1 6 7 5 5 8 4 5 4.实验步骤 建立原始流程表按照输入信号的变化进行时间的划分，由题意可知设立8中不同状态，见上图 画出原始流程表： 状态激励状态及输出 X2X1 00 01 11 10 1 ①/02/0 D/d 3/0 2 1/0 ②/04/0 d/d 3 1/0 d/d 4/0 ③/0 4 d/d 5/d ④/03/0 5 8/1 ⑤/16/1 D/d 6 d/d 5/1 ⑥/17/1 7 1/d d/d 6/1 ⑦/1 8 ⑧/15/1 d/d 7/1 化简流程表 2 Y 3 Y Y 4 2, 5 2,5 Y 5 N N N N 6 N N N N Y Y2 Y1 0 1 0 1 7 N N N N Y N 8 N N N N Y Y N 1 2 3 4 5 6 7 画出状态合并图： 选择最小闭覆盖{（231）（4）（568）（7）}并且用ABCD 分别表示： 画出状态相邻图; A D B C 1 2 3 8 7 4 5 6 A D C B Y2Y1 X2X1 Y2Y1 X2X1 X2X1 Y2Y1 状态编码设二次状态用y2y1表示，用00,01,11,10分别表示A,B,C,D 四种状态，最简二进制流程表如图; 二次状态 Y2Y1 激励函数/Y2Y1和输出Z X2X1=00 X2X1=01 X2X1=11 X2X1=10 00 00/0 00/0 01/0 00/0 01 Dd/d 11/d 01/0 00/0 11 11/1 11/1 11/1 10/1 10 00/d dd/d 11/1 10/1 画出卡诺图并求出激励函数和输出函数; Y2； 00 01 11 10 00 0 0 0 0 01 d 1 0 0 11 1 1 1 1 10 0 d 1 1 Y2=1 2 2 221 y x x y x y ?? Y1; 00 01 11 10 00 0 0 1 0 01 d 1 1 0 11 1 1 1 0 10 0 1 Y1=2 1 2 111 x y x x y x ?? Z 00 01 11 10 00 0 0 0 0 01 d d 时序逻辑电路分析例题 解： 1、列出驱动方程:丿严K严1 J2= K2= AQ{+A Q 2、列出状态方程： 将驱动方程代入JK触发器的特性方程。=JQ1 + K'Q得: Q\ = Q\ Q； = AQ[Q!2 + + A0Q 3、列出输出方程： Y = AQ；Q^A,Q.Q2 4、列出状态转换表： (1)当A二1 时： 根据：Q；=Q(； O；=a@+QQ；= Q[Qi得： (2)当A二0 时: 根据：e；=Q[； 6、说明电路实现的逻辑功能： 此电路是一个可逆4进制(二位二进制)计数器，CLK是计数脉冲输入端，A 是加减控制端，Y是进位和借位输出端。当控制输入端A为低电平0时，对输入的脉冲进行加法计数，计满4个脉冲，Y输出端输出一个高电平进位信号。当控制输入端A为高电平1时，对输入的脉冲进行减法计数，计满4个脉冲，Y输岀端输出一个高电平借位信号。 2、如图所示时序逻辑电路，试写出驱动方程、状态方程，画出状态图，说明该电路的功能。 解：驱动方程 J.=X?Q^{J,=X 十Q；； A=I k=i 状态方程 er* =(X 十0 広"=XQ；'Q'^ + XQ；l Q；； Q；r =(X 十Q；'= XQ；'Q；； + XQ；Q；； 输出方程 Z = （x十0也 1、状态转换表，如表所示。状态转换图，略。 2、这是一个3进制加减讣数器，当X二0时为加计数器，计满后通过Z 向高位进位；X二1时为减计数器，计满后通过Z向高位借位；能 自启动。 例3 0）,要求 （1）画出状态转换图。 （2）画出时序图。 （3）说明是多少进制计数器。 答：(1) (2)时序图 4、分析下图所示时序逻辑电路，写出电路的驱动方程、状态方程和输出方程, 画岀电路的状态转换图，说明电路实现的的逻辑功能。A为输入变量。 解： (1)列写方程驱动方程：触发器的驱动方程为： D、= Q[ D2 = A十? 十Q2 （2）列写方程驱动方程： 触发器的特性方程为：Q"=D 将驱动方程代入特性方程可得状态方程为： CLK- CP实验十 Moore型同步时序逻辑电路的分析与设计
第六章 异步 时序逻辑电路 教案
异步时序逻辑电路分析方法案例说明
同步时序逻辑电路的分析方法
时序逻辑电路分析举例
《时序逻辑电路》练习题及答案
时序逻辑电路课后答案
异步时序逻辑电路分析
时序逻辑电路应用举例
时序逻辑电路的分析
异步时序逻辑电路设计实验报告
时序逻辑电路分析举例