实验二D触发器的设计和仿真
告报验实
哈尔滨工程大学教务处制
实验二D触发器的设计和仿真
一、实验目的
1、学习模拟数字电路单元的基本设计方法。
2、学习Cadence工具下电路设计的基本操作和方法。
3、学习Sprectre工具的仿真操作方法。
二、实验内容
. . . .
本实验通过设计一个异步清零的D触发器电路学习Cadence工具下电路的设计和仿真方法。实验内容包括：完成反相器、与非门、传输门电路的设计和仿真验证；完成各个单元电路symbol的建立；利用建立的单元电路symbol完成D触发器电路的设计和仿真；分析仿真结果。该电路设计采用上华CSMC0.5umCMOS工艺设计，工作电压5V。
三、实验步骤
、登陆到UNIX系统。1在登陆界面，输入用户名和密码，用户名和密码都为学生学号。
2、Cadence的启动。
启动Cadence软件的命令有很多，不同的启动命令可以启动不同的工具集，常用的启动命令有icfb,icca等，也可以单独启动单个工具。
3、原理图的输入。
（1）Composer的启动。在CIW窗口新建一个单元的Schematic视图。（2）添加器件。在comparator schematic窗口点击Add-Instance 或者直接点i,就可以选择所需的器件。
（3）添加连线。执行Add-Wire，将需要连接的部分用线连接起来。
（4）添加管脚。执行Add-Pin和直接点p，弹出添加管脚界面。（5）添加线名。为设计中某些连线添加有意义的名称有助于
在 . . . . 波形显示窗口中显出该条线的信号名称，也可以帮助检查电路错误。点击Add-Wire Name，弹出新窗口，为输入输出线添加名称。为四端的MOS器件的衬底添加名称vdd！或gnd！，其中！表示全局变量。（6）添加电源信号。选择Vdd和Gnd的symbol各一个，在两个symbol 之间连接一个vdc，设置直流电压5V。
（6）保存并检查。点击schematic窗口上的Check and Save按钮，察看是否有警告或者错误。如果有，察看CIW窗口的提示。
4、电路仿真。
（1）启动模拟仿真环境。在comparator schematic窗口，选择
Tools-Analog Environment，弹出模拟仿真环境界面。
（2）选择仿真器。在仿真窗口，选择Setup-Simulator/Directory/Host，设置仿真器为spectre，然后点击OK。
（3）设置模型库。
（4）设置分析类型。在仿真窗口，点击Choose Analyses按钮，弹出Choose Analyses窗口，该窗口中列出了各种仿真类型，在本实验中只需进行瞬态仿真，所以选择tran，时间设为3um。
（5）设置设计变量，在仿真窗口中，点击Edit Variables 按钮，弹出变量设置窗口，点击Copy From按钮，整个设计本扫描一遍，设计中的各个变量被列出来。
（6）创建网表。选择Simulation-Netlist-Create，产生了该设计的网表。（7）设置波形显示工具。Cadence中有两种波形显示工具：
AWD . . . . 和wavescane，在仿真窗口选择Session-assign，在弹出的窗口中可以
选择波形显示工具为AWD或wavescane。
（8）选择输出结果显示信号。
（9）进行仿真。选择Simulation-Run，或者直接点击仿真窗口右下角
的Run按钮来启动仿真，仿真开始过程中，在CIW窗口会出现一系
列仿真信息，另外会弹出一个Spectre输出窗口。仿真结束会自动弹
出波形显示窗口。
（10）观察波形，看是否满足设计要求。
重复以上步骤完成反相器、传输门、与非门和D触发器电路的设计
和仿真。
四、实验结果
1.首先从最基本的非门电路做起，主要由一个pmos管与nmos管组
成。下面分别是其电路图、符号图、仿真图。
（1）.反相器电路图
. . . .
反相器符号图）2.（
反相器化简符号图.
（3） . . . .
反相器仿真图.（3）
2.是由两个做的第二个电路是与非门电路，它的构造相对复杂一点，管组成，下面是它的电路图、符号图、仿真图。pmos管与两个
nmos . . . . （1）.与非门电路图
（2）.与非门符号
图 . . . .
与非门仿真图.3）
（
3）就是一种传输模传输门（TG.做的第三个电路图是传输们电路，沟道增强N传输门由一个P沟道和一个CMOS拟信号的模拟开关。
下面是它的电路图、符号图。并联而成，型MOSFET
传输门电路图1
（）. . . . .
传输们符号图2
（）. . . . .
4. 触发器电路的构造比较复杂，它是非门、与非门、传输门的综D 触发器也称为维持组成，D个D触发器该触发器由6与非门合应用，下面是它的电路图、符号图、仿真图、版图。D触发器。-阻塞边沿
触发器电路图）.D1
（
仿真结果2（）.
触发器的子电路版图.D3（）
. . . .
触发器的版图D4（）. 完整
. . . .
五、实验结果分析
1.非门电路：从仿真结果来看，给予电路一定的信号后电路的输入与输出结果是相反的，当输入为1时输出为0，输入为0时输出为1.虽然波形有一些失真，但不影响实验结果。
3.传输门：MOSFET的输出特性在原点附近呈线性对称关系，因而
它们常用作模拟开关。在数字逻辑电路设计中，传输门左端为输入，右端为输出，上端C反、下端C为控制端，当C反为0，C为1时TG门开通，此时右端输出out=左端输入in。
4.D触发器：D触发器该触发器由6个与非门组成，其中G1和G2
构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳
沿 . . . .
那么CP 高电平期间输入端出现干扰信号，前加入输入信号。如果在触发沿来到而边沿触发器允许在CP 就有可能使触发器的状态出错。触发D阻塞边沿前一瞬间加入输入信号。边沿D触发器也称为维持-。器
功能表
QQN0110last Qlast QNlast Qlast QN
方程
六.实验心得
通过对电路的设计、仿真、画版图，我对Cadence的原理跟应用有了一个更加深从此的了解。提高了自主解决问题的能力，对微电子这个行业更加熟悉与热爱。也非常感谢老师的无私帮助。
. . . .
实验五 触发器操作实验
实验五触发器操作实验 一、实验目的和要求 1、掌握SQL Server中的触发器的使用方法； 二、实验内容和步骤 1、在学生表student上建立一个DELETE类型的触发器tr_delete，触发动作是显示信息“已删除学生表中的数据”。 2、创建名为为tr_delete1的触发器，要求实现如下功能：当删除课程表course中某一门课程的记录时，级联删除成绩表sc中有关此课程的记录。 3、创建名为tr_delete2的触发器，要求实现如下功能：当修改课程表course中某一门课程的课程号时，级联修改成绩表sc中有关此课程的课程号。 4、创建名为tr_delete3的触发器，要求如下：当同时修改student表中的姓名和性别字段时，提示用户“不能同时修改姓名和性别字段”，并撤销此次修改操作。 5、在学生表student上建立一个名为tr_sno的触发器。该触发器将被操作update所激活，将不允许用户修改表的sno字段。 二、实验环境 1.Windows7+SQL 三、调试过程 1.删除出错（级联删除） 修改：（删除sc表外键数据后再删student表）
2.更新出错（级联更新） 修改： 四、实验结果 1．
2. 3.
4. 5.
五、总结 通过此次实验： 1.本人加深对SQL和Transact-SQL语言的查询语句的理解； 2.简单了解了触发器的使用； 3.对级联删除有了再一步的理解，但是对于级联更新的处理还是不够，例如第五题依 旧没解决调试出现的约束冲突问题 六、附录 /************************************************************ 1、在学生表student上建立一个DELETE类型的触发器tr_delete，触发动作是显示信息“已删除学生表中的数据”。 *************************************************************/ create trigger tr_delete on Student after delete as begin print'已删除学生表中的数据' end delete from sc where sno='95011' delete from student where sno='95011' drop trigger tr_delete insert into student values('95011','王一鸣',20,'男','计算机系','福州市') insert into sc(sno,cno,grade)
触发器功能的模拟实现实验报告-
武汉轻工大学数学与计算机学院 数字逻辑实验报告 学校：武汉轻工大学 院系：数学与计算机学院 班级：计算机类1304班 姓名：田恒 学号： 1305110089 指导老师：刘昌华 2014年12月10日
目录 1、实验名称 2、实验目的 3、实验原理 4、实验环境 5、实验内容 一、DFF仿真分析 二、“维持阻塞”型DFF仿真分析 三、思考练习 四、故障排除 五、实验总结
【实验名称】触发器功能的模拟实现 【实验目的】学习时序电路的设计，了解基本触发器的功能，利用QuartusII软件的原理图输入，设计一个钟控R-S触发器形成的D触发器和边沿触发型D触发器，并验证其功能。 【实验原理】（1）钟控R-S触发器，在时钟信号作用期间，当输入R、S同时为1时，触发器会出现状态不稳定现象。为了解决这个问题，对钟控R-S触发器的控制电路进行修改，用G4门的输出信号替换G3门的S输入信号，将剩下的输入R记作D，就形成只有一个输入端的D触发器。 （2）在上述D触发器的基础上增加“维持”、“阻塞”结构，从而形成“维持阻塞”型D触发器。
【实验环境】PC机（Windows xp,QuartusII） 【实验内容】QuartusII开发数字电路的设计流程完成DFF和“维持阻塞”型D触发器的原理设计输入，编译仿真和波形仿真。 一、DFF仿真分析： step1、启动QuartusII Step2、建立工作库目录文件夹以便设计工程项目的存储 Step3、输入设计：根据上部原理图完成原理图文件，截图如下： Step4、单击存盘命令新建工程 Step5、编译综合 Step6、仿真测试 Step7、仿真结果
实验六 触发器实验报告
实验五 触发器实验报告 [实验目的] 1. 理解Oracle 触发器的种类和用途 2. 掌握行级触发器的编写 [预备知识] 1. PL/SQL 程序设计 [实验原理] 1. 建立触发器 CREA TE [OR REPLACE] TRIGGER <触发器名> BEFORE|AFTER INSERT|DELETE|UPDA TE OF <列名> ON <表名> [FOR EACH ROW] WHEN (<条件>)
触发器实验报告
实验3 触发器及其应用 一、实验目的 1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理 触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 图5－8－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此 种情况发生，表5－8－1为基本RS触发器的功能表。 基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。 表5－8－1 图5—8—1 基本RS触发器 2、JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图5－8－2所示。 JK触发器的状态方程为 Q n+1＝J Q n＋K Q n J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组
成“与”的关系。Q与Q为两个互补输出端。通常把Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。 图5－8－2 74LS112双JK触发器引脚排列及逻辑符号 下降沿触发JK触发器的功能如表5－8－2 表 注：×—任意态↓—高到低电平跳变↑—低到高电平跳变 Q n（Q n）—现态Q n+1（Q n+1 ）—次态φ—不定态 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 3、D触发器 在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为 Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器， 触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双 D 74LS74、四D 74LS175、六D 74LS174等。 图5－8－3 为双D 74LS74的引脚排列及逻辑符号。功能如表5－8－3。
触发器实验报告
. . . . .. . 实验报告 课程名称：数字电子技术基础实验 指导老师： 周箭 成绩：__________________ 实验名称：集成触发器应用 实验类型： 同组学生姓名：__邓江毅_____ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤 五、实验数据记录和处理 六、实验结果与分析（必填） 七、讨论、心得 实验内容和原理 1、D →J-K 的转换实验 设计过程：J-K 触发器和D 触发器的次态方程如下： J-K 触发器：n n 1 +n Q Q J =Q K +， D 触发器：Qn+1=D 若将D 触发器转换为J-K 触发器，则有：n n Q Q J =D K +。 实验结果： J K Qn-1 Qn 功能 0 0 0 0 保持 1 1 0 1 0 0 置0 1 0 1 1 0 1 翻转 1 0 1 0 1 置1 1 1 （上：Qn ，下：CP ，J 为高电平时） 2、D 触发器转换为T ’触发器实验 设计过程：D 触发器和T ’触发器的次态方程如下： D 触发器：Q n+1= D ， T ’触发器：Q n+1=!Q n 若将D 触发器转换为T ’触发器，则二者的次态方程须相等，因此有：D=!Qn 。 实验截图： 专业：电卓1501 姓名：卢倚平 学号：3150101215 日期：2017.6.01 地点：东三404
实验名称：集成触发器应用实验 姓名： 卢倚平 学号： 2 (上：Qn ，下：!Qn ）CP 为1024Hz 的脉冲。 3、J-K →D 的转换实验。 ①设计过程： J-K 触发器：n n 1 +n Q Q J =Q K +， D 触发器：Qn+1=D 若将J-K 触发器转换为D 触发器，则二者的次态方程须相等，因此有：J=D ，K=!D 。 实验截图： (上：Qn ，下：CP ） （上：Qn ，下：D ） 4、J-K →T ′的转换实验。 设计过程： J-K 触发器：n n 1 +n Q Q J =Q K +， T ’触发器：Qn+1=!Qn 若将J-K 触发器转换为T ’触发器，则二者的次态方程须相等，因此有：J=K=1 实验截图：
数电实验触发器及其应用
数电实验触发器及其应用 数字电子技术实验报告 实验三: 触发器及其应用 一、实验目的: 1、熟悉基本RS触发器，D触发器的功能测试。 2、了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点 3、熟悉触发器的实际应用。 二、实验设备: 1 、数字电路实验箱; 2、数字双综示波器; 3、指示灯; 4、74LS00、74LS74。 三、实验原理: 1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序 电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即“0”和“ 1 ”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。触发器有集成触发器和门电路（主要是“与非门” ）组成的触发器。 按其功能可分为有RS触发器、JK触发器、D触发器、T功能等触发器。触发方式有电平触发和边沿触发两种。 2、基本RS触发器是最基本的触发器，可由两个与非门交叉耦合构成。 基本RS触发器具有置“ 0”、置“ 1”和“保持”三种功能。基本RS触发器
也可以用二个“或非门”组成，此时为高电平触发有效。 3、D触发器在CP的前沿发生翻转，触发器的次态取决于CP脉冲上升沿n+1来到之前D端的状态，即Q = D。因此，它具有置“ 0”和“T两种功能。由于在CP=1期间电路具有阻塞作用，在CP=1期间，D端数据结构变RS化，不会影响触发器的输出状态。和分别是置“ 0”端和置“ 1” DD 端，不需要强迫置“ 0”和置“ 1”时，都应是高电平。74LS74(CC4013, 74LS74(CC4042均为上升沿触发器。以下为74LS74的引脚图和逻辑图。 馬LD 1CP 1云IQ LQ GM) 四、实验原理图和实验结果： 设计实验： 1、一个水塔液位显示控制示意图，虚线表示水位。传感器A、B被水浸沿时
实验五触发器及其应用(仿真)一、实验目的
实验五 触发器及其应用（仿真） 一、实验目的 1．掌握JK 触发器和D 触发器的逻辑功能。 2．掌握触发器相互转换的方法。 3．掌握集成JK 触发器和集成D 触发器的使用方法。 二、实验相关知识 1．JK 触发器 数字集成触发器74112内部有两个独立的下降沿触发的JK 触发器，其逻辑符号和仿真元件引线排列 如图5-1所示。 CLR 是异步置0端D R ， PRE 是异步置1端D S 。特性方程是： 2．D 触发器 数字集成触发器7474内部有两个独立的上升沿触发的D 触发器，其逻辑符号和仿真元件引线排列如图5-2所示。其特点是次态（Q n+1）输出仅取决于CP 上升沿到达时D 端输入信号的状态，而与在此以前或以后D 的状态无关。其特性方程是： Q n+1 = D 三、实验预习要求与思考 1．阅读实验相关知识。 2．按要求设计“实验内容”中的电路，画出逻辑图。 n n n Q K Q J Q 1 （b ） 仿真元件引线排列 （a ） 逻辑符号 图5-1 74112的逻辑符号和仿真元件引线排列 1J C1 1K Q ＞ J CP K R D S D R S Q （a ） 逻辑符号 （b ） 仿真元件引线排列 图5-2 7474的逻辑符号和仿真元件引线排列
四、实验内容 1．设计电路验证JK触发器74112的逻辑功能。建议示波器A通道接时钟脉冲、B通道接输出端Q，Q 和Q端接指示灯。 表5-1 JK触发器逻辑功能验证表 （1）由表5-1可以得出PRE’和CLR’的优先级哪个高？ （2）由表5-1可以得出JK触发器的特性方程：。 2．设计电路验证D触发器7474的逻辑功能。建议示波器A通道接时钟脉冲、B通道接输出端Q，Q 和Q端接指示灯。 表5-2 D触发器逻辑功能验证表 （1）比较7474和74112的复位、置位端的异同。 （2）由表5-2可以得出D触发器的特性方程： 。 3．比较D触发器、JK触发器逻辑表达式，用适当的逻辑门实现D触发器与JK触发器的逻辑功能互相转换，并验证之。 4．任选一种触发器设计一个四人抢答器。要求当四人中任一人先按下开关后，有LED指示，其他人再按开关无效；复位后又可正常工作。画出原理图，仿真验证。 提示：利用复位端清零，抢答者的起始端接地，抢答成功者先按下开关时，D由0变1，Q变为高电平，同时用Q的反，通过与非门封锁其他人的抢答开关。
实验五 存储过程和触发器的定义和使用3
实验五存储过程和触发器的定义和使用 一、实验目的 1、掌握局部变量、全局变量、流程控制语句的使用方法 2、了解存储过程的类型和作用，并掌握使用对象资源管理器和Transact-SQL语句创建 存储过程的方法及使用方法。 3、理解触发器的特点和作用，并掌握使用Transact-SQL语言创建触发器的方法 二、实验内容 1.在学生成绩库中中有如下各表： 学生表（Student） 学号姓名性别出生日期专业所在系联系电话020101杨颖01980-7-20计算机应用计算机88297147 020102方露露01981-1-15信息管理计算机88297147 020103俞奇军11980-2-20信息管理计算机88297151 020104胡国强11980-11-7信息管理计算机88297151 020105薛冰11980-7-29水利工程水利系88297152 020201秦盈飞01981-3-10电子商务经济系88297161 020202董含静01980-9-25电子商务经济系88297062 020203陈伟11980-8-7电子商务经济系88297171 020204陈新江11980-7-20房建水利系88297171 create database学生成绩数据库 create table Student ( 学号Char(6)not null, 姓名Char(8)not null, 性别Bit not null, 出生日期smalldatetime, 专业Char(10), 所在系Char(10), 联系电话Char(11)null ) 课程表（Course） 课程号课程名教师开课学期学时学分 101计算机原理陈红2453 102计算方法王颐3453 103操作系统徐格2604 104数据库原理及应用应对刚3755 105网络基础吴江江4453 106高等数学孙中文1906 107英语陈刚1906 108VB程序设计赵红韦3705
基本RS触发器实验
第5章基本RS触发器 5.同步触发器（同步RS触发器） 目的与要求： 1 掌握时序电路的定义、分类、触发器的特点。 2 掌握基本RS触发器的电路结构、工作原理、逻辑功能。 3 掌握同步RS触发器的工作原理、逻辑功能。 4 掌握触发器逻辑功能的表示方法。 5 掌握时序电路的一些基本概念。 重点与难点：1 基本概念要正确建立。难点：现态、次态、不定状态的正确理解。 2 基本RS触发器的逻辑功能、触发方式。 5.1概述 一、触发器的概念 复习：组合电路的定义？构成其电路的门电路有何特点？组合电路与时序电路的区别？ 门电路：在某一时刻的输出信号完全取决于该时刻的输入信号，没有记忆作用。 触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。 触发器有三个基本特性： （1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态； （2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。 （3）有两个互补输出端，分别用Q和Q 二、触发器的逻辑功能描述： 特性表、激励表（又称驱动表）、特性方程、状态转换图和波形图（又称时序图） 三、触发器的分类：根据 逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。 触发方式不同：电平触发器、边沿触发器和主从触发器等。 电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。 5.2 触发器的基本形式 5.2.1 基本RS触发器 一、由与非门组成的基本RS触发器 1．电路结构 电路组成：两个与非门输入和输出交叉耦合（反馈延时）。逻辑图如图（a）所示。 逻辑符号如图（b）所示。
实验五-触发器和存储过程
实验五：触发器和存储过程 一．实验目的：理解触发器和存储过程的含义，掌握用SQL语句实现触发器和存储过程的编写，并初步掌握什么情况下使用事务。 二．实验内容： 有一个小型的图书管理数据库，包含的表为： bookstore（bookid，bookname，bookauthor，purchasedate，state）；--图书库存表 borrowcard（cardid，ownername）；--借书证表 borrowlog（cardid，bookid，borrowdate，returndate）；--借书记录表 写一个存储过程，实现借书操作，要求有事务处理。（1）读者借书，要先设置书籍不在库标志state（借出），然后增加借书记录，在同一事务中完成。（2）要求在事务执行过程中引入错误触发事件，以此体会事务的错误保护机制和事务编程的作用。（3）要求用触发器实现表的完整性控制。 三、操作与运行 1.创建图书数据库： create table bookstore (bookid int not null primary key, bookname char(20),
bookauthor char(20), purchasedate datetime, state char(4) ) create table borrowcard (cardid int not null primary key, ownername char(20) ) create table borrowlog (cardid int not null, bookid int not null, borrowdate datetime, returndate datetime, primary key(cardid,bookid), ---foreign key(cardid)references borrowcard(cardid), ---foreign key(bookid)references bookstore(bookid) ) 通过以上语句，可以看到数据库中的表建立成功。 2.创建存储过程： create proc book_borrow @mycardid_in int, @mybookid_in int,
触发器的使用实验报告
实验II、触发器及其应用 一、实验目的 1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理 触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 如图1为两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1” 段，因为=0（=1）时触发器被置为“1”；为置“0”端，因为=0（=1）时触发器被置“0”，当==1时状态保持；==0时，触发器状态不定，应避免此种情况发生，表1为基本RS 触发器的状态表。 图1、基本RS触发器 表1、基本RS触发器功能表 输入输出 0 1 1 0 1 0 0 1 1 1 0 0 不定不定 基本RS 2、JK触发器
在输入信号为双端的情况下，JK触发器的功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降沿出发的边沿触发器。引脚功能及逻辑符号如图2所示。 图2、74LS112双JK触发器引脚排列及逻辑符号 JK触发器的状态方程为：=J+ J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或者两个以上输入端时，组成“与”的关系。和为两个互补输出端。通常把=0，=1的状态定为触发器“0” 状态；而把=1，=0定为“1”状态。下降沿触发JK触发器功能表如表2所示。 表2、JK触发器功能表 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 3、D触发器 在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为=D，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。 下图为双D774LS74的引脚排列及逻辑符号。功能表如表3.
实验二D触发器的设计和仿真
实验报告 哈尔滨工程大学教务处制 实验二 D触发器的设计和仿真 一、实验目的 1、学习模拟数字电路单元的基本设计方法。 2、学习Cadence工具下电路设计的基本操作和方法。 3、学习Sprectre工具的仿真操作方法。 二、实验内容
本实验通过设计一个异步清零的D触发器电路学习Cadence工具下电路的设计和仿真方法。实验内容包括：完成反相器、与非门、传输门电路的设计和仿真验证；完成各个单元电路symbol的建立；利用建立的单元电路symbol完成D触发器电路的设计和仿真；分析仿真结果。该电路设计采用上华CSMC0.5umCMOS工艺设计，工作电压5V。 三、实验步骤 1、登陆到UNIX系统。 在登陆界面，输入用户名和密码，用户名和密码都为学生学号。 2、Cadence的启动。 启动Cadence软件的命令有很多，不同的启动命令可以启动不同的工具集，常用的启动命令有icfb,icca等，也可以单独启动单个工具。 3、原理图的输入。 （1）Composer的启动。在CIW窗口新建一个单元的Schematic 视图。 （2）添加器件。在comparator schematic窗口点击Add-Instance 或者直接点i,就可以选择所需的器件。 （3）添加连线。执行Add-Wire，将需要连接的部分用线连接起来。 （4）添加管脚。执行Add-Pin和直接点p，弹出添加管脚界面。 （5）添加线名。为设计中某些连线添加有意义的名称有助于在
波形显示窗口中显出该条线的信号名称，也可以帮助检查电路错误。点击Add-Wire Name，弹出新窗口，为输入输出线添加名称。为四端的MOS器件的衬底添加名称vdd！或gnd！，其中！表示全局变量。 （6）添加电源信号。选择Vdd和Gnd的symbol各一个，在两个symbol之间连接一个vdc，设置直流电压5V。 （6）保存并检查。点击schematic窗口上的Check and Save按钮，察看是否有警告或者错误。如果有，察看CIW窗口的提示。 4、电路仿真。 （1）启动模拟仿真环境。在comparator schematic窗口，选择Tools-Analog Environment，弹出模拟仿真环境界面。 （2）选择仿真器。在仿真窗口，选择Setup-Simulator/Directory/Host，设置仿真器为spectre，然后点击OK。 （3）设置模型库。 （4）设置分析类型。在仿真窗口，点击Choose Analyses按钮，弹出Choose Analyses窗口，该窗口中列出了各种仿真类型，在本实验中只需进行瞬态仿真，所以选择tran，时间设为3um。 （5）设置设计变量，在仿真窗口中，点击Edit Variables 按钮，弹出变量设置窗口，点击Copy From按钮，整个设计本扫描一遍，设计中的各个变量被列出来。 （6）创建网表。选择Simulation-Netlist-Create，产生了该设计的网表。 （7）设置波形显示工具。Cadence中有两种波形显示工具：AWD
实验四 触发器 实验报告
实验四触发器实验报告 徐旭东 11180243 物理112班 一、实验目的 1. 熟悉并掌握R-S、D、J－K触发器的特性和功能测试方法。 2. 学会正确使用触发器集成芯片。 3. 了解不同逻辑功能FF相互转换的方法。 二、实验仪器及材料 1. 实验仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件 74LS00 二输入端四与非门 1片 74LS74 双D触发器 1片 74LS76 双J-K触发器 1片 三、实验内容步骤及记录 1. 基本RS触发器功能测试： 两个TTL与非门首尾相接构成的基本RS触发器的电路。如图5.1所示。
（1）试按下面的顺序在S R 端加信号： d S =0 d R =1 d S =1 d R =1 d S =1 d R =0 d S =1 d R =1 观察并记录触发器的Q 、Q _ 端的状态，将结果填入 下表4.1中，并说明在上述各种输入状态下，RS 执行的是什么逻辑功能？ 表4.1 d S d R Q 逻辑功能 0 1 1 1 1 1 0 1 1 1 0 0 0 0 1 1 置1 保持 置0 保持 （2）当d S 、d R 都接低电平时，观察Q 、Q _ 端的状态，当d S 、d R 同时由低电平跳为高电平时，注意观察Q 、Q _ 端的状态，重复3～5次看Q 、Q _ 端的状态是否相同，以正确理解“不定” 状态的含义。 结论： 当d S 、d R 都接低电平时，Q 和Q _ 端的状态不定。 2. 维持- 阻塞型D 触发器功能测试 双D 型正边沿维持－阻塞型触发器74LS74的逻辑符号如图4.2所示。 图中d S 、d R 端为异步置1端，置0端（或称异步置位，复位端），CP 为时钟脉冲端。试按下面步骤做实验： （1）分别在d S 、d R 端加低电平，观察并记录Q 、Q _ 端的状态。 （2）令d S 、d R 端为高电平，D 端分别接高，低电平，用点动脉 冲作为CP ，观察并记录当CP 为0、 、1、 时Q 端状态的变化。 图4.1 基本RS 触发器电 图4.2D 逻辑符号
存储过程和触发器(数据库实验5)
数据库基础与实践实验报告实验五存储过程和触发器 班级：惠普测试142 学号：1408090213 姓名：闫伟明 日期：2016-11-14
1 实验目的： 1)掌握SQL进行存储过程创建和调用的方法； 2)掌握SQL进行触发器定义的方法，理解触发器的工作原理； 3)掌握触发器禁用和重新启用的方法。 2 实验平台： 操作系统：Windows xp。 实验环境：SQL Server 2000以上版本。 3 实验内容与步骤 利用实验一创建的sch_id数据库完成下列实验内容。 1.创建存储过程JSXX_PROC，调用该存储过程时可显示各任课教师姓名及其所教课程名称。 存储过程定义代码： CREATE PROCEDURE JSXX_PROC AS SELECT tn 教师姓名,cn 所教课程FROM T,TC,C WHERE T.tno=TC.tno AND https://www.360docs.net/doc/542716645.html,o=https://www.360docs.net/doc/542716645.html,o 存储过程执行语句与执行结果截图： EXECUTE JSXX_PROC 2.创建存储过程XM_PROC，该存储过程可根据输入参数（学生姓名）查询并显示该学生的学号、 所学课程名称和成绩；如果没有该姓名学生，则提示“无该姓名的同学”。 存储过程定义代码：
CREATE PROCEDURE XM_PROC @sname VARCHAR(100) AS BEGIN IF EXISTS(SELECT NULL FROM S WHERE sn=@sname) SELECT S.sno 学号,cn 课程,score 成绩FROM S,SC,C WHERE https://www.360docs.net/doc/542716645.html,o=https://www.360docs.net/doc/542716645.html,o AND SC.sno=S.sno AND S.sn=@sname ELSE PRINT'无该姓名的同学。' END 运行截图： 3.创建存储过程XBNL_PROC，该存储过程可根据输入参数（专业名词，默认值为计算机专业）， 统计并显示该专业各年龄段男、女生人数。如果没有该专业，则显示“无此专业”。 存储过程定义代码： CREATE PROCEDURE XBNL_PROC @departName VARCHAR(30)='计算机', @begin INT, @end INT AS
实验七 触发器的仿真
实验七触发器的仿真 实验目的 1．用逻辑图和VHDL语言设计D锁存器，并进行仿真与分析； 2．参看Maxplus中器件7474（边沿D触发器）的逻辑功能，用VHDL语言设计边沿触发式D触发器，并进行仿真与分析。 3．参看Maxplus中器件7476（边沿JK触发器）的逻辑功能，用VHDL语言设计边沿触发式JK触发器，并进行仿真与分析。 1．D锁存器（D Latch） 实验设计思想 使能端EN输入为1时，输出Q与输入D值相同；使能端EN输入为0时，输出Q保持不变。 实验原理图 实验VHDL源程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY ex71 IS PORT( C,D:IN STD_LOGIC; Q,QN:BUFFER STD_LOGIC); END ex71; architecture bhv OF ex71 IS BEGIN PROCESS(C,D,Q) BEGIN IF (C='1') THEN Q<=D;ELSE Q<=Q;END IF; QN<=NOT Q; END PROCESS; END bhv; 实验波形仿真
Preset , Clear and Complementary Outputs） 实验原理图
实验VHDL源程序 library ieee; use ieee.std_logic_1164.all; entity ex72 is port( D,CLK,PR_L,CLR_L:IN std_logic; Q,QN:out std_logic); end ex72; architecture vhb of ex72 is signal PR,CLR:STD_LOGIC; BEGIN process(CLR_L,CLR,PR_L,PR,CLK) begin PR<=not PR_L;CLR<=not CLR_L; if(CLR AND PR)='1'then Q<='1';QN<='1'; elsif CLR='1' then Q<='0';QN<='1'; elsif PR='1'then Q<='1';QN<='0'; elsif (CLK'event and CLK='1')then Q<=D;QN<=not D; end if; end process; end vhb; 实验波形仿真
施密特、单稳态触发器仿真实验
上海大学 本科生课程作业 题目：数字电子技术课程实践项目二 课程名称：数字电子技术 学院：机电工程与自动化学院 姓名：张炜 学号：12122030
题目要求：用555定时器构成的单稳态触发器、多谐振荡器、施密特触发器进行设计和仿真 1.单稳态触发器： 1.1 工作原理： 单稳态电路的组成和波形下图所示。当电源接通后，Vcc 通过电阻R 向电容C 充电，待电容上电压Vc 上升到2/3Vcc 时，RS 触发器置0，即输出Vo 为低电平，同时电容C 通过三极管T 放电。当触发端2的外接输入信号电压Vi ＜1/3Vcc 时，RS 触发器置1,即输出Vo 为高电平，同时，三极管T 截止。电源Vcc 再次通过R 向C 充电。输出电压维持高电平的时间取决于RC 的充电时间，当t=t W 时，电容上 的充电电压为；CC RC t CC C V e V v w 321=??? ? ??-=-，所以输出电压的脉宽 t W =RCln3≈1.1RC 。一般R 取1k Ω～10M Ω，C ＞1000pF 。 值得注意的是：t 的重复周期必须大于t W ，才能保证放一个正倒置脉冲起作用。由上式可知，单稳态电路的暂态时间与VCC 无关。因此用555定时器组成的单稳电路可以作为精密定时器。 单稳态电路的电路图和波形图
1.2 555单稳态触发器的设计： 1.2.1 电路设计基本原理： 单稳态触发器具有稳态和暂稳态两个不同的工作状态。在外界触发脉冲作用下，它能从稳态翻转到暂稳态，在暂稳态维持一段时间以后，在自动返回稳态；暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。由于单稳态触发器具有这些特点，常用来产生具有固定宽度的脉冲信号。 按电路结构的不同，单稳态触发器可分为微分型和积分型两种，微分型单稳态触发器适用于窄脉冲触发，积分型适用于宽脉冲触发。无论是哪种电路结构，其单稳态的产生都源于电容的充放电原理。 用555定时器构成的单稳态触发器是负脉冲触发的单稳态触发器，其暂稳态维持时间为T w=lnRC=1.1RC,仅与电路本身的参数R、C 有关。 1.2.2 实验数据及分析结论： 单稳态触发器实验电路下图所示
数据库存储器与触发器实验报告(互联网+)
南昌航空大学实验报告 二0一七年 5 月 3 日 课程名称：数据库概论实验名称：存储器与触发器 班级：xxx 姓名：xxx 同组人： 指导教师评定：签名： 一、实验环境 1．Windows2000或以上版本； 2．SQLServer2000或2005。 二、实验目的 1．掌握存储过程的创建，修改，使用，删除； 2．掌握触发器的创建，修改，使用，删除。 三、实验步骤及参考源代码 1.创建过程代码： CREATE PROCEDURE C_P_Proc(@ccna varchar(10),@cno char(4)OUTPUT,@cna varchar(10)OUTPUT,@pna varchar(20)OUTPUT,@num int OUTPUT) AS SELECT @cna=cna,@cno=https://www.360docs.net/doc/542716645.html,o,@pna=pna,@num=num FROM cp,customer,paper WHERE https://www.360docs.net/doc/542716645.html,o=https://www.360docs.net/doc/542716645.html,o AND paper.pno=cp.pno AND cna=@ccna;
6.执行存储过程C_P_Pro,实现对李涛，钱金浩等不同顾客的订阅信息查询execute C_P_Proc@name='李涛' execute C_P_Proc@name='钱金浩' 7，删除存储过程C_P_Prcc DROP PROCEDURE C_P_PROC （4）在DingBao数据库中针对PAPER创建插入触发器TR_PA PER_I、删除触发器TR_PAPER_D、修改触发器TR_PAPER_U。具体要求如下。
<1>对PAPER的插入触发器：插入报纸记录，单价为负值或为空时，设定为10元。 CREATE TRIGGER TR_PAPER_I ON paper FOR INSERT AS DECLARE @ippr FLOAT; declare @ipno int; SELECT @ippr=ppr,@ipno=pno from inserted begin if @ippr<0 or @ippr is NULL begin raiserror('报纸的单价为空或小于零！',16,1) update paper set ppr=10 where paper.pno=@ipno end
触发器及其应用实验报告 - 图文-
实验报告 一、实验目的和任务 1. 掌握基本RS、JK、T和D触发器的逻辑功能。 2. 掌握集成触发器的功能和使用方法。 3. 熟悉触发器之间相互转换的方法。 二、实验原理介绍 触发器是能够存储1位二进制码的逻辑电路,它有两个互补输出端,其输出状态不仅与输入有关,而且还与原先的输出状态有关。触发器有两个稳定状态,用以表示逻辑状态"1"和"0飞在二定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存储器件,是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 图14-1为由两个与非门交叉祸合构成的基本RS触发器,它是无时钟控制低电平直接触发的触发器。 基本RS触发器具有置"0"、置"1"和保持三种功能。通常称s为置"1"端,因为 s=0时触发器被置"1"; R为置"0"端,因为R=0时触发器被置"0"。当S=R=1时状态保持,当S=R=0时为不定状态,应当避免这种状态。
基本RS触发器也可以用两个"或非门"组成,此时为高电平有效。 S Q S Q Q 卫R Q (a(b 图14-1 二与非门组成的基本RS触发器 (a逻辑图(b逻辑符号 基本RS触发器的逻辑符号见图14-1(b,二输入端的边框外侧都画有小圆圈,这是因为置1与置。都是低电平有效。 2、JK触发器 在输入信号为双端的情况下,JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器,是下降边沿触发的边沿触发器。引脚逻辑图如图14-2所示;JK触发器的状态方程为: Q,,+1=J Q"+K Q 3 5
J Q CLK K B Q 图14-2JK触发器的引脚逻辑图 其中,J和IK是数据输入端,是触发器状态更新的依据,若J、K有两个或两个以上输入端时,组成"与"的关系。Q和Q为两个互补输入端。通常把Q=O、Q=1的状态定为触发器"0"状态;而把Q=l,Q=0 定为"}"状态。 JK触发器常被用作缓冲存储器,移位寄存器和计数器。 CC4027是CMOS双JK触发器,其功能与74LS112相同,但采用上升沿触发,R、S端为高电平
D触发器的设计和仿真讲解
实验一、D触发器的设计和仿真 一、实验目的 1、学习模拟数字电路单元的基本设计方法。 2、学习Cadence工具下电路设计的基本操作和方法。 3、学习Sprectre工具的仿真操作方法。 二、实验内容 本实验通过设计一个异步清零的D触发器电路学习Cadence工具下电路的设计和仿真方法。实验内容包括：完成反相器、与非门、传输门电路的设计和仿真验证；完成各个单元电路symbol的建立；利用建立的单元电路symbol完成D 触发器电路的设计和仿真；分析仿真结果。该电路设计采用上华CSMC0.5umCMOS 工艺设计，工作电压5V。 三、实验步骤 1、登陆到UNIX系统。 在登陆界面，输入用户名和密码，用户名和密码都为学生学号。 2、Cadence的启动。 启动Cadence软件的命令有很多，不同的启动命令可以启动不同的工具集，常用的启动命令有icfb,icca等，也可以单独启动单个工具。 3、原理图的输入。 （1）Composer的启动。在CIW窗口新建一个单元的Schematic视图。 （2）添加器件。在comparator schematic窗口点击Add-Instance或者直接点i,就可以选择所需的器件。 （3）添加连线。执行Add-Wire，将需要连接的部分用线连接起来。 （4）添加管脚。执行Add-Pin和直接点p，弹出添加管脚界面。 （5）添加线名。为设计中某些连线添加有意义的名称有助于在波形显示窗口中显出该条线的信号名称，也可以帮助检查电路错误。点击Add-Wire Name，弹出新窗口，为输入输出线添加名称。为四端的MOS器件的衬底添加名称vdd！或gnd！，其中！表示全局变量。
D触发器及其应用实验报告
实验五D触发器及其应用 实验人员：班号：学号： 一、实验目的 1、熟悉D触发器的逻辑功能； 2、掌握用D触发器构成分频器的方法； 3、掌握简单时序逻辑电路的设计 二、实验设备 74LS00 ，74LS74，数字电路实验箱，数字双踪示波器，函数信号发生器 三、实验内容 1、用74LS74（1片）构成二分频器、四分频器，并用示波器观察波形； 74LS74是双D触发器（上升沿触发的边沿D触发器），其管脚图如下： 其功能表如下： ○1构成二分频器：用一片74LS74即可构成二分频器。实验电路图如下：
○2构成四分频器：需要用到两片74LS74。实验电路图如下： 2、实现如图所示时序脉冲（用74LS74和74LS00各1片来实现） 将欲实现功能列出真值表如下：
Q 1n+1=Q 0n =D 1 Q 0n+1=Q 1n ????=D 0 F ′=Q 1n Q 0n ???? F =F ′?CP 连接电路图如下： 四、实验结果 1、用74LS74（1片）构成二分频器、四分频器。示波器显示波形如下： ○ 1二分频器： ○ 2四分频器：
2、实现时序脉冲。示波器显示波形如下： 五、故障排除 在做“用74LS74（1片）构成二分频器、四分频器”时，连接上示波器后，发现通道二总显示的是类似于电容放电的波形，但表现出了二分频。反复排查问题均没有发现原因。最后换了一根连接示波器的线，便得到了理想的结果。 在示波器使用时想要用U盘保存电路波形，不会操作。后来在询问了同学之后才知道只需要按“print”就好。 六、心得体会 通过此次实验，我更深入地领悟了触发器的原理和用法，还复习了示波器的用法，还学会了如何保存示波器波形。