(完整版)第五章存储器习题
第五章存储器及其接口
1.单项选择题
（1）DRAM2164(64K╳1)外部引脚有（）
A.16条地址线、2条数据线
B.8条地址线、1条数据线
C．16条地址线、1条数据线 D.8条地址线、2条数据线
(2)8086能寻址内存贮器的最大地址范围为()
A.64KB
B.512KB
C.1MB
D.16KB
（3）若用1K╳4b的组成2K╳8b的RAM，需要（）。
A．2片 B.16片 C.4片 D.8片
（4）某计算机的字长是否2位，它的存储容量是64K字节编址，它的寻址范围是（）。
A．16K B.16KB C.32K D.64K
（5）采用虚拟存储器的目的是（）
A．提高主存的速度 B.扩大外存的存储空间
C．扩大存储器的寻址空间 D.提高外存的速度
（6）RAM存储器器中的信息是（）
A．可以读/写的 B.不会变动的
C.可永久保留的
D.便于携带的
（7）用2164DRAM芯片构成8086的存储系统至少要（）片
A．16 B.32 C.64 D.8
（8）8086在进行存储器写操作时，引脚信号M/IO和DT/R应该是（）
A．00 B。01 C。10 D。11
（9）某SRAM芯片上，有地址引脚线12根，它内部的编址单元数量为（）A．1024 B。4096 C。1200 D。2K
（11）Intel2167(16K╳1B)需要（）条地址线寻址。
A．10 B.12 C.14 D.16
（12）6116（2K╳8B）片子组成一个64KB的存贮器，可用来产生片选信号的地址线是（）。
A．A
0~A
10
B。A
~A
15
C。A
11
~A
15
D。A
4
~A
19
（13）计算一个存储器芯片容量的公式为（）
A．编址单元数╳数据线位数B。编址单元数╳字节C．编址单元数╳字长D。数据线位数╳字长（14）与SRAM相比，DRAM（）
A．存取速度快、容量大B。存取速度慢、容量小
C．存取速度快，容量小D。存取速度慢，容量大
（15）半导动态随机存储器大约需要每隔（）对其刷新一次。A．1ms B.1.5ms C.1s D.100μs （16）对EPROM进行读操作，仅当（）信号同时有效才行，。A．OE、RD B。OE、CE C。CE、WE D。OE、WE
2．填空题
（1）只读存储器ROM有如下几种类型：_________.
（2）半导体存储器的主要技术指标是_________。
（3）在16位微机系统中，一个存储字占用两个8位字节单元，字的低8位存放在_________、高8位存放在_________。
（4）SRAM芯片6116（2K╳8B）有_________位地址引脚线、_________位数据引脚线。
（5）在存储器系统中，实现片选控制有三种方法，它们是_________。
（6）74LS138译码器有三个“选择输入端”C、B、A及8个输出端y
0~y
7
，当
输入地址码为101时，输出端_________有效。
（7）半导体表态存储器是靠_________存储信息，半导体动态存储器是靠-_________存储信息。
（8）对存储器进行读/写时，地址线被分为_________和_________两部分，它们分别用以产生_________和_________信号。
3．多项选题
（1）DRAM的特点是（）
A．可读 B.可写 C.信息永久保存
D.需要刷新
E.一旦关机，其信息丢失
（2）一般所说存贮器的性能指标是指（）
A．价格B.容量C.速度D.功耗E.可靠性
（3）8086对存储器进行访问所涉及到的信号有（）
A．M/IO B.INTA C.DT/R D.DEN E.RD/WR
（4）哪些地址译码方式会产生地址重叠区？（）
A．与非门B.或非门C.线译码D.部分译码E.全译码
（5）8086访问内存可能执行（）总线周期。
A．一个 B.二个 C.三个 D.四个E.五个
（6）HM6116芯片上哪些引脚信号控制其工作方式？（）
A．CE B.OE C.RD D.WE E.M/IO
（7）8086/8088不论是访问内存还是访问外设，在所发出的控制信号中相同的部分是（）
A．M/IO B.RD/WR C.DEN D.DT/R E.ALE
4．判断说明题
（1）PROM是可以多次改写的ROM。（）
（2）E2PROM、PROM、ROM关机后，所存住处均不会丢失。（）
（4）存储器芯片的片选信号采用部分译码方式不一定会产生地址重叠区。（）（5）RAM存储器需要每隔1~2ms刷新一次。（）
5．简答题
（1）存储器与CPU连接时，应考虑哪些问题？
（2）什么叫“地址重叠区”？什么情况下会产生重叠区？为什么？
（3）下列容量的存贮器，各需要多少条地址线寻址？若要组成32K╳8位的内存，各需要几片这样的芯片？
a.Intel 1024(1K╳1B)
b.Intel 2114(1K╳4B)
c.Intel 2167(16K╳1B)
d.Zilog 6132(4K╳8B)
（4）什么叫“对准字”和“未对准字”，CPU对二者的访问有何不同？
6．应用题
（1）为某8位微机（地址总线为16位）设计一个12KB容量的存储器要求EPROM区为8KB，从0000H开始，彩2716芯片；RAM区为4KB，从2000H开始，采用6116芯片。试求：
①对各芯片地址分配。
②指出各芯片的片内选择地址线和芯片选择地址线。
③采用74LS138，画出片选地址译码电路。
（2）已知高位地址译码如图3.7所示，译码器为3：8译码器74LS138，试
。
。
。
图3.7 译码器连接图
（3）用4K╳4B的EPROM存储器芯片组成一个16K╳8B的只读存储器。试问：
①该只讯存储芯片的数据线和地址线的位数？
②根据题意需要多少个4K╳4的EPROM芯片？
③各个芯片的片选信号表达式CE？
④画出此存储器的结构图。
第三章存储系统习题参考答案1.有一个具有20位地址和32位字长的
第三章存储系统习题参考答案 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）每个模块板为16M×64位，共需几个模块板？ （2）个模块板内共有多少DRAM芯片? （3）主存共需多少DRAM芯片? CPU如何选择各模块板？ 解：(1). 共需模块板数为m： m=÷224=4(块) (2). 每个模块板内有DRAM芯片数为n: n=(224/222) ×(64/8)=32 (片) (3) 主存共需DRAM芯片为：4×32=128 (片) 每个模块板有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0)完成模块板内存储单元寻址。一共有4块模块板，采用2根高位地址线(A25~A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷
新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示： （2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则异步刷新的间隔时间为： 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为ｔｍａｘ ｔｍａｘ＝15.5-0.5=15 (μS) 对全部存储单元刷新一遍所需时间为t R t R ＝0.5×128=64 (μS)
数字电路与逻辑设计习题7第七章半导体存储器(精)
第七章半导体存储器 一、选择题 1．一个容量为1K ×8的存储器有个存储单元。 A.8 B.8K C.8000 D.8192 2．要构成容量为4K ×8的R AM ，需要片容量为256×4的R AM 。 A.2 B.4 C.8 D. 32 3．寻址容量为16K ×8的RAM 需要根地址线。 A.4 B. 8 C.14 D. 16 E.16K 4．若R AM 的地址码有8位，行、列地址译码器的输入端都为4个，则它们的 输出线（即字线加位线）共有条。 A.8 B.16 C.32 D.256 5．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。 A.8×3 B.8K ×8 C. 256×8 D. 256×256 6. 采用对称双地址结构寻址的1024×1的存储矩阵有。 A.10行10列 B.5行5列 C.32行32列 D. 1024行1024列 7．随机存取存储器具有功能。 A. 读/写 B. 无读/写 C. 只读 D. 只写 8．欲将容量为128×1的R AM 扩展为1024×8，则需要控制各片选端的辅助译
码器的输出端数为。 A.1 B.2 C.3 D. 8 9．欲将容量为256×1的R AM 扩展为1024×8，则需要控制各片选端的辅助译 码器的输入端数为。 A.4 B.2 C.3 D. 8 10．只读存储器ROM 在运行时具有功能。 A. 读/无写 B. 无读/写 C. 读/写 D. 无读/无写 11．只读存储器R OM 中的内容，当电源断掉后又接通，存储器中的内容。 A. 全部改变 B. 全部为0 C. 不可预料 D. 保持不变 12．随机存取存储器RAM 中的内容，当电源断掉后又接通，存储器中的内容。 A. 全部改变 B. 全部为1 C. 不确定 D. 保持不变 13．一个容量为512×1的静态RAM 具有。 A. 地址线9根，数据线1根 B. 地址线1根，数据线9根 C. 地址线512根，数据线9根 D. 地址线9根，数据线512根 14．用若干R AM 实现位扩展时，其方法是将相应地并联在一起。 A. 地址线 B. 数据线 C. 片选信号线 D. 读/写线 15．PROM 的与陈列（地址译码器）是。 A. 全译码可编程阵列 B. 全译码不可编程阵列
存储器知识点小结知识讲解
CPU工作的实质即为不断从内存中取指令并执行指令的过程。 一、8086CPU构成 CPU的工作：取指令和执行指令 1．CPU内部两大功能部件：总线接口部件BIU和执行部件EU（2部件并行工作提高了CPU的工作效率） 重点：理解2个独立功能部件的分工和协同配合关系。 理解BIU内地址加法器的作用，理解指令队列的作用。 2．掌握CPU内部寄存器的作用 包括：通用寄存器AX，BX，CX，DX，BP，SP，SI，DI 段寄存器CS，DS，SS，ES 指令指针寄存器IP 标志寄存器FLAG 二、存储器的基础知识 1．物理地址 8086的存储器是以字节(即每个单元存放8位二进制数）为单位组织的。8086CPU具有20条地址总线，所以可访问的存储器地址空间容量为220即１Ｍ字节（表示为1MB）。每个单元对应一个唯一的20位地址，对于1MB存储器，其地址范围用16进制表示为00000H～0FFFFFH，如图1所示。 地址低端 地址高端 图1 1MB存储器地址表示 物理地址：存储器的每个单元都有一个唯一的20位地址，将其称为物理地址。 2．字节地址与字地址 存储器内两个连续的字节，定义为一个字，一个字中的每个字节，都有一个字节地址，每个字的低字节（低8位）存放在低地址中，高字节（高8位）存放在高地址中。字的地址指低字节的地址。各位的编号方法是最低位为位0，一个字节中，最高位编号为位7；一个字中最高位的编号为位15。 字数据在存储器中存放的格式如图2所示。
地址低端 地址高端 图2 字数据在存储器中的存放 3．单元地址与内容 内容 单元地址 图3 如图3，地址是00100H 的字节单元的内容为27H，表示为（00100H）= 27H。 图3中字数据3427H存放在地址是00100H和00101H的两个字节单元中，其中低字节27H在低地址的字节单元00100H中，高字节34H在高地址的字节单元00101H中，字数据3427H的地址是低地址00100H。地址是00100H的字单元的内容为3427H，表示为（00100H）= 3427H 可见一个地址既可作字节单元的地址，又可作字单元的地址，视使用情况而定。 总结： 字节单元：（00100H）=27H 字单元：（00100H）=3427H 设寄存器DS=0000H， 用MOV指令访问字节单元：MOV AL，[0100H] 用MOV指令访问字单元：MOV AX，[0100H] 三、存储器的分段 1．为什么要分段
第5章 存储器(讲义)
1 第5章 存储器 存储器概述 5.1半导体存储芯片与CPU 的连接 5.28088系统的存储器接口5.48086系统的存储器接口 5.58086/8088的存储器组织 5.3 4 5.1 存储器概述 半导体存储器的分类5.1.1典型的半导体存储器芯片 5.1.3半导体存储器芯片的结构 5.1.255.1.1 半导体存储器的分类 随机存取存储器1只读存储器 2
71.随机存取存储器RAM 存储器中的信息既可以读又可以写。 RAM 中的信息在掉电后立即消失，是一种易失性存储器（volatile memory ）。 分为： ?静态RAM(SRAM)?动态RAM(DRAM) 12 5.1.2 半导体存储器芯片的结构
175.1.3 典型的半导体存储器芯片 SRAM 芯片HM61161DRAM 芯片Intel 21642EPROM 芯片Intel 2732A 3 18 1.静态RAM(SRAM)芯片HM6116 高速静态CMOS 随机存取存储器。 有11条地址线A 0~A 11、8条数据线I/O 1~I/O 8，可构成2KB 的内存。 有3条控制线： ?片选信号CE ：用来选择芯片；?写允许信号WE ：控制读/写操作；?输出允许信号OE ：用来把数据输出到数据线。
个单元，20 3.只读存储器(EPROM)芯片Intel 2732A 存储容量为4K ×8b ，有12条地址线A 11~ A 0，8条数据线O 7~O 0。 CE 为芯片允许信号，用来选择芯片；OE/V PP 为输出允许信号及编程电源输入线。 当CE 为低电平时，若OE/V PP 也为低电平，对存储器进行读操作；若OE/V PP 加上21V 编程电压时，对存储器重新编程。 21 5.2 半导体存储芯片与CPU 的连接 这是本章的重点内容 SRAM 、EPROM 与CPU 的连接 译码方法同样适合I/O 端口 数据线的连接★地址线的连接★片选端的连接 ★读写控制线的连接 ★存储芯片与CPU 连接时应考虑的问题 ★23位扩展 等效为 64K ×8位 A 15~A 0 D 7~D 0 R/W CS 图5.10 由64K×1位芯片位扩展组成64K×8位存储器(P.127) 芯片的片选信号并联，可接CPU 控制总线中的存储器选择信号（IO/M ），也可接地址线高位或地址译码器输出端（后述）。
计算机组成原理习题 第三章存储系统
第三章习题 一、填空题： 1.广泛使用的A.______和B.______都是半导体随机读写存储器。前者速度比后者 C.______，集成度不如后者高。 2.CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。 3.广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。它们断电后都不能保存信息。 4.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 5.Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。 6.虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。 7.半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。 8.主存储器的性能指标主要是存储容量，A.______和B.______。 9.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 10.存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。 11.广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是 C.______。 12.对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。 13.虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。 14.多个用户共享主存时，系统应提供A______。通常采用的方法是B______保护和C______保护，并用硬件来实现。 15.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 16.相联存储器是按A.______访问的存储器，在cache中用来存放B.______，在虚拟存储器中用来存放C.______。在这两种应用中，都需要D.______查找。 17.DRAM存储器的刷新一般有A.___,B.___,C.___三种方式。 18.并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式A. ______并行；B. ______并行；C. ______并行。 19.主存与cache的地址映射有A. ______、B. ______、C. ______三种方式。其中______方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说
可编程逻辑器件数字电子技术第章存储器与可编程逻辑器件习题及答案
可编程逻辑器件数字电子技术第章存储器与可编程逻辑器件习题及答 案
第8章 存储器与可编程逻辑器件 8.1存储器概述 自测练习 1．存储器中可以保存的最小数据单位是（）。 2．（a）位（b）字节（c）字 3．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？ （a）2K×8位（）（）（）（） （b）256×2位（）（）（）（） （c）1M×4位（）（）（）（） 3．ROM是（）存储器。 （a）非易失性（b）易失性 （c）读/写（d）以字节组织的 4．数据通过（）存储在存储器中。 （a）读操作（b）启动操作 （c）写操作（d）寻址操作 5．RAM给定地址中存储的数据在（）情况下会丢失。 （a）电源关闭（b）数据从该地址读出 2
（c）在该地址写入数据（d）答案（a）和（c） 6．具有256个地址的存储器有（）地址线。 （a）２５６条（b）６条（c）8条（d）16条 7．可以存储２５６字节数据的存储容量是（）。 （a）２５６×１位（b）２５６×８位 （c）１Ｋ×４位（d）２Ｋ×１位 答案： 1．a 2．（a）2048×8；2048；2048；8 （b）512；256；256；2 （c）1024×1024×4；1024×1024；1024×1024；4 3．a 4．c 5．d 6．c 7．b 8.2随机存取存储器（RAM） 自测练习 1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存 储单元是利用（）存储信息的。
2.为了不丢失信息，DRAM必须定期进行（）操作。 3.半导体存储器按读、写功能可分成（）和（）两大类。 4.RAM电路通常由（）、（）和（）三部分组成。 5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。 答案： 1．栅极电容，触发器 2．刷新 3．只读存储器，读/写存储器 4．地址译码，存储矩阵，读/写控制电路 5．11，8，2K×8位 8.3只读存储器（ROM） 自测练习 1．ROM可分为（）、（）、（）和（）几种类型。 2．ROM只读存储器的电路结构中包含（）、（）和（）共三个组成部分。 3．若将存储器的地址输入作为（），将数据输出作为（），则存储器可实现组合逻辑电路的功能。 4．掩膜ROM可实现的逻辑函数表达式形式是（）。 5．28256型EEPROM有（）根地址线，（）根数据线，其存储容量为（）位，是以字节数据存储信息的。 6．EPROM是利用（）擦除数据的，EEPROM是利用（）擦除数据的。 4
存储器系统 题库和答案
第3章存储器系统 一．选择题 1．计算机工作中只读不写的存储器是( )。 (A) DRAM (B) ROM (C) SRAM (D) EEPROM 2．下面关于主存储器（也称为内存)的叙述中，不正确的是( )。 (A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理 (B) 存储器的读、写操作，一次仅读出或写入一个字节 (C) 字节是主存储器中信息的基本编址单位 (D) 从程序设计的角度来看，cache（高速缓存）也是主存储器 3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。 (A) 指令(B) 总线(C) 时钟(D) 读写 4．存取周期是指( )。 (A)存储器的写入时间(B) 存储器的读出时间 (C) 存储器进行连续写操作允许的最短时间间隔(D)存储器进行连续读/写操作允许的最短时间3间隔 5．下面的说法中，( )是正确的。 (A) EPROM是不能改写的(B) EPROM是可改写的，所以也是一种读写存储器(C) EPROM是可改写的，但它不能作为读写存储器(D) EPROM只能改写一次 6．主存和CPU之间增加高速缓存的目的是( )。 (A) 解决CPU和主存间的速度匹配问题(B) 扩大主存容量 (C) 既扩大主存容量，又提高存取速度(D) 增强CPU的运算能力 7．采用虚拟存储器的目的是( )。 (A) 提高主存速度(B) 扩大外存的容量(C) 扩大内存的寻址空间(D) 提高外存的速度8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH 9．微机系统中的存储器可分为四级，其中存储容量最大的是( )。 (A) 内存(B) 内部寄存器(C) 高速缓冲存储器(D) 外存 10．下面的说法中，( )是正确的。(A) 指令周期等于机器周期 (B) 指令周期大于机器周期(C) 指令周期小于机器周期(D) 指令周期是机器周期的两倍11．计算机的主内存有3K字节，则内存地址寄存器需( )位就足够。 (A) 10 (B) 11 (C) 12 (D) 13 12．若256KB的SRAM具有8条数据线，那么它具有( )地址线。 (A) 10 (B) 18 (C) 20 (D) 32 13．可以直接存取1M字节内存的微处理器，其地址线需( )条。 (A) 8 (B)16 (C) 20 (D) 24 14．规格为4096×8的存储芯片4片，组成的存储体容量为( )。 (A) 4KB (B) 8KB (C) 16KB (D) 32KB 15．一个有16字的数据区，其起始地址为70A0：DDF6H，则该数据区末字单元的物理地址为（）。 （A）14E96H （B）7E814H （C）7E7F6H （D）7E816H 16．某微型计算机可直接寻址64M字节的内存空间，其CPU的地址总线至少应有( )条。（A）20 （B）30 （C）16 （D）26 17．对于地址总线为32位的微处理器来说，其直接寻址范围可达（）。
微机原理 存储器练习题(优选.)
1、现有EPROM芯片2732（4KX8位），以及3-8译码器74LS138，各种门电路若干，要求在8088CPU上扩展容量为16KX8 EPROM内存，要求采用部分译码， 不使用高位地址线A 19、A 18 、A 15 ，选取其中连续、好用又不冲突的一组地址，要 求首地址为20000H。请回答： 1）2732的芯片地址线、数据线位数是多少？（2分）2）组成16KX8需要2732芯片多少片？（1分） 3）写出各芯片的地址范围。（4分）
1）地址线12根，数据线8根； 2）4片； 3）1# 20000H~20FFFH 2# 21000H~21FFFH 3# 22000H~22FFFH 4# 23000H~23FFFH 2、有一个2732EPROM（4KX8）芯片的译码电路如下图所示,试求: ①计算2732芯片的存储容量； ②给出2732芯片的地址范围； ③是否存在地址重叠区? ① 4KB ②08000H---09FFFH ③存在重叠区08000H---08FFFH 09000H---09FFFH 3、某CPU有地址线16根（A0~A15）,数据线8根（D0~D7）及控制信号RD、WR、MERQ(存储器选通)、IORQ(接口选通)。如图所示，利用RAM芯片2114（1KX4）扩展成2KX8的内存，请写出芯片组1和芯片组2的地址范围。
1 G MERQ 11A 12A 13 A 14A 15A & A G 2 B G 21 Y C 13874LS B 0 Y 1#2114 CS 2#2114 CS 3#2114 CS 4#2114 CS 第1组 第2组 WR RD 47~D D 0 9~A A 03~D D A 10 A 答：第1组：C000H~C3FFH 第2组：C400H~C7FFH
(完整版)第五章存储器习题
第五章存储器及其接口 1.单项选择题 （1）DRAM2164(64K╳1)外部引脚有（） A.16条地址线、2条数据线 B.8条地址线、1条数据线 C．16条地址线、1条数据线 D.8条地址线、2条数据线 (2)8086能寻址内存贮器的最大地址范围为() A.64KB B.512KB C.1MB D.16KB （3）若用1K╳4b的组成2K╳8b的RAM，需要（）。 A．2片 B.16片 C.4片 D.8片 （4）某计算机的字长是否2位，它的存储容量是64K字节编址，它的寻址范围是（）。 A．16K B.16KB C.32K D.64K （5）采用虚拟存储器的目的是（） A．提高主存的速度 B.扩大外存的存储空间 C．扩大存储器的寻址空间 D.提高外存的速度 （6）RAM存储器器中的信息是（） A．可以读/写的 B.不会变动的 C.可永久保留的 D.便于携带的 （7）用2164DRAM芯片构成8086的存储系统至少要（）片 A．16 B.32 C.64 D.8 （8）8086在进行存储器写操作时，引脚信号M/IO和DT/R应该是（） A．00 B。01 C。10 D。11 （9）某SRAM芯片上，有地址引脚线12根，它内部的编址单元数量为（）A．1024 B。4096 C。1200 D。2K （11）Intel2167(16K╳1B)需要（）条地址线寻址。 A．10 B.12 C.14 D.16 （12）6116（2K╳8B）片子组成一个64KB的存贮器，可用来产生片选信号的地址线是（）。 A．A 0~A 10 B。A ~A 15 C。A 11 ~A 15 D。A 4 ~A 19 （13）计算一个存储器芯片容量的公式为（） A．编址单元数╳数据线位数B。编址单元数╳字节C．编址单元数╳字长D。数据线位数╳字长（14）与SRAM相比，DRAM（） A．存取速度快、容量大B。存取速度慢、容量小 C．存取速度快，容量小D。存取速度慢，容量大 （15）半导动态随机存储器大约需要每隔（）对其刷新一次。A．1ms B.1.5ms C.1s D.100μs （16）对EPROM进行读操作，仅当（）信号同时有效才行，。A．OE、RD B。OE、CE C。CE、WE D。OE、WE 2．填空题 （1）只读存储器ROM有如下几种类型：_________. （2）半导体存储器的主要技术指标是_________。
第3章习题--存储系统
第3章存储系统 一．判断题 1．计算机的主存是由RAM和ROM两种半导体存储器组成的。 2．CPU可以直接访问主存，而不能直接访问辅存。 3．外（辅）存比主存的存储容量大、存取速度快。 4．动态RAM和静态RAM都是易失性半导体存储器。 5．Cache的功能全部由硬件实现。 6．引入虚拟存储器的目的是为了加快辅存的存取速度。 7．多体交叉存储器主要是为了解决扩充容量的问题。 8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。 9．多级存储体系由Cache、主存和辅存构成。 10．在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。 二．选择题 1．主（内）存用来存放。 A．程序 B．数据 C．微程序 D．程序和数据 2．下列存储器中，速度最慢的是。 A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器 3．某一SRAM芯片，容量为16K×1位，则其地址线有。 A．14根 B．16K根 C．16根 D．32根 4．下列部件（设备）中，存取速度最快的是。 A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器 5．在主存和CPU之间增加Cache的目的是。 A．扩大主存的容量 B．增加CPU中通用寄存器的数量 C．解决CPU和主存之间的速度匹配 D．代替CPU中的寄存器工作 6．计算机的存储器采用分级存储体系的目的是。 A．便于读写数据 B．减小机箱的体积 C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾 7．相联存储器是按进行寻址的存储器。 A．地址指定方式 B．堆栈存取方式 C．内容指定方式 D．地址指定与堆栈存取方式结合 8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为。 A．23 B．25 C．50 D．20 9．常用的虚拟存储器由两级存储器组成，其中辅存是大容量的磁表面存储器。 A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存 10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为。 A．全相联映射 B．直接映射 C．组相联映射 D．混合映射 三．填空题
计算机专业基础综合(存储器系统的层次结构)-试卷1
计算机专业基础综合（存储器系统的层次结构）-试卷1 (总分：72.00，做题时间：90分钟) 一、单项选择题(总题数：24，分数：48.00) 1.单项选择题1-40小题。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。 __________________________________________________________________________________________ 2.下列关于存储系统层次结构的说法中，不正确的是( )。 A.存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小 B.Cache-主存层次设置的目的是为了提高主存的等效访问速度 C.主存一辅存层次设置的目的是为了提高主存的等效存储容量 D.存储系统层次结构对程序员都是透明的√ 此题考查的知识点：存储系统层次结构的基本概念。Cache-主存层次对所有程序员都是透明的。主存一辅存层次只对应用程序员透明，对系统程序员不透明。 3.存储器的存取周期与存储器的存取时间的关系是( )。 A.存取周期大于存取时间√ B.存取周期等于存取时间 C.存取周期小于存取时间 D.存取周期与存取时间关系不确定 此题考查存储器存取周期与存取时间的概念及其关系。存取周期是存储器进行连续地读或写操作允许的最短时间间隔，存取时间是存储器进行一次读或写操作所需的平均时间。 4.以下几种存储器中，存取速度最快的是( )。 A.Cache B.寄存器√ C.内存 D.光盘 存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小。寄存器就是离CPU最近的存储器。 5.属于易失性存储器的是( )。 A.E 2 PROM B.Cache √ C.Flash Memory D.CD-ROM 易失性存储器包括Cache。 6.虚拟存储器理论上的最大容量取决于( )。 A.辅存容量 B.主存容量 C.虚地址长度√ D.实地址长度 虚地址和实地址是虚拟存储器的两个基本概念，虚拟存储器的最大容量取决于虚地址长度，主存储器的最大容量取决于实地址长度。 7.下列存储保护方案中，不是针对“地址越界”访存违例的是( )。 A.界限保护 B.键保护 C.环保护 D.设置访问权限位√ 设置访问权限位是针对“访问越权”访存违例的。 8.下列关于DRAM刷新的说法中，错误的是( )。 A.刷新是指对DRAM中的存储电容重新充电 B.刷新是通过对存储单元进行“读但不输出数据”的操作来实现
第五章虚拟存储器附答案
第五章虚拟存储器 一、单项选择题 1.虚拟存储器的最大容量＿＿＿。 *A. 为内外存容量之和 B. 由计算机的地址结构决定（（（实际容量 C. 是任意的 D. 由作业的地址空间决定 虚拟存储器是利用程序的局部性原理，一个作业在运行之前，没有必要全部装入内存，而只 将当前要运行那部分页面或段装入便可以运行，其他部分放在外部存储器内，需要时再从外 存调入内存中运行，首先它的容量必然受到外存容量的限制，其次寻址空间要受到计算机地 址总线宽度限制。最大容量（逻辑容量）收内外存容量之和决定，实际容量受地址结构决定。2．在虚拟存储系统中，若进程在内存中占 3 块（开始时为空），采用先进先出页面淘汰 算法，当执行访问页号序列为 1﹑ 2﹑ 3﹑ 4﹑ 1﹑2﹑ 5﹑ 1﹑ 2﹑ 3﹑4﹑ 5﹑ 6 时，将 产生＿＿＿次缺页中断。（开始为空，内存中无页面， 3 块物理块一开始会发生三次缺页。） A.7 B.8 C.9 3. 实现虚拟存储器的目的是＿＿＿ A. 实现存储保护 B. 实现程序浮动 D. 10 . C. 扩充辅存容 量 D. 扩充主存容量 4.作业在执行中发生了缺页中断, 经操作系统处理后 , 应让其执行＿＿＿指令 . （书本 158 页，（ 2）最后一句话） A. 被中断的前一条 B. 被中断 的 C. 被中断的后一 条 D. 启动时的第一条 5．在请求分页存储管理中，若采用FIFO 页面淘汰算法，则当分配的页面数增加时， 断的次数 ________。( 在最后一题做完后再作答)答案错误选择： D 缺页中 A．减少B. 增 加 C. 无影响 D. 可能增加也可能减少 6.虚拟存储管理系统的基础是程序的________理论 . A. 局部性 B. 全局 性 C. 动态 性 D. 虚拟性 7. 下述 _______页面淘汰算法会产生Belad y 现象 . A. 先进先出* B. 最近最少使 用 C. 最近不经常使 用 D. 最佳 所谓 Belady 现象是指：在分页式虚拟存储器管理中，发生缺页时的置换算法采用 FIFO（先 进先出）算法时，如果对—个进程未分配它所要求的全部页面，有时就会出现分配的页面 数增多但缺页率反而提高的异常现象。 二. 填空题 1.假设某程序的页面访问序列为1. 2. 3. 4. 5. 2. 3. 1. 2. 3. 4. 5. 1. 2. 3. 4 且开始执行时主 存中 没有页面，则在分配给该程序的物理块数是3 且采用 FIFO 方式时缺页次数是 ____13____; 在分配给程序的物理块数是 4 且采用 FIFO 方式时，缺页次数是 ___14______; 在分配给程序
计算机组成原理题附答案
计算机组成原理题解指南 第一部分：简答题 第一章计算机系统概论 1．说明计算机系统的层次结构。 计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。 第四章主存储器 1．主存储器的性能指标有哪些？含义是什么？ 存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。 在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。 存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。 存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。 存储器带宽是指存储器在单位时间中的数据传输速率。 2．DRAM存储器为什么要刷新？DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。 常用的刷新方式由三种：集中式、分散式、异步式。 3．什么是闪速存储器？它有哪些特点？ 闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。 闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能。4．请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？ SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。 第五章指令系统 1．在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？ 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。2．一个较完整的指令系统应包括哪几类指令？ 包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。 3．什么叫指令？什么叫指令系统？ 指令就是要计算机执行某种操作的命令 一台计算机中所有机器指令的集合，称为这台计算机的指令系统。 第六章中央处理部件CPU 1．指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。 时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。
5大规模数字集成电路习题解答
自我检测题 1．在存储器结构中，什么是“字”什么是“字长”，如何表示存储器的容量 解：采用同一个地址存放的一组二进制数，称为字。字的位数称为字长。习惯上用总的位数来表示存储器的容量，一个具有n字、每字m位的存储器，其容量一般可表示为n ×m位。 2．试述RAM和ROM的区别。 解：RAM称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时将信息写入指定单元，最大的优点是读写方便。但是掉电后数据丢失。 ROM在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据，内部信息通常在制造过程或使用前写入， 3．试述SRAM和DRAM的区别。 解：SRAM通常采用锁存器构成存储单元，利用锁存器的双稳态结构，数据一旦被写入就能够稳定地保持下去。动态存储器则是以电容为存储单元，利用对电容器的充放电来存储信息，例如电容器含有电荷表示状态1，无电荷表示状态0。根据DRAM的机理，电容内部的电荷需要维持在一定的水平才能保证内部信息的正确性。因此，DRAM在使用时需要定时地进行信息刷新，不允许由于电容漏电导致数据信息逐渐减弱或消失。 4．与SRAM相比，闪烁存储器有何主要优点 解：容量大，掉电后数据不会丢失。 5．用ROM实现两个4位二进制数相乘，试问：该ROM需要有多少根地址线多少根数据线其存储容量为多少 解：8根地址线，8根数据线。其容量为256×8。 6．简答以下问题： （1）CPLD和FPGA有什么不同 FPGA可以达到比 CPLD更高的集成度，同时也具有更复杂的布线结构和逻辑实现。FPGA 更适合于触发器丰富的结构，而 CPLD更适合于触发器有限而积项丰富的结构。 在编程上 FPGA比 CPLD具有更大的灵活性；CPLD功耗要比 FPGA大；且集成度越高越明显；CPLD比 FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。CPLD的编程工艺采用 E2 CPLD的编程工艺，无需外部存储器芯片，使用简单，保密性好。而基于 SRAM编程的FPGA,其编程信息需存放在外部存储器上，需外部存储器芯片 ,且使用方法复杂，保密性差。 （2）写出三家CPLD/FPGA生产商名字。 Altera，lattice，xilinx，actel 7．真值表如表所示，如从存储器的角度去理解，AB应看为地址，F0F1F2F3应看为数据。 表
第3章习题
1 EEPROM是指（D ）。 A 读写存储器 B 只读存储器 C 闪速存储器 D 电擦除可编程只读存储器 2 常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的磁表面存储器。 A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器 -cache 3 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ D ）。 A 64M B B 32MB C 32M D 64M 4 主存贮器和CPU之间增加cache的目的是（ A ）。 A 解决CPU和主存之间的速度匹配问题 B 扩大主存贮器容量 C 扩大CPU中通用寄存器的数量 D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量 5 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目是（ D ）。512 * 1024 B A 8，512 B 512，8 C 18，8 D 19，8 6 交叉存储器实质上是一种多模块存储器，它用（ A ）方式执行多个独立的读写操作。 A 流水 B 资源重复 C 顺序 D 资源共享 7某微型计算机系统，其操作系统保存在硬磁盘上，其内存储器应该采用（C ） A RAM B ROM C RAM和ROM D CCD 8 某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（ D ）。 A 20 B 28 C 30 D 32 9 双端口存储器所以能进行高速读/写操作，是因为采用（ D ）。 A 高速芯片 B 新型器件 C 流水技术 D 两套相互独立的读写电路 10 存储单元是指（B ）。 A 存放1个二进制信息位的存储元 B 存放1个机器字的所有存储元集合 C 存放1个字节的所有存储元集合 D 存放2个字节的所有存储元集合
[考研类试卷]计算机专业基础综合(存储器系统的层次结构)模拟试卷4.doc
[考研类试卷]计算机专业基础综合（存储器系统的层次结构）模拟试卷 4 一、单项选择题 1-40小题，每小题2分，共80分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。 1 下列关于相联存储器的说法中，错误的是( )。 （A）相联存储器指的是按内容访问的存储器 （B）在实现技术相同的情况下，容量较小的相联存储器速度较快 （C）相联存储器结构简单，价格便宜 （D）在存储单元数目不变的情况下，存储字长变长，相联存储器的访问速度下降 2 下列关于DRAM和SRAM的说法中，错误的是( )。 I．SRAM不是易失性存储器，而DRAM是易失性存储器 Ⅱ．DRAM比SRAM集成度更高，因此读写速度也更快 Ⅲ．主存只能由DRAM构成，而高速缓存只能由SRAM构成 Ⅳ．与SRAM相比，DRAM由于需要刷新，所以功耗较高 （A）Ⅱ、Ⅲ和Ⅳ （B）I、Ⅲ和Ⅳ （C）I、Ⅱ和Ⅲ （D）I、Ⅱ、Ⅲ和Ⅳ 3 某机字长32位，主存容量1 MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映射方式，则Cache地址长度为( )。 （A）11位
（B）13位 （C）18位 （D）20位 4 在Cache和主存构成的两级存储体系中，Cache的存取时间是100 ns，主存的存取时间是1 000 ns。如果希望有效(平均)存取时间不超过Cache存取时间的15％，则Cache的命中率至少应为( )。 （A）90％ （B）98％ （C）95％ （D）99％ 5 下列关于Cache写策略的论述中，错误的是( )。 （A）全写法(写直达法)充分保证Cache与主存的一致性 （B）采用全写法时，不需要为Cache行设置“脏位／修改位” （C）写回法(回写法)降低了主存带宽需求(即减少了Cache与主存之间的通信量) （D）多处理器系统通常采用写回法 6 假定用若干个8K×8位的芯片组成一个32K×32位的存储器，则地址41FOH所在芯片的最大地址是 ( )。 （A）0000H （B）4FFFH （C）5FFFH
PLC系统存储器与用户存储器的功能
系统存储器用来存放由PLC生产厂家编写的系统程序，系统程序固化在ROM 内，用户不能直接更改，它使PLC具有基本的功能，能够完成PLC设计者规定的各项工作。系统程序质量的好坏，很大程度上决定了PLC的性能，其内容主要包括三部分。 第一部分为系统管理程序，它主要控制PLC的运行，使整个PLC按部就班地工作。第二部分为用户指令解释程序，通过用户指令解释程序，将PLC 的编程语言变为机器语言指令，再由CPU执行这些指令。第三部分为标准程序模块与系统调用，它包括许多不同功能的子程序及其调用管理程序，如完成输入、输出及特殊运算等的子程序。PLC的具体工作都是由这部分程序来完成的，这部分程序的多少也决定了PLC性能的高低。 用户存储器包括用户程序存储器（程序区）和功能存储器（数据区）两部分。用户程序存储器用来存放用户针对具体控制任务用规定的PLC编程语言编写的各种用户程序，以及用户的系统配置。用户程序存储器根据所选用的存储器单元类型的不同，可以是RAM（有掉电保护）、EPROM或EEPROM存储器，其内容可以由用户任意修改或增删。用户功能存储器是用来存放（记忆）用户程序中使用器件的ON/OFF状态／数值数据等。用户存储器容量的大小，关系到用户程序容量的大小，是反映PLC性能的重要指标之一。 艾驰商城是国内最专业的MRO工业品网购平台，正品现货、优势价格、迅捷配送，是一站式采购的工业品商城！具有10年工业用品电子商务领域研究，以强大的信息通道建设的优势，以及依托线下贸易交易市场在工业用品行业上游供应链的整合能力，为广大的用户提供了传感器、图尔克传感器、变频器、断路器、继电器、PLC、工控机、仪器仪表、气缸、五金工具、伺服电机、劳保用品等一系列自动化的工控产品。 如需进一步了解台达PLC、西门子PLC、施耐德plc、欧姆龙PLC的选型，报价，采购，参数，图片，批发等信息，请关注艾驰商城
操作系统原理-第五章存储管理习题
** 习题 ** 选择最合适的答案 1．分页存储管理的存储保护是通过( )完成的. A.页表（页表寄存器） B.快表 C.存储键 D.索引动态重定 2．把作业地址空间中使用的逻辑地址变成内存中物理地址称为（）。 A、加载 B、重定位 C、物理化 D、逻辑化 3．在可变分区存储管理中的紧凑技术可以（）。 A.集中空闲区 B.增加主存容量 C.缩短访问时间 D.加速地址转换 4．在存储管理中，采用覆盖与交换技术的目的是( )。 A.减少程序占用的主存空间 B.物理上扩充主存容量 C.提高CPU效率 D.代码在主存中共享 5．存储管理方法中，( )中用户可采用覆盖技术。 A．单一连续区 B. 可变分区存储管理 C．段式存储管理 D. 段页式存储管理 6．把逻辑地址转换成物理地址称为（）。 A.地址分配 B.地址映射 C.地址保护 D.地址越界 7．在内存分配的“最佳适应法”中，空闲块是按（）。 A.始地址从小到大排序 B.始地址从大到小排序 C.块的大小从小到大排序 D.块的大小从大到小排序 8．下面最有可能使得高地址空间成为大的空闲区的分配算法是（）。 A.首次适应法 B.最佳适应法 C.最坏适应法 D.循环首次适应法 9．那么虚拟存储器最大实际容量可能是( ) 。 A.1024K B.1024M C.10G D.10G+1M 10．用空白链记录内存空白块的主要缺点是（）。 A.链指针占用了大量的空间 B.分配空间时可能需要一定的拉链时间 C.不好实现“首次适应法” D.不好实现“最佳适应法” 11．一般而言计算机中（）容量(个数)最多. ** B.RAM C.CPU D.虚拟存储器