3关于触发器的练习题
《集成触发器》练习题及答案
[4.1]画出图P4.1所示由与非门组成的基本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。
图P4.1
解：
[4.2]画出图P4.2由或非门组成的基本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。
图P4.2
解：
[4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻
辑函数式。
图P
该电路为同步RS 触发器
[4.4] 图P4.4所示为一个防抖动输出的开关电路。当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。
图P4.4
[解]
[4.5]在图P4.5电路中，若CP、S、R的电压波形如图中所示，试画出Q和Q端与之对应的电压波形。假定触发器的初始状态为Q=0。
图P4.5
[4.7]若主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。设触发器的初始状态为Q=0。
图P4.7
解：
图A4.8
[4.9]已知主从结构JK触发器输入端J、K和CP的电压波形如图P4.9所示，试画出Q、Q端对应的电压波形。设触发器的初始状态为Q = 0。
图P4.9
解：
[4.11]己知维持阻塞结构D触发器输入端的电压波形如图P4.11所示，试画出Q、Q 端对应的电压波形。
图P4.11
[解] 见图A4.11
图A4.11
[4.15]在图P4.15所示主从结构JK触发器电路中，己知CP和输入信号T的电压波
Q的电压波形，设触发器的起始状态为Q=0。
形如图所示，试画出触发器输出端Q和
图P4.15
[解] 见图A4.15
图A4.15
[4.16]在图P4.16电路中，已知输入信号I v的电压波形如图所示，试画出与之对应的
v的波形。触发器为维持阻塞结构，初始状态为Q=0。（提示：应考虑触发器和异输出电压O
或门的传输延迟时间。）
图P4.16
[解] 见图A4.16
图A4.16
[4.17]在图P4.17的主从JK触发电路中，CP和A的电压波形如图中所示，试画出Q 端对应的电压波形。设触发器的初始状态为Q = 0。
图P4.17
[解] 见图A4.17
图A4.17
[4.19] 图P4.19所示是用维持阻塞结构D触发器组成的脉冲分频电路。试画出在一系列CP脉冲作用下输出端Y对应的电压波形。设触发器的初始状态均为Q = 0。
图P4.19
[解] 见图A4.19
图A4.19
[4.20] 试画出图P4.20电路输出Y 、Z 的电压波形，输入信号A 和时钟CP 的电压波形如图中所示，设触发器的初始状态均为Q = 0。
图P4.20
[解]
2121Q Q Q Q Y +== 2121Q Q Q Q Z +==
A Q n =+11； 11
2n n Q Q =+
波形见图A4.20。
图
A4.20
[4.21] 试画出图P4.21电路输出端Q 2的电压
波形。输入信号A 和CP 的电压波形与上题相同，假定触发器为主从结构，初始状态均为Q = 0。
图P4.21
[解]
) (1111A CP Q Q n n ==+；
21Q R D =；
) ( 22112CP CP Q Q Q n n n ==+
波形见图A4.21。
图
A4.21
[4.22] 试画出图P4.22电路在一系列CP 信号作用下Q 1、Q 2、Q 3端输出电压的波形，触发器为边沿触发结构，初始状态为Q = 0。
图P4.22
[解]
）（CP CP Q Q n n ==+1111 ) 12212Q CP Q Q n n ==+（ )( 133213Q CP Q Q Q n n n =⊕=+
波形见图A4.22。
图A4.22
[4.23] 试画出图P4.23电路在图中所示CP 、D R 信号作用下Q 1、Q 2、Q 3的输出电压波形，并说明Q 1、Q 2、Q 3输出信号的频率与CP 信号频率之间的关系。
图P4.23
[解]
）（CP CP Q Q n n ==+1111
）（12212 Q CP Q Q n n ==+
）（23313 Q CP Q Q n n ==+
波形见图A4.23。
图A4.23
若CP 的频率为0f ，则Q 1、Q 2、Q 3的频率分别为021f 、041f 、081
f 。
集成触发器及其应用电路设计
华中科技大学 电子线路设计、测试与实验》实验报告 实验名称：集成运算放大器的基本应用 院（系）：自动化学院 地点：南一楼东306 实验成绩： 指导教师：汪小燕 2014 年6 月7 日
、实验目的 1）了解触发器的逻辑功能及相互转换的方法。 2）掌握集成JK 触发器逻辑功能的测试方法。 3）学习用JK 触发器构成简单时序逻辑电路的方法。 4）熟悉用双踪示波器测量多个波形的方法。 （5）学习用Verliog HDL描述简单时序逻辑电路的方法，以及EDA技术 、实验元器件及条件 双JK 触发器CC4027 2 片； 四2 输入与非门CC4011 2 片； 三3 输入与非门CC4023 1 片； 计算机、MAX+PLUSII 10.2集成开发环境、可编程器件实验板及专用电缆 三、预习要求 （1）复习触发器的基本类型及其逻辑功能。 （2）掌握D触发器和JK触发器的真值表及JK触发器转化成D触发器、T触发器、T 触发器的基本方法。 （3）按硬件电路实验内容（4）（5），分别设计同步3 分频电路和同步模4 可逆计数器电路。 四、硬件电路实验内容 （1）验证JK触发器的逻辑功能。 （2）将JK触发器转换成T触发器和D触发器，并验证其功能。 （3）将两个JK触发器连接起来，即第二个JK触发器的J、K端连接在一起， 接到第一个JK触发器的输出端Q两个JK触发器的时钟端CP接在一起，并输入1kHz 正方波，用示波器分别观察和记录CP Q、Q的波形（注意它们之间的时序关系），理解2分频、4分频的概念。 （4）根据给定的器件，设计一个同步3分频电路，其输出波形如图所示。然后组装电路，并用示波器观察和记录CP Q、Q的波形。 （5）根据给定器件，设计一个可逆的同步模4 计数器，其框图如图所示。图中，M为控制变量，当M=0时，进行递增计数，当M=1时，进行递减计数；Q、 Q为计数器的状态输出，Z为进位或借位信号。然后组装电路，并测试电路的输入、输出
触发器实验 3
实验（一）：MS SQL Server的使用和管理 一、实验目的 ①掌握T-SQL语言中几个常用流程控制语句的使用。 ②通过对常用系统存储过程的使用，了解存储过程的类型。 ③通过创建和执行存储过程，了解存储过程的基本概念，掌握使用存储过程的操作技巧和方法。 二、实验内容 ①用两种方法（if…else语句与while、break和continue语句）实现1+2+3……+100值的计算。 ②活期存款中，“储户”通过‘存取款单’和“存储所”发生关系。假定储户包括：账号，姓名，电话，地址，存款额；“储蓄所”包括：储蓄所编号，名称，电话，地址。假定一个储户可以在不同的储蓄所存取款，试完成以下设计： 1．创建一个数据库名为SA VE，按要求在SA VE数据库中创建以上的那三个表“储户”、“存取款单”、“储蓄所”。在三张表中自己选择应该在哪些列创建主键外键约束。 2．为“存取款单”表创建一个CHECK约束，使存取标志列的值要么是1要么是0。3．创建一个触发器TR1完成下面的内容： 当向“存取名单”表中插入数据时，如果存取标志=1则应该更正储户表让存款额加上存取金额，如果存取标志=0则应该更正储户表让存款额减去存取金额，如果余额不足则显示余额不足错误。 4．创建一个视图显示用户账号、用户姓名、存款额和所在银行。 5．创建存储过程INPUT_PROC,OUT_PROC分别用于存款和取款，即向存取款单中插入数据。 三、实验步骤 1．启动sql查询分析器，运行相关sql脚本。 2．脚本文件如下： 创建一个数据库名为SA VE： CREATE DATABASE[SA VE] ON PRIMARY (NAME=lfm1_dat, FILLENAME='c:\SAVE.DA TA.mdf', SIZE=10, MAXSIZE=50, FILEGROWTH=15%) LOG ON (NAME='lfm_log', FILENAME='c:\SAVELOG.ldf', SIZE=5MB, MAXSIZE=25MB, FILEGROWTH=5MB) 创建以上的那三个表“储户”、“存取款单”、“储蓄所”，在三张表中自己选择应该在哪些列创建主键外键约束。 CREATE TABLE 储户 (账号INT PRIMARY KEY,姓名CHAR(10),电话INT,地址CHAR(10),存款额MONEY)
存储过程与触发器实验
第一章存储过程与触发器实验 实验目的 1．理解存储过程的工作原理和作用。 2．掌握存储过程设置和程序设计过程。 3．理解触发器的工作原理和作用。 4．掌握触发器编写方法。 实验环境 采用IBM DB2或Sybase数据库管理系统作为实验平台。其中，DB2可以采用DB2 Express-C或DB2 V8 Enterprise。 实验完成人：李肇臻，谢锦 实验内容 一、存储过程实验 1．针对下面2个完整性约束条件，建立存储过程，实现当数据导入或更新时，可以自动修改拥塞率、半速率话务量比例 (1)拥塞率＝拥塞数量／呼叫数量 (2)半速率话务量比例＝半速率话务量／全速率话务量 在DB2CMD中运行，win7用管理员权限。 create procedure M() language SQL begin update CALLDATA set "callcongs"="congsnum"/"callnum" where "congsnum"<>0 and "callnum"<>0; update CALLDATA set "rate"="thtraff"/"traff" where "thtraff"<>0 and "traff"<>0; end @ 2．将存储过程添加到数据库服务器上
3．在客户端编写调用存储过程的主程序 4．运行客户端程序，调用存储过程，观察存储过程执行过程和数据更新情况；调用就用db2 CALL M() 二、触发器实验 1. 针对下列约束条件，分别建立1个触发器： 1）每个小区/扇区最多占用14个TCH频点，合法频点范围在[1,60]之间。当向小区中新加入频点时，如果小区中现有频点数目已达到14个，则用新加入的频点替换现有频点中的最小频点；当修改或新加入频点时，如果发现频点不在合法范围内，则输出提示信息，并拒绝该操作。 create trigger first_1 after insert on FREQUENCY
数据库实验报告(7)-触发器
桂林航天工业学院学生实验报告 实验七 实验名称触发器实验日期2019.11.12 实验目的 1.了解触发器的基本原理，掌握创建触发器的方法。 2.掌握修改和删除触发器的方法，能够设计简单的触发器。 实验内容触发器 实验方法及步骤 1、创建一个触发器InsStud，当向student表插入一条记录时，同时把该记录插入到关系student2。 CREATE TRIGGER InsStud on student FOR INSERT AS insert into student2 select*from inserted 2、向student表中插入一条记录('201215130','张三','男',20,'CS')，查看student和student2表中记录的变化是什么？ student和student2表中都能插入('201215130','张三','男',20,'CS')这条记录 insert student values('201215130','张三','男',20,'CS'); select*from student select*from student2 3、创建一个触发器DelStud，当向student表删除一条记录时，同时把该记录从student2表删除掉。
CREATE TRIGGER DelStud on student FOR delete AS delete student2 select*from deleted 4、删除student表中的sno为201215130的元组，同时查看student2表中元组的变化是什么？ student和student2表中都能删除('201215130','张三','男',20,'CS')这条记录。 delete student where sno='201215130' select*from student select*from student2 5、为course表创建一个名为del_rollback_tr的DELETE触发器，该触发器的作用是禁止删除course表中的记录。 CREATE TRIGGER del_rollback_tr on course FOR delete AS if (exists(select*from deleted)) rollback insert course values('8','张','5',2); delete course where cno='8'
实验三 集成触发器的逻辑功能测试
实验三集成触发器的逻辑功能测试 一实验目的 1．熟悉JK触发器的基本原理及逻辑功能。 2．熟悉D触发器的基本原理及逻辑功能，并掌握其寄存器移位功能。 3．触发器应用。 二、实验仪器及器件 仪器：逻辑箱，数字万用表 器材：74LS74、74LS76 三、实验基本原理 JK触发器有J输入端和K输入端，而其R D端和S D端则具有置“0”置“1”功能，逻辑功能如下： Q 当J=K=1时，CP脉冲作用下，触发器状态翻转，写成Q n+1= n 当J=K=0时，CP脉冲作用下，触发器保持原状态，写成O n+1=Q n。 当J=1，K=0时，在CP脉冲作用下，触发器置“1”，写成Q n+1=1。 当J=0，K=1时，在CP脉冲作用下，触发器置“0”，写成Q n+1=0。 四、触发器的逻辑功能测试： 1．JK触发器（选择74LS76） （1）触发器置“0”“1”的功能测试： 将S D、R D分别接开关K i+1、K i，Q、Q分别接发光二极管L i+1，L i，按表5—1要求改变S D，R D（J，K，CP处于任意状态），并在S D R D作用期间，任意改变J、K、CP的状态，观察Q和Q的状态，将结果记录于表5—1。 表5—1JK触发器菜单 将J、K分别接开关，而上述实验中的S D、 R D所接开关保持，并置于S D=1，R D=1的状 态，时钟CP接单脉冲信号源的输出P+，按 表5—2要求，将结果记录于表5—2。
2．D 触发器：（选择74LS74） （1） 触发器置“0”置“1”功能的测试： 将S D 、R D 分别接开关，Q 、Q 分别接发光二极管，按表5—3要求改变S D 、R D （D 及CP 处于任意状态）并在S D 、R D 作用期间，任意改变D 与CP 的状态，测试S D 、R D 的功能，并将测试结果记录于表5—3。 表5—3D 触发器S D 、R D 菜单 （2） 对D 触发器逻辑功能的 测试，结果记录于表5—4。 表5—触发器逻辑菜单 五、触发 器应用： 1． 用JK 触发器（74LS76）组成 三位串行累加计数器如下图。 2．用D 触发器组成四位移位寄存器如下图。
D触发器的设计
目录 第一章绪论0 简介0 集成电路0 版图设计1 软件介绍1 标准单元版图设计1 标准单元版图设计的概念1 标准单元版图设计的历史1 标准单元的版图设计的优点2 标准单元的版图设计的特点2 第二章D触发器的介绍 2 简介2 维持阻塞式边沿D触发器3 电路工作过程3 状态转换图和时序图3 同步D触发器3 电路结构3 逻辑功能4 真单相时钟（TSPC）动态D触发器4 第三章工艺基于TSPC原理的D触发器设计5 电路图的设计5 创建库与视图5 基于TSPC原理的D触发器电路原理图5 创建D触发器版图6 设计步骤6 器件规格7 设计规则的验证及结果8 第四章课程设计总结9 参考文献 9 第一章绪论 简介 集成电路 集成电路（Integrated Circuit,简称IC）是20世纪60年代初期发展起来的一种新型半导体器件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上，然后焊接封装在一个管壳内的电子器件。其封装外壳有圆壳式、扁平式或双列直插式等多种形式。是一种微型电子器件或部件，采
用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。集成电路发明者为杰克·基尔比（基于硅的集成电路）和罗伯特·诺伊思（基于锗的集成电路）。当今半导体工业大多数应用的是基于硅的集成电路。 版图设计 版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据版图来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能，Cadence 的Virtuoso的版图设计软件帮助设计者在图形方式下绘制版图。 对于复杂的版图设计，一般把版图设计分成若干个子步骤进行： （1）划分为了将处理问题的规模缩小，通常把整个电路划分成若干个模块。（2）版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案。（3）布线完成模块间的互连，并进一步优化布线结果。 （4）压缩是布线完成后的优化处理过程，他试图进一步减小芯片的面积。软件介绍 目前大部分IC 公司采用的是UNIX 系统，使用版本是SunSolaris。版图设计软件通常为Cadence ，它是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA设计和PCB 设计。软件操作界面人性化，使用方便，安全可靠，但价格较昂贵。 标准单元版图设计 标准单元版图设计的概念 标准单元,也叫宏单元。它先将电路设计中可能会遇到的所有基本逻辑单元的版图, 按照最佳设计的一定的外形尺寸要求, 精心绘制好并存入单元库中。实际设计ASIC电路时, 只需从单元库中调出所要的元件版图, 再按照一定的拼接规则拼接, 留出规则而宽度可调的布线通道, 即可顺利地完成整个版图的设计工作了。 基本逻辑单元的逻辑功能不同, 其版图面积也不可能是一样大小的。但这些单元版图的设计必须满足一个约束条件, 这就是在某一个方向上它们的尺寸必须是完全一致的, 比如说它们可以宽窄不一, 但它们的高度却必须是完全相等的,这就是所谓的“等高不等宽”原则。这一原则是标准单元设计法得以实施的根本保证。 标准单元版图设计的历史 随着集成电路产业迅猛的发展,工艺水平不断提高,集成电路特征尺寸循着摩尔定律不断缩小。设计芯片时需要考虑的因素越来越多,芯片设计的复杂程度也越来越高。因而尽可能复用一些已经通过工艺验证的IP核可以提高设计的效率,降低芯片设计的成本。
实验三 触发器特性测试
- -- 数字逻辑实验指导书 葛长赟编写 大连东软信息学院 电子工程系 2016年8月 - . -word资
引言 《数字逻辑》是软件工程专业的必修课，为后续课程的实施，为进一步学习各专业后续课程打下基础，是一门理论与实践相结合的课程。 通过这门课程的学习，使学生掌握数字电路与系统的基本工作原理和分析设计方法；理解标准的集成电路器件使用方法为后续学习奠定基础。 本门课程理论内容包括：数制与码制、逻辑代数基础、组合逻辑电路的分析和设计、各种触发器及时序逻辑电路的分析和设计等，除数制与码制外，每部分内容都配备有相应的实验室实验，帮助学生理解和掌握相关知识内容。 本实验指导书旨在对《数字逻辑》课程的实验进行规范，内容包括：实验目的和要求、设备或环境、实验原理（项目分析和设计）、实验内容（项目实施）等。学生可遵照本实验指导书内容完成相应实验并提交实验报告。
设备与工具 这章主要介绍本实验指导书中会用到的硬件设备。 信号发生器 信号发生器是一台具有高度稳定性、多功能等特点的函数信号发生器。能直接产生正弦波、三角波、方波、斜波、脉冲波，波形对称可调并具有反向输出，直流电平可连续调节。TTL可与主信号做同步输出。还具有VCF 输入控制功能。频率计可做内部频率显示，也可外测1Hz~10.0MHz的信号频率，电压用LED显示。 万用表 万用表是一种多功能、多量程的便携式电子电工仪表，一般的万用表可以测量直流电流、直流电压、交流电压、电阻等。有些万用表还可测量电容、电感、功率、晶体管共射极直流放大系数等。 数字电路实验箱 数字电路实验箱可以为学生提供内容丰富的实验平台，结构设计灵活，可在此平台上搭建电路，完成数字电路课程要求的基本实验。
触发器的使用实验报告
实验II、触发器及其应用 一、实验目的 1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理 触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 如图1为两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1” 段，因为=0（=1）时触发器被置为“1”；为置“0”端，因为=0（=1）时触发器被置“0”，当==1时状态保持；==0时，触发器状态不定，应避免此种情况发生，表1为基本RS 触发器的状态表。 图1、基本RS触发器 表1、基本RS触发器功能表 输入输出 0 1 1 0 1 0 0 1 1 1 0 0 不定不定 基本RS 2、JK触发器
在输入信号为双端的情况下，JK触发器的功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降沿出发的边沿触发器。引脚功能及逻辑符号如图2所示。 图2、74LS112双JK触发器引脚排列及逻辑符号 JK触发器的状态方程为：=J+ J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或者两个以上输入端时，组成“与”的关系。和为两个互补输出端。通常把=0，=1的状态定为触发器“0” 状态；而把=1，=0定为“1”状态。下降沿触发JK触发器功能表如表2所示。 表2、JK触发器功能表 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 3、D触发器 在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为=D，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。 下图为双D774LS74的引脚排列及逻辑符号。功能表如表3.
基本门电路及触发器 电子版实验报告
J CP K S D R D Q Q S D R D D CP Q Q 43121556423156实验三：基本门电路及触发器 实 验 室： 实验台号： 日 期： 专业班级： 姓 名： 学 号： 一、 实验目的 二、实验内容 （一）验证以下门电路的逻辑关系 1. 用与非门（00）实现与门逻辑关系：F=AB 2. 异或门（86）： (二):门电路的设计(二选一) 1.用74LS00和74LS86 设计半加器. 2.用TTL 与非门设计一个三人表决电路。 A B C 三个裁判，当表决某个提案时，多数人同意提案为通过。 （1为同意，0为不同意） 要求：用74LS00和 74LS10芯片。 （三）验证JK 触发器的逻辑关系 1．J-K 触发器置位端、复位端及功能测试。 图3-1 JK 触发器(74LS112)和D 触发器(74LS74) 2、设计J-K 触发器转化成D 触发器的电路 利用与非门和J-K 触发器设计并测试逻辑功能。 B A B A B A F ⊕=+=n n n n n n n B A B A B A S ⊕=+=' n n n B A C ='
&A B &F 三、实验原理图 图3-2与门电路 图3-3异或门电路 图3-4半加器 四、实验结果及数据处理 1． 直接在实验原理图上标记芯片的引脚。 2． 写出实验结果。 （1）与门、异或门实验结果表（用数字万用表测量高低电平1、0的电压值。） 输入 与门 异或门 A B F U o （V ） F 0 0 0 1 1 0 1 1 （2）半加器实验结果 (3) 表决电路结果 A n B n n S ' n C ' 0 0 0 1 1 0 1 1 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 =1A B F
数电实验报告：实验3-触发器
广东海洋大学学生实验报告书（学生用表） 实验名称 课程名称 课程号 学院(系) 专业 班级 学生姓名 学号 实验地点 实验日期 实验3：触发器逻辑功能测试及应用 一、实验目的 1、掌握集成触发器的逻辑功能及使用方法 2、熟悉触发器之间相互转换的方法 二、实验内容及步骤 1、测试双JK 触发器74LS112逻辑功能。 在输入信号为双端的情况下，JK 触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK 触发器，是下降边沿触发的边沿触发器。JK 触发器的状态方程为Q * ＝J Q ＋K Q （1）JK 触发器74LS112逻辑电路引脚图如下： 图1 （2）测试复位、置位功能，将测试结果填入表1。 表1 （3）触发功能测试，按表2要求测试JK 触发器逻辑功能。 表2 GDOU-B-11-112
（4） 根据图 2逻辑图将JK 触发器分别连接成T 触发器和T ′触发器，并通过做实验进行验证。 注释：T 触发器的逻辑功能：当T ＝0时，时钟脉冲作用后，其状态保持不变；当T ＝1时，时钟脉冲作用后，触发器状态翻转。如果将T 触发器的T 端置“1”，即得T'触发器。在T'触发器的CP 端每来一个CP 脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。 图2 2、测试双D 触发器74LS74的逻辑功能 在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为 Q * ＝D ，其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态，D 触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。 （1）D 触发器74LS74逻辑电路引脚图3所示。
触发器原理转换及设计
实验五触发器原理,转换及设计 2.5.1 实验目的 （1）掌握基本D，J_K触发器的电路结构及逻辑功能。 （2）掌握各种触发器之间的相互转换及应用。 2.5.2 实验仪器设备与主要器件 试验箱一个，双踪示波器一台；稳压电源一台，函数发生器一台。74LS74双D正沿触发器；74LS75锁存器74LS76双J-K触发器。 2.5.3 实验原理 前面所述的各种集成电路均属组合逻辑电路，该电路某一时刻的输出状态只有该时刻的输入状态决定。 数字系统中的另一类电路称为时序逻辑电路。构成时序逻辑电路的基本器件是触发器。具有两种不同稳定状态的存储二进制信息的基本单元统称为双稳态器件，常芝锁存器或触发器。 2.5.4 实验内容 （1）测试D触发器的逻辑功能。将D触发器74LS74的SD,RD和D分别接逻辑开关，ＣＰ接单词没冲，按D触发器的逻辑功能进行测试，记录测试功能，观察CP与Q之间的关系，画出同步波形。 D触发器的特征表： CP D Q n Q n+1 * * * * ↑0 * 0 ↑ 1 * 1 仿真图： 波形图如图示：上图为CP波形，下图为Q波形：
当Ｄ＝０时，Ｑ＝０； 当D=1时，Ｑ＝１； 图２－５－５的仿真图：
波形图： 由波形图看出时钟每触发2个周期时，电路输出1个周期信号，即该电路实现了二分频功能。 (2)测试J-K触发器的逻辑功能，测试结果与图2-5-2所示的特征表对照，并按图2-5-8所试点链接，用函数发生器输出1KHZ的0-5v方波信号作为时钟脉冲，记录CP，Q1,Q2的同步波形。 真值表： ＣＰＪＫＱｎＱｎ＋１ * ** * Ｑｎ ↓↓００ ００ ０ １ ０保持 １ ↓↓１０ １０ ０ １ １置１ １ ↓↓０１ ０１ ０ １ ０置０ ０ ↓↓１１ １１ ０ １ １必翻 ０ 仿真图： 波形图：由上到下依次为CP,Q1，Q2的波形；
大数据库实验6触发器实验报告材料
淮海工学院计算机工程学院实验报告书 课程名：《数据库原理及应用》 题目：存储过程和触发器 班级：软件132 学号： 2013122907 姓名：孙莹莹 评语： 成绩：指导教师： 批阅时间：年月日
一．目的与要求 1.掌握存储过程的创建方法； 2.掌握存储过程的执行、修改和删除等操作； 3.掌握触发器的创建方法； 4.掌握触发器的使用、修改和删除等相关内容 二．实验内容 基于前面建立的factory数据库，使用T-SQL语句完成如下各小题的功能： 1.创建一个为worker表添加职工记录的存储过程Addworker； 2.创建一个存储过程Delworker删除worker表中指定职工号的记录。 3.显示存储过程Delworker； 4.删除存储过程Addworker和Delworker. 三．实验步骤 1 . (1)建立存储过程 USE factory GO CREATE PROCEDURE Addworker @no int=NULL, @name char(10)=NULL, @sex char(2)=NULL, @birthday datetime=NULL, @na char(2)=NULL, @wtime datetime=NULL, @depno int=NULL AS IF @no IS NULL OR @name IS NULL OR @sex IS NULL OR @birthday IS NULL OR @depno IS NULL BEGIN PRINT '请重新输入该职工信息！' PRINT '你必须提供职工号、姓名、性别、出生日期、部门号' RETURN END BEGIN TRANSACTION INSERT INTO worker VALUES(@no,@name,@sex,@birthday,@na,@wtime,@depno) IF @@error<>0 BEGIN ROLLBACK TRAN RETURN END
触发器及其应用实验报告 - 图文-
实验报告 一、实验目的和任务 1. 掌握基本RS、JK、T和D触发器的逻辑功能。 2. 掌握集成触发器的功能和使用方法。 3. 熟悉触发器之间相互转换的方法。 二、实验原理介绍 触发器是能够存储1位二进制码的逻辑电路,它有两个互补输出端,其输出状态不仅与输入有关,而且还与原先的输出状态有关。触发器有两个稳定状态,用以表示逻辑状态"1"和"0飞在二定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存储器件,是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 图14-1为由两个与非门交叉祸合构成的基本RS触发器,它是无时钟控制低电平直接触发的触发器。 基本RS触发器具有置"0"、置"1"和保持三种功能。通常称s为置"1"端,因为 s=0时触发器被置"1"; R为置"0"端,因为R=0时触发器被置"0"。当S=R=1时状态保持,当S=R=0时为不定状态,应当避免这种状态。
基本RS触发器也可以用两个"或非门"组成,此时为高电平有效。 S Q S Q Q 卫R Q (a(b 图14-1 二与非门组成的基本RS触发器 (a逻辑图(b逻辑符号 基本RS触发器的逻辑符号见图14-1(b,二输入端的边框外侧都画有小圆圈,这是因为置1与置。都是低电平有效。 2、JK触发器 在输入信号为双端的情况下,JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器,是下降边沿触发的边沿触发器。引脚逻辑图如图14-2所示;JK触发器的状态方程为: Q,,+1=J Q"+K Q 3 5
J Q CLK K B Q 图14-2JK触发器的引脚逻辑图 其中,J和IK是数据输入端,是触发器状态更新的依据,若J、K有两个或两个以上输入端时,组成"与"的关系。Q和Q为两个互补输入端。通常把Q=O、Q=1的状态定为触发器"0"状态;而把Q=l,Q=0 定为"}"状态。 JK触发器常被用作缓冲存储器,移位寄存器和计数器。 CC4027是CMOS双JK触发器,其功能与74LS112相同,但采用上升沿触发,R、S端为高电平
数电实验触发器及其应用
数电实验触发器及其应用 数字电子技术实验报告 实验三: 触发器及其应用 一、实验目的: 1、熟悉基本RS触发器，D触发器的功能测试。 2、了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点 3、熟悉触发器的实际应用。 二、实验设备: 1 、数字电路实验箱; 2、数字双综示波器; 3、指示灯; 4、74LS00、74LS74。 三、实验原理: 1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序 电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即“0”和“ 1 ”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。触发器有集成触发器和门电路（主要是“与非门” ）组成的触发器。 按其功能可分为有RS触发器、JK触发器、D触发器、T功能等触发器。触发方式有电平触发和边沿触发两种。 2、基本RS触发器是最基本的触发器，可由两个与非门交叉耦合构成。 基本RS触发器具有置“ 0”、置“ 1”和“保持”三种功能。基本RS触发器
也可以用二个“或非门”组成，此时为高电平触发有效。 3、D触发器在CP的前沿发生翻转，触发器的次态取决于CP脉冲上升沿n+1来到之前D端的状态，即Q = D。因此，它具有置“ 0”和“T两种功能。由于在CP=1期间电路具有阻塞作用，在CP=1期间，D端数据结构变RS化，不会影响触发器的输出状态。和分别是置“ 0”端和置“ 1” DD 端，不需要强迫置“ 0”和置“ 1”时，都应是高电平。74LS74(CC4013, 74LS74(CC4042均为上升沿触发器。以下为74LS74的引脚图和逻辑图。 馬LD 1CP 1云IQ LQ GM) 四、实验原理图和实验结果： 设计实验： 1、一个水塔液位显示控制示意图，虚线表示水位。传感器A、B被水浸沿时
实验五 存储过程和触发器的定义和使用3
实验五存储过程和触发器的定义和使用 一、实验目的 1、掌握局部变量、全局变量、流程控制语句的使用方法 2、了解存储过程的类型和作用，并掌握使用对象资源管理器和Transact-SQL语句创建 存储过程的方法及使用方法。 3、理解触发器的特点和作用，并掌握使用Transact-SQL语言创建触发器的方法 二、实验内容 1.在学生成绩库中中有如下各表： 学生表（Student） 学号姓名性别出生日期专业所在系联系电话020101杨颖01980-7-20计算机应用计算机88297147 020102方露露01981-1-15信息管理计算机88297147 020103俞奇军11980-2-20信息管理计算机88297151 020104胡国强11980-11-7信息管理计算机88297151 020105薛冰11980-7-29水利工程水利系88297152 020201秦盈飞01981-3-10电子商务经济系88297161 020202董含静01980-9-25电子商务经济系88297062 020203陈伟11980-8-7电子商务经济系88297171 020204陈新江11980-7-20房建水利系88297171 create database学生成绩数据库 create table Student ( 学号Char(6)not null, 姓名Char(8)not null, 性别Bit not null, 出生日期smalldatetime, 专业Char(10), 所在系Char(10), 联系电话Char(11)null ) 课程表（Course） 课程号课程名教师开课学期学时学分 101计算机原理陈红2453 102计算方法王颐3453 103操作系统徐格2604 104数据库原理及应用应对刚3755 105网络基础吴江江4453 106高等数学孙中文1906 107英语陈刚1906 108VB程序设计赵红韦3705
第3章 实验1 集成触发器功能测试及转换
深圳大学实验报告课程名称： 实验项目名称：集成触发器功能测试及转换学院：信息工程 专业： 指导教师： 报告人：学号：班级：实验时间： 实验报告提交时间： 教务处制
实验仪器： 1.双踪示波器 2.RXS-1B数字逻辑电路实验箱 3.器件 74LS74 双上升沿D触发器74LS86 四2输入异或门 74LS76 双下降沿JK触发器 实验集成元件： 实验任务： 任务一：维持—阻塞型D触发器功能测试 1-1.分别在D S、D R端加低电平，观察并记录Q、Q端的状态 1-2.令D S、D R端为高电平，D端分别接入高、低电平，用手动脉冲作为CP，观察并记录当CP为↑0、↓1时Q端状态。 1-3.令D S=D R=1、CP=0（或CP=1），改变D端信号，观察Q端的状态是否变化？整理上述实验数据，将结果填入表3.1.1中 1-4.令D S=D R=1，将D和Q端相连，CP加入连接脉冲，用双踪示波器观察并记录Q相对
与CP 的波形。 任务二：下降沿J —K 触发器功能测试 2-1. 分别在D S 、D R 端加低电平，观察并记录Q 、Q 端的状态 2-2. 令D S 、D R 端为高电平，J 端和K 端信号分别接入高、低电平，用手动脉冲作为CP ， 观察并记录当CP 为↑0、↓1时Q 端状态。 2-3. 令D S =D R =1、CP=0（或CP=1），改变J 端和K 端信号，观察Q 端的状态是否变化？ 整理上述实验数据，将结果填入表3.1.2中 2-4. 令D S =D R =1，将J 和Q 端相连，K 和Q 端相连，CP 加入连续脉冲，用双踪示波器观 察并记录Q 相对于CP 的波形。 任务三：触发器功能转换 3-1. 将D 触发器和J —K 触发器转换成T 触发器，列出表达式，画出试验接线图 3-2. 接入连续脉冲，观察各触发器CP 及Q 端波形。比较两者关系。 数据处理分析： 任务一：维持—阻塞型D 触发器功能测试 D 触发器接线图 表3.1.1（本实验用74LS74中编号为1的D 触发器） ___ 1D S ___ 1D R 1CP 1D 1Q n 1Q n+1 0 1 × × 0 1 1 0 × × 0 1 1 1 0 1 1 1 1 0 1 波形见坐标纸图1-1 D 触发器在连续脉冲下输出波形与当前连续脉冲比较图 任务二：下降沿J —K 触发器功能测试 JK 触发器接线图 表3.1.2（本实验用74LS76中编号为1的JK 触发器）
基于TSPC原理的触发器工艺版图设计
苏州市职业大学 课程设计说明书 名称基于TSPC原理的D触发器0.35μm工艺版图设计2011年12月19日至2011年12月23日共1 周 院系电子信息工程系 班级 姓名
目录 第1章：绪论 (3) 1.1 版图设计的基础知识 (3) 1.1.1 版图设计流程 (3) 1.1.2 版图设计步骤 (3) 1.1.3 版图设计规则 (4) 1.1.4 版图设计验证 (5) 1.2 标准单元版图的设计 (6) 1.2.1 标准单元库的定义 (6) 1.2.2 标准单元库用途 (6) 1.2.3 标准单元设计方法 (6) 第2章：D触发器的介绍 (7) 2.1 D触发器 (7) 2.2 维持阻塞D触发器 (7) 2.2.1 维持阻塞D触发器的电路结构 (7) 2.2.2 维持阻塞D触发器的工作原理 (8) 2.2.3 维持阻塞D触发器的功能描述 (9) 2.3 同步D触发器 (9) 2.3.1 同步D触发器的电路结构 (9) 2.3.2 同步D触发器的工作原理 (10) 2.3.3 逻辑功能表示方法 (10) 2.4 基于TSPC原理的D触发器 (11) 2.4.1 构成原理 (11) 2.4.2 仿真波形 (11) 第3章：0.35um工艺基于TSPC原理的D触发器设计 (12) 3.1 动态D触发器电路图的设计步骤及电路图 (12) 3.2 动态D触发器版图的设计步骤及电路图 (13) 3.3 DRC、LVS验证 (14) 第4章：心得体会 (15) 参考文献 (16)
第1章：绪论 1.1 版图设计的基础知识 1.1.1 版图设计流程 版图设计是创建工程制图（网表）的精确的物理描述的过程，即定义各工艺层图形的形状、尺寸以及不同工艺层相对位置的过程。其中版图设计的流程如图1.1.1所示。 图1.1.1 1.1.2 版图设计步骤 作为后端设计者，是集成电路从设计走向制造的桥梁，设计步骤包括以下几部分： 1、布局：安排各个晶体管、基本单元和复杂单元在芯片上的位置。 2、布线：设计走线、门间、单元间的互连。 3、尺寸确定：确定晶体管尺寸（W、L）、互连尺寸（连线宽度）以及晶体管与互连之间的相对尺寸等。 4、版图编辑（Layout Editor）:规定各个工艺层上图形的形状、尺寸和位置。 5、布局布线（Place and route）:给出版图的整体规划和各图形间的连接。 6、版图检查（Layout Check）:设计规则检查(DRC,Design Rule Check)、电器规则检查
存储过程和触发器(数据库实验5)
数据库基础与实践实验报告实验五存储过程和触发器 班级：惠普测试142 学号：1408090213 姓名：闫伟明 日期：2016-11-14
1 实验目的： 1)掌握SQL进行存储过程创建和调用的方法； 2)掌握SQL进行触发器定义的方法，理解触发器的工作原理； 3)掌握触发器禁用和重新启用的方法。 2 实验平台： 操作系统：Windows xp。 实验环境：SQL Server 2000以上版本。 3 实验内容与步骤 利用实验一创建的sch_id数据库完成下列实验内容。 1.创建存储过程JSXX_PROC，调用该存储过程时可显示各任课教师姓名及其所教课程名称。 存储过程定义代码： CREATE PROCEDURE JSXX_PROC AS SELECT tn 教师姓名,cn 所教课程FROM T,TC,C WHERE T.tno=TC.tno AND https://www.360docs.net/doc/783786681.html,o=https://www.360docs.net/doc/783786681.html,o 存储过程执行语句与执行结果截图： EXECUTE JSXX_PROC 2.创建存储过程XM_PROC，该存储过程可根据输入参数（学生姓名）查询并显示该学生的学号、 所学课程名称和成绩；如果没有该姓名学生，则提示“无该姓名的同学”。 存储过程定义代码：
CREATE PROCEDURE XM_PROC @sname VARCHAR(100) AS BEGIN IF EXISTS(SELECT NULL FROM S WHERE sn=@sname) SELECT S.sno 学号,cn 课程,score 成绩FROM S,SC,C WHERE https://www.360docs.net/doc/783786681.html,o=https://www.360docs.net/doc/783786681.html,o AND SC.sno=S.sno AND S.sn=@sname ELSE PRINT'无该姓名的同学。' END 运行截图： 3.创建存储过程XBNL_PROC，该存储过程可根据输入参数（专业名词，默认值为计算机专业）， 统计并显示该专业各年龄段男、女生人数。如果没有该专业，则显示“无此专业”。 存储过程定义代码： CREATE PROCEDURE XBNL_PROC @departName VARCHAR(30)='计算机', @begin INT, @end INT AS
D触发器的设计
目录 第一章绪论 (1) 1.1 简介 (1) 1.1.1 集成电路 (1) 1.1.2 版图设计 (1) 1.2 软件介绍 (2) 1.3 标准单元版图设计 (2) 1.3.1 标准单元版图设计的概念 (2) 1.3.2 标准单元版图设计的历史 (2) 1.3.3 标准单元的版图设计的优点 (3) 1.3.4 标准单元的版图设计的特点 (3) 第二章 D触发器的介绍 (4) 2.1 简介 (4) 2.2 维持阻塞式边沿D触发器 (4) 2.2.1 电路工作过程 (4) 2.2.2 状态转换图和时序图 (5) 2.3 同步D触发器 (5) 2.3.1 电路结构 (5) AHA12GAGGAGAGGAFFFFAFAF
2.3.2 逻辑功能 (6) 2.4 真单相时钟（TSPC）动态D触发器 (6) 第三章 0.35um工艺基于TSPC原理的D触发器设计 (8) 3.1 电路图的设计 (8) 3.1.1 创建库与视图 (8) 3.1.2 基于TSPC原理的D触发器电路原理图 (8) 3.2 创建 D触发器版图 (9) 3.2.1 设计步骤 (9) 3.2.2 器件规格 (11) 3.3 设计规则的验证及结果 (11) 第四章课程设计总结 (13) 参考文献 (14) AHA12GAGGAGAGGAFFFFAFAF
第一章绪论 1.1 简介 1.1.1 集成电路 集成电路（Integrated Circuit,简称IC）是20世纪60年代初期发展起来的一种新型半导体器件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上，然后焊接封装在一个管壳内的电子器件。其封装外壳有圆壳式、扁平式或双列直插式等多种形式。是一种微型电子器件或部件，采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。集成电路发明者为杰克·基尔比（基于硅的集成电路）和罗伯特·诺伊思（基于锗的集成电路）。当今 AHA12GAGGAGAGGAFFFFAFAF
数据库实验三触发器的创建修改及删除
昆明理工大学信息工程与自动化学院学生实验报告 （ 2010 —2011 学年第二学期） 课程名称：数据库高级应用开课实验室：计算中心208 2011年 5月 17日 年级、专业、班学号姓名成绩 实验项目名称触发器的创建、修改及删除指导教师 教师 评语 教师签名： 年月日一、实验目的、要求 目的：了解触发器的功能 掌握触发器的使用方法 要求：实现简单触发器的使用 二、实验所用仪器、材料 微型计算机一台 SQL server 2008 三、实验原理 触发器与存储过程非常相似，触发器也是SQL 语句集，两者惟一的区别是触发器不能用EXECUTE 语句调用，而是在用户执行Transact-SQL 语句时自动触发（激活）执行。触发器是一个在修改指定表中的数据时执行的存储过程。经常通过创建触发器来强制实现不同表中的逻辑相关数据的引用完整性或者一致性。由于用户不能绕过触发器，所以可以用它来强制实施复杂的业务规则，以此确保数据的完整性。触发器不同于存储过程。触发器主要是通过事件进行触发而被执行的，而存储过程可以通过存储过程名字而被直接调用。当对某一表进行诸如UPDATE、INSERT、DELETE 这些操作时，SQL Server 就会自动执行触发
器所定义的SQL 语句，从而确保对数据的处理必须符合由这些SQL 语句所定义的规则。 四、实验过程及数据记录 创建触发器BB（修改表S中的数据时SC中的数据也同时修改了） CREATE TRIGGER BB ON S FOR UPDATE AS IF UPDATE(S#) BEGIN UPDA TE SC SET SC.S#=A.S#FROM INSERTED A,DELETED B WHERE SC.S#=B.S# END 查看表SC的数据 SELECT*FROM SC WHERE S#='200510405101' 修改表S中的数据 UPDA TE S SET S#='000000000000' 查看表SC中的数据（验证触发器的效果） SELECT*FROM SC WHERE S#='000000000000'