PCB电路板EMC抗干扰设计

电路板的抗干扰设计

摘要：本文通过对ＰＣＢ板产生电磁幅射及受外来因素干扰原因的分析，阐述了ＰＣＢ印刷电路板抗干扰设计的思路、方法与技巧

关键词：抗干扰设计

一．引言

ＰＣＢ（印制电路板）是各种电子设备的重要组成部分，它的抗干扰能力如何直接关系到电子设备的可靠性。随着信息化社会的发展，各种电子产品经常在一起工作，它们之间的干扰越来越严重，所以，电磁兼容问题也就成为一个电子系统能否正常工作的关键。而ＰＣＢ作为组成各种电子设备的基本部件，它的抗干扰能力问题就非常重要了。

二．常见的几种电磁干扰

提高ＰＣＢ印刷电路板的抗干扰能力，必须在干扰源和和传播途径上深入研究，找到相应的解决问题的办法。

ＰＣＢ印刷电路板设计中存在的电磁干扰有：

——传导干扰

——串音干扰

——辐射干扰。

产生干扰的根源是电路中电压或电流的变化。下面对几种电磁干扰的特性分别描述：

2.１．传导干扰

传导干扰主要通过导线耦合及共模阻抗耦合来影响其它电路。例如噪音通过电源电路进入某一系统，所有使用该电源的电路就会受到它的影响。

图１是噪音通过共模阻抗耦合的示意图，电路１与电路２共同使用一根导线获取电源电压和接地回路，如果其中一个电路的电压突然需要升高，那么另一电路必将因为

共用电源以及两回路之间的阻抗而降低。对于地回路也是如此。

2.2 ．串音干扰

串音干扰是由电容性干扰和电磁性干扰所引起的，是一个信号线

路干扰另外一邻近的信号路径。它通常发生在邻近的电路和导体上，用电路和导体的互容和互感来表征。例如，ＰＣＢ上某一带状线上载有低电平信号，当平行布线长度超过１０ｃｍ时，就会产生串音干扰。由于串音可

以由电场通过互容，磁场通

过互感引起，所以考虑ＰＣＢ带状线上的串音问题时，最主要的问题是确定电场（互容）、磁场（互感）耦合哪个是主要的。当源和接收器阻抗乘积小于３００时，耦合的主要是磁场；当源和接收器阻抗乘积大于１０００时，耦合的主要是电场；当源和接收器阻抗乘积在３００￣１０００之间时，则磁场或电场都可能成为主要耦合，这时取决于线路间的配置和频率。

2.3．辐射干扰

辐射干扰是由于空间电磁波的辐射而引入的干扰。ＰＣＢ中的辐射

干扰主要是电缆和内部走线间的共模电流辐射干扰。当电磁波照射到传输线上时，将出现场到线的耦合问题，沿线引起的分布小电压源可分解为共模（ＣＭ）和差模（ＤＭ）分量。共模电流指两导线上振幅相差很小而相位相同的电流，差模电流则是两导线上振幅相等而相位相反的电流。

为了减少电流辐射的干扰能量，应该根据预测或测量到的电磁波频率，并根据印制线的长度和其辐射频率的影响关系，合理的设计线路的长度，使其组成的共模天线

尺寸小于或不满足上面关系式。

三．提高ＰＣＢ印制版的抗干扰能力设计

为了提高电路、电子设备之间的抗干扰性能，对于ＰＣＢ印制板来说，可采取以下有益的措施。

3.１．ＰＣＢ的合理分层

单板由电源层、地层和信号层组成；层数也就是他们各自的数量总和。根据单板的电源、地的种类、信号线的密集程度、信号频率、特殊布线要求的信号数量、周边要素、成本价格等方面的综合因素来确定单板的层数。要满足ＥＭＣ的严格指标并且考虑制造成本，适当增加地平面是ＰＣＢ的ＥＭＣ设计最好的方法之一。

3.1.1单板电源层数

单板电源的层数由电源的种类、数量决定。对于单一电源供电的ＰＣＢ，只需一个电源平面；对于多种电源，如需互不交错，可考虑采取电源层分割；对于电源互相交错的单板，例如器件ＭＰＣ８２６０，需要多种电源供电，且互相交错，则必须

考虑采用两层或两层以上的电源平面。

3.1.2信号层数

通常来说，信号层数的确定由单板的功能决定。大多数有经验的ＣＡＤ工程师通常由ＥＤＡ软件提供布局、布线密度的参数报告，再结合板级工作频率、特殊布线要求的信号数量以及单板的性能指标与成本承受能力，来确定单板的信号层数。而从ＥＭＣ的角度，需要考虑关键信号（如

时钟、复位信号等）的屏蔽或隔离来确定是否增加单板层数。

3.2 ．层的布局原则

3.2.1 关键电源平面与其对应的地平面相邻

电源、地平面存在自身的特性阻抗，电源平面的阻抗比地平面阻抗高，将电源平面与地平面相邻可形成耦合电容，并与ＰＣＢ板上的去耦电容一起降低电源平面的阻抗，同时获得较宽的滤波效果。通过研

究发现，门的反转能量首先由电源与地平面之间的电容来提供，其次才由去耦电容决定。

3.2.2参考面的选择应优选地平面

电源、地平面均能用作参考平面，且有一定的屏蔽作用。但相对而言，电源平面具有较高的特性阻抗，与参考电平存在较大的电位差。从屏蔽角度考虑，地平面一般

均作接地处理，并作为基准电平参考点，其屏蔽效果远远优于电源平面。

3.2.3相邻层的关键信号不跨分割区

这样将形成较大的信号环路，产生强的辐射和敏感度问题。

3.2.4元件面下面有相对完整的地平面

对多层板必须尽可能保持地平面的完整，通常不允许有信号线在地平面上走线。当走线层布线密度太大时，可考虑在电源平面的边缘走线。

3.2.5合理布局各种信号线

电路板上的各种信号线也是电磁兼容较敏感的部位，因此也要合理布置。对于不相容信号，如高频信号与低频信号、数字信号与模拟信号、大电流信号与小电流信号，进行布置时一定要有间隔，以免产生相互干扰。另外信号线的形状要有分支，拐角不要走成９０°，否则会破坏导线特性阻抗的一致性，产生谐波与反射现象。一般都采用

４５°拐角或圆弧形拐弯。

3.2.6高频、高速、时钟等关键信号有一相邻地平面

这样设计的信号线与地线间的距离仅为线路板层间的距离，高频电路将选择环路面积最小的路径流动，因此实际的电流总在信号线正下方的地线流动，形成最小的信号环路面积，从而减小辐射。

3.2.7 在高速电路设计中，避免电源平面层向自由空间辐射能量

在这样的设计中，所有的电源平面必须小于地平面，向内缩进２０Ｈ（Ｈ指相邻电源、地平面间的介质厚度）。为了更好地实行２０Ｈ规则，就要使电源和地平面间的厚度最小。

3.3 ．单层板的布局原则

3.3.1元件面下面为地平面，提供器件屏蔽层以及为顶层布线提供参考平面；

3.3.2 所有信号层尽可能与地平面相邻；

3.3.3 尽量避免两信号层直接相邻；

3.3.4 主电源尽可能与其对应地相邻；

3.3.5 兼顾层压结构对称。

3.4．背板的布局原则

对于背板的层排布，很难控制平行长距离布线，因此对于板级工作频率高于５０ＭＨｚ以上的布局原则为：

3.4.1 元件面、焊接面为完整的地平面（通常可作为屏蔽层来考虑，通过金属化螺钉与机框形成一体的屏蔽层）；

3.4.2 无相邻平行布线层；

3.4.3 所有信号层尽可能与地平面相邻；

3.4.4 关键信号与地层相邻，不跨分割区。

3.5 ．多层板的布局原则

对于多层ＰＣＢ板的分层，就要从ＥＭＣ角度出发并综合其它因素，给出优选的层设置如表１所示。地平面的ＥＭＣ主要的目的是提供一个低阻抗的地并且给电源提供最小噪声回流。在实际布线中，两地层之间的信号层、与地层相邻的信号层，是ＰＣＢ布线中的优先布线层。高速线、时钟线和总线等重要信号，应在这些优先信号层上布线和换层。

3.6 ．合理的电路布局

印制电路板上各种单元的相互位置直接影响电路的电磁兼容性，因此要根据单元电路在使用中对电磁兼容性的敏感程度的不同进行分组，按组对电路板进行分割，让同组元器件放在一起，这样在空间上可以保证各组之间不产生相互干扰。具体来讲，可以将电路板分割为：电源电路、数字电路、模拟电路、射频电路等几大部分。同时，也可以选用不同的接地技术，以提高ＰＣＢ印制板的抗干扰能力。

3.6.1 单点接地技术

单点接地连接是指在产品的设计中，接地线路与单独一个参考点相连。这种严格的接地设置的目的是为了防止来自两个不同子系统（有不同的参考电平）中的电流与射频电流经过同样的返回路径，从而导致共阻抗耦合。当元件、电路、互连等都工作在１ＭＨｚ或更低的频率范围内时，采用单点接地技术是最好的，这意味着分布传输阻抗的影响是极小的。当处于较高频率时，返回路径的电感会变得不可忽视。当频率更高时，电源层和互连走线的阻抗更显著。

单点接地技术常见于音频电路、模拟设备、工频及直流电源系统，还有塑料封装的产品。虽然单点接地技术通常在低频采用，但有时它也应用于高频电路或系统中。

3.6.2 多点接地技术

高频设计时为使接地阻抗最小，机座接地一般要使用多个连接点并将其连接

到一个公共参考点上。多点接地之所以能减小射频电流返回路径的阻抗是因为有很多的低阻抗路径并联低平面阻抗主要是由于电源和接地平板的低电感特性或在机座参考点上附加低阻抗的接地连接。

3.6.3 混和或选择接地

混和接地结构是单点接地和多点接地的复合。在ＰＣＢ中存在高低频混和频率时，常使用这种结构。图三提供了两种混和接地方法。对于电容耦合型电路，在低频时呈现单点接

地结构，而在高频时呈现多点接地状态。这是因为电容将高频ＲＦ电流分流到了地。这种方法成功的关键在于清楚使用的频率和接地电流预期流向。

3.6.4 模拟信号地

许多模拟电路工作在低频状态下对于这些灵敏的电路，单点接地是最好的接地方式。接地的主要目的是防止来自其它噪声元件（如数字逻辑器件、电动机、电源、继电器）的大接地电流争用敏感的模拟地线。模拟接地所要求的无噪声度依赖于模拟输入的灵敏度。例如，对于低电平的模拟放大器，要求１０μＶ输入信号的会比要求１０Ｖ输入信号的更易受干扰。因此，１０μＶ输入的放大需要一个干净的接地系统。对于高电平的模拟电路，接地要求不非常严格。

3.6.5 数字信号地

因为高频电流是由接地噪声电压和数设备布线区域的压降产生的，所以在高速数字电路中优先使用多点接地。它的主要目的是建立一个统一电位共模参考系统。因为寄生参数改变了预期的接地路径，所以单点接地不能有效地发挥作用。只要保持一个低的接地参考阻抗，接地环路通常不会出现数字问题。

许多数字环路并不会要求具有滤波作用的接地参考源。数字电路具有几百毫伏的噪声容限，并且能够承受数十到数百毫伏的接地噪声梯度。在多层板中的接地“镜像”平面最适合信号电流。而为了控制共模回流产生的损耗，机壳应使用多点接地。

四．结束语

要使ＰＣＢ系统的层布局达到其电磁兼容性ＥＭＣ指标要求，需要从各方面进行综合的考虑。通常需要从三点出发：相应的功能模块分布；综合单板的性能指标要求；成本承受能力。

总之，ＰＣＢ的抗干扰的思想子装置的设计开发阶段就应体现。否则，在制造过程中发现的问题所需解决费用很高，而在运行阶段发现的问题所需的解决费用将更高。

参考文献：

［１］陈瑞．印制电路设计的抗干扰措施与电磁兼容［Ｊ］．太原．电子工艺技术，２００２，（１）：１６－１９．

［2］赵晶．电路设计与制—Ｐｒｏｔｌ９９高级应用［Ｍ］．北京：人民邮电出版社２００２．９．

［3］夏瑞华．印制板的抗干扰设计［Ｊ］．北京．电子制作，２００２，（１１）：５６－５７．