同步时序逻辑电路分析与设计
“电工学（二）数字逻辑电路”课程实验报告
实验/实训项目同步时序逻辑电路分析与设计
实验/实训地点
实验/实训小组
实验/实训时间
专业电器工程及其自动化
班级
姓名
学号
指导老师
过程、步骤、代一、实验原理
1. 集成计数器74LS290功能测试。
74LS290是二一五一十进制异步计数器，逻辑简图为图5.1所示。 74LS290具有下述功能：
直接置0（R 0(1),R 0(2)=1）,直接置（S 0(1),S 0(2)=1） 二进制计数（CP 1输入Q A 输出） 五进制计数（CP 1输入Q A Q B Q C 输出） 十进制计数（两种接法如图5.2A 、B 所示）
按芯片引脚图分别测试上述功能，并填入表5.1、表5.2、表5.3中。
图5.1 74LS290逻辑图
图5.2 十进制计数器
2. 计数器级连
分别用2片74LS290计数器级连成二一五混合进制、十进制计数器。 （1）画出连线电路图。
（2）按图接线，并将输出端接到LED 数码显示器的相应输入端，用单脉冲作为输入脉冲验证设计是否正确。
（3）画出四位十进制计数器连接图并总结多级计数级连规律。
3. 任意进制计数器设计方法
采用脉冲反馈法（称复位法或置位法），可用74LS290组成任意（M ）计数器，图5.3是用74LS290实现模7计数器的两种方案，图（A ）采用复位法，即计到M 异步置0，图（B ）采用置位法，即计数计到M-1异步置0。
表5.1 功能表
R 0(1) R 0(2) S 0(1) S 0(2)
输出 Q D Q G Q B Q A
H H L X
H H X L X X H H
X L X L
L X X L
X L L X
表5.2 二一五混合时制
计数 输出 Q A Q D Q G Q B 0 1
2 3 4 5 6
7 8 9
图5.3 74LS290实现七进制计数方法
当实现十以上进制的计数器时可将多片级连使用。 图5.4是45进制计数的一种方案，输出为8421 BCD 码。
图5.4
图5.5 LED 七段显示引脚图
二、实验内容和步骤
1、 验证 JK 触发器逻辑功能分析
将 74LS112 的D R 、D S 、J 和 K 连接到逻辑开关，Q 和 Q 端分别接逻辑电平显示端口，CP 接单次脉冲，接通电源，按照表中的要求，改变D R 、
D S 、J 、K 和 CP 的状态。在 CP 从 1 到 0 跳变时，观察输出端Q n+1 的
状态，并将测试结果填入表。
同步时序逻辑电路的习题 数字逻辑
第五章 同步时序逻辑电路的习题 一、基本知识点 1、时序逻辑电路的一般结构 特点：a 、有存储电路（记忆元件）；有组合电路（特殊时可没有） b 、包含反馈电路，电路功能与“时序”相关 c 、输出不仅与输入（X ）有关，而且与存储状态（Y ）有关 分类：（1）Mealy 型 Z ＝F （X ，Q ） 输出是电路的输入和现态的函数（注意输出与输入有直接关系） （2）Moore 型 Z ＝F （Q ） 输出仅仅是电路现态的函数（注意输出与输入没有直接关系） 同步时序逻辑电路：各触发器共用同一时钟信号，即电路中各触发器状态的转换时刻在统一时钟信号控制下同步发生。 异步时序逻辑电路：电路没有统一的时钟信号对状态变化进行同步控制，输入信号的变化将直接引起电路状态的变化。 //本课程将较少讨论异步时序逻辑电路 2、同步时序逻辑电路的描述 注意：任一个同步时序逻辑电路的结构和功能可用3组函数表达式完整地描述。 （1）激励函数表达式：存储电路输入Y 与电路输入X 和现态Q 之间的关系 Y ＝F （X ，Q ） //现态Q 就是上图存储电路原始的输出y k （2）次态函数表达式：电路的次态Q n+1与激励函数Y 和现态Q 之间关系 Q n+1＝F （Y ，Q ） //次态Q n+1就是上图存储电路再次触发后的输出y k n+1 （3）输出函数表达式：电路的输出Z 和输入X 和当前现态Q 的关系 Mealy 型 Z ＝F （X ，Q ） Moore 型 Z ＝F （Q ） 输入信号 输出信号 X 1 X 2 X n Z 1 Z 2 Z m y s 过去输入 现态 现在输入 ｝ 输出 输出 所有输入 现态
同步时序电路的设计步骤
同步时序电路的设计步骤 同步时序电路的设计步骤 同步时序电路的分析是根据给定的时序逻辑电路，求出能反映该电路功能的状态图。状态图清楚地表明了电路在不同的输入、输出原状态时，在时钟作用下次态状态的变化情况。同步时序电路的设计的设计是分析的反过程，其是根据给定的状态图或通过对设计要求的分析得到的状态图，设计出同步时序电路的过程。 这里主要讨论给定状态图的情况下的同步时序电路的设计，对于具体的要求得到状态图的过程一般是一个较复杂的问题，这是暂不讲。根据已知状态图设计同步时序电路的过程一般分为以下几步： 1.确定触发器的个数。首先根据状态的个数来确定所需要触发器的个数，如给定的状态个数为n，由应满足 n≤2K,K为实现这来状态所需要的触发器的个数。（实际使用时可能给定的状态中存在冗余项，这时一般还须对状态进行化简。） 2.列出状态转移真值表。根据状态列出状态转移真值表，也称状态表、状态转移表。 3.触发器选型。选择合适的触发器，通常可选的触发器有：JK-FF,D-FF,T-FF,一般使用较广的为JK-FF。根据状态图和给出的触发器的型号写出其输入方程，通常在写输入方程时须对其进行化简，以使电路更简单。 4.求出输出方程。根据状态表，求出输出逻辑函数Z的输出方程，还过有些电路没有独立的输出，这一步就省了。 5.画出逻辑图。根据输入方程、输出方程画出逻辑电路图。 6.讨论设计的电路能否自启动。在设计的电路中可能出现一些无关的状态，这些状态能否经过若干个时钟脉冲后进行有效的状态。 同步时序电路设计举例 例按下图状态图设计同步时序电路。 1.根据状态数确定触发器的数目：由状态图可以看出，其每个状态由两个状态，故可用两个触发器。其变量可 用Q 1,Q 表示； 2.根据状态图列出状态表：状态表的自变量为输入变量x和触发器当前状态Q 1 n,Q n，而应变量为触发器的次态 Q 1n+1Q n+1、及输出z，列表时将自变量的所有组合全部列出来，其中当Q 1 n Q n=01的状态为不出现，其输出可看作任意 项处理。
时序逻辑电路(
第六章时序逻辑电路 内容提要 【熟悉】触发器四种电路结构及动作特点,四种逻辑功能及其逻辑关系、逻辑符号,逻辑功能的四种描述方法 【掌握】时序电路的特点和一般分析方法 【熟悉】寄存器的功能、分类及使用方法, 双向移位寄存器的级联【掌握】计数器的功能和分类,级联法、置位法构成N进制计数器【掌握】555定时器构成三种电路的工作特点、连接方法及主要参数一．一．网上导学 二．二．典型例题 三．三．本章小结 四．四．习题答案 网上导学 §6.1时序逻辑电路的特点 时序逻辑电路的特点：任意时刻的输出不仅取决于该时刻的输入，而 且还和电路原来的状态有关，所以时序电路具有记 忆功能。 在第五章中，向大家介绍了组合电路。 组合电路的特点是其任意时刻的输出状态仅取决于该时刻的输入状态。 ２．时序电路逻辑功能描述方法 在上面给出的时序电路结构框图中，包括组合逻辑电路和具有记忆功能的存储电路。 输出变量y1，y2，y3。。。。y b，合称输出矢量Y(t)。 输入变量x1，x2，x3。。。。x a，合称输入矢量X(t)。 同样，存储电路的输入、输出称之为矢量P(t)和矢量Q(t)
按照结构图，我们可以列出三组方程：设tn+1，tn分别为相邻的两个离散的时间瞬间。 矢量Y(tn)是X(tn)，Q(tn)的函数，称输出方程。 矢量P(tn)是X(tn)，Q(tn)的函数，称驱动方程。 矢量Q(tn+1)是P(tn)，Q(tn)的函数，称状态方程。 本节问答题 1．1．什么叫组合逻辑电路？ 2．2．什么叫时序逻辑电路？ 3．3．它们在逻辑功能和电路结构上各有什么特点？ 4．4．在时序电路中，时间量tn+1，tn各是怎样定义的？描述时序电路功能需要几个方程，它们各表示什么含义？ §６.２触发器 在这一节中,向大家介绍一种最基本的存储电路触发器（flip-flop）。触发器具有以下基本特点： （１）具有两个稳定的（０和１）状态，能存储一位二进制信息； （２）根据不同的输入，可将输出置成０或１状态； （３）当输入信号消失后，被置成的状态能保存下来。 ６.2.1 基本ＲＳ触发器 一．电路结构及逻辑符号 在本书第三章里，我们讲了各种门电路，若把两个反相器按照a 图的形式连接起来，可以看出，A点和B点信号是反相的，而A点和C点始终保持同一电平。这样，可以把A，C视为同一点（下面的b 图和c图）。在C图中，A，B两点始终反相，而且电路状态稳定，在没有外界干扰或者触发的状态下，电路能够保持稳定的输出。(这一
实验十 Moore型同步时序逻辑电路的分析与设计
实验十Moore型同步时序逻辑电路的分析与设计 一．实验目的： 1.同步时序逻辑电路的分析与设计方法 2.掌握时序逻辑电路的测试方法。 二．实验原理： 1.Moore同步时序逻辑电路的分析方法： 时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电路的功能。 2.Moore同步时序逻辑电路的设计方法： （1）分析题意，求出状态转换图。 （2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。（3）重新确定电路状态数N，求出触发器数n，触发器数按下列公式求：2n-1 （7）利用卡诺图如图2，求状态方程、驱动方程。 （8）自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整的 状态转换图，如图3所示，检查是否能自启动。 《时序逻辑电路》练习题及答案 [5.1] 分析图P5.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 图P5.1 [解] 驱动方程：311Q K J ==， 状态方程：n n n n n n n Q Q Q Q Q Q Q 13131311⊕=+=+； 122Q K J ==， n n n n n n n Q Q Q Q Q Q Q 1221211 2 ⊕=+=+； 33213Q K Q Q J ==，， n n n n Q Q Q Q 1231 3 =+； 输出方程：3Q Y = 由状态方程可得状态转换表，如表5.1所示；由状态转换表可得状态转换图，如图A5.1所示。电路可以自启动。 表5.1 图A5.1 电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。 [5.2] 试分析图P5.2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入逻辑变量。 图P5.2 [解] 驱动方程：21Q A D =， 212Q Q A D = 状态方程：n n Q A Q 21 1 =+， )(12211 2 n n n n n Q Q A Q Q A Q +==+ 输出方程：21Q Q A Y = 表5.2 由状态方程可得状态转换表，如表5.2所示；由状态转换表 可得状态转换图，如图A5.2所示。 电路的逻辑功能是：判断A 是否连续输入四个和四个以上“1” 信号，是则Y=1，否则Y=0。 图A5.2 [5.3] 试分析图P5.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。 图P5.3 [解] 321Q Q J =，11=K ； 12Q J =，312Q Q K =； 23213Q K Q Q J ==， =+1 1 n Q 32Q Q ·1Q ； 211 2Q Q Q n =++231Q Q Q ； 323211 3 Q Q Q Q Q Q n +=+ Y = 32Q Q 电路的状态转换图如图A5.3所示，电路能够自启动。 图A5.3 [5.4] 分析图P5.4给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能。A 为输入变量。 “电工学（二）数字逻辑电路”课程实验报告 实验/实训项目同步时序逻辑电路分析与设计 实验/实训地点 实验/实训小组 实验/实训时间 专业电器工程及其自动化 班级 姓名 学号 指导老师 过程、步骤、代一、实验原理 1. 集成计数器74LS290功能测试。 74LS290是二一五一十进制异步计数器，逻辑简图为图5.1所示。 74LS290具有下述功能： 直接置0（R 0(1),R 0(2)=1）,直接置（S 0(1),S 0(2)=1） 二进制计数（CP 1输入Q A 输出） 五进制计数（CP 1输入Q A Q B Q C 输出） 十进制计数（两种接法如图5.2A 、B 所示） 按芯片引脚图分别测试上述功能，并填入表5.1、表5.2、表5.3中。 图5.1 74LS290逻辑图 图5.2 十进制计数器 2. 计数器级连 分别用2片74LS290计数器级连成二一五混合进制、十进制计数器。 （1）画出连线电路图。 （2）按图接线，并将输出端接到LED 数码显示器的相应输入端，用单脉冲作为输入脉冲验证设计是否正确。 （3）画出四位十进制计数器连接图并总结多级计数级连规律。 3. 任意进制计数器设计方法 采用脉冲反馈法（称复位法或置位法），可用74LS290组成任意（M ）计数器，图5.3是用74LS290实现模7计数器的两种方案，图（A ）采用复位法，即计到M 异步置0，图（B ）采用置位法，即计数计到M-1异步置0。 表5.1 功能表 R 0(1) R 0(2) S 0(1) S 0(2) 输出 Q D Q G Q B Q A H H L X H H X L X X H H X L X L L X X L X L L X 表5.2 二一五混合时制 计数 输出 Q A Q D Q G Q B 0 1 2 3 4 5 6 7 8 9 第12章时序逻辑电路 自测题 一、填空题 1．时序逻辑电路按状态转换情况可分为时序电路和时序电路两大类。 2．按计数进制的不同，可将计数器分为、和N进制计数器等类型。 3．用来累计和寄存输入脉冲个数的电路称为。 4．时序逻辑电路在结构方面的特点是：由具有控制作用的电路和具记忆作用电路组成。、 5．、寄存器的作用是用于、、数码指令等信息。 6．按计数过程中数值的增减来分，可将计数器分为为、和三种。 二、选择题 1．如题图12.1所示电路为某寄存器的一位，该寄存器为。 A、单拍接收数码寄存器； B、双拍接收数码寄存器； C、单向移位寄存器； D、双向移位寄存器。 2．下列电路不属于时序逻辑电路的是。 A、数码寄存器； B、编码器； C、触发器； D、可逆计数器。 3．下列逻辑电路不具有记忆功能的是。 A、译码器； B、RS触发器； C、寄存器； D、计数器。 4．时序逻辑电路特点中，下列叙述正确的是。 A、电路任一时刻的输出只与当时输入信号有关； B、电路任一时刻的输出只与电路原来状态有关； C、电路任一时刻的输出与输入信号和电路原来状态均有关； D、电路任一时刻的输出与输入信号和电路原来状态均无关。 5．具有记忆功能的逻辑电路是。 A、加法器； B、显示器； C、译码器； D、计数器。 6．数码寄存器采用的输入输出方式为。 A、并行输入、并行输出； B、串行输入、串行输出； C、并行输入、串行输出； D、并行输出、串行输入。 三、判断下面说法是否正确，用“√"或“×"表示在括号 1．寄存器具有存储数码和信号的功能。( ) 2．构成计数电路的器件必须有记忆能力。( ) 3．移位寄存器只能串行输出。( ) 4．移位寄存器就是数码寄存器，它们没有区别。( ) 5．同步时序电路的工作速度高于异步时序电路。( ) 6．移位寄存器有接收、暂存、清除和数码移位等作用。（） 思考与练习题 12.1.1 时序逻辑电路的特点是什么? 12.1.2 时序逻辑电路与组合电路有何区别? 12.3.1 在图12.1电路作用下，数码寄存器的原始状态Q3Q2Q1Q0=1001，而输入数码D3D2D1D0=0110时，在CP的作用下，Q3Q2Q1Q0状态如何变化? 12.3.2 题图12.2所示移位寄存器的初始状态为111，画出连续3个C P脉冲作用下Q2Q1Q0各端的波形和状态表。 实验九Moore型同步时序逻辑电路的分析与设计 22920132203686 薛清文周2下午实验 一．实验目的： 1.同步时序逻辑电路的分析与设计方法 2.D，JK触发器的特性机器检测方法。 2.掌握时序逻辑电路的测试方法。 3.了解时序电路自启动设计方法。 4.了解同步时序电路状态编码对电路优化作用。 二．实验原理： 二、 1.Moore同步时序逻辑电路的分析方法： 时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电路的功能。 2.Moore同步时序逻辑电路的设计方法： （1）分析题意，求出状态转换图。 （2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。（3）重新确定电路状态数N，求出触发器数n，触发器数按下列公式求：2n-1 一、填空题 1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。 2．D 触发器的特性方程为___ ；J-K 触发器的特性方程为______。 3．T触发器的特性方程为。 4．仅具有“置0”、“置1”功能的触发器叫。 5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。 6. 若D触发器的D端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为。7．JK触发器J与K相接作为一个输入时相当于触发器。 8. 触发器有个稳定状态，它可以记录位二进制码，存储8 位二进制信息需要个触发器。 9．时序电路的次态输出不仅与即时输入有关，而且还与有关。 10. 时序逻辑电路一般由和两部分组成的。 11. 计数器按内部各触发器的动作步调，可分为___ ____计数器和____ ___计数器。 12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。13．要构成五进制计数器，至少需要级触发器。 14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为。 15．欲将某时钟频率为32MHz的CP变为16MHz的CP，需要二进制计数器个。 16. 在各种寄存器中，存放N位二进制数码需要个触发器。 17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。 18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为态，暂稳态为态。 19．单稳态触发器有___ _个稳定状态，多谐振荡器有_ ___个稳定状态。 20．单稳态触发器在外加触发信号作用下能够由状态翻转到状态。 21．集成单稳态触发器的暂稳维持时间取决于。 22. 多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为_______。 自我测验题 1．图T4.1所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是。A．SR=0B．SR=1C．S+R=0D．S+R=1 Q G 22 Q R S 图T4.1图T4.2 2．图T4.2所示为由与非门组成的基本SR锁存器，为使锁存器处于“置1”状态， 其R S?应为。 A．R S?=．R S?=10D．R S?=11 3．SR锁存器电路如图T4.3所示，已知X 、Y波形，判断Q的波形应为A、B、C、D 中的。假定锁存器的初始状态为0。 X Y X Y A B C D 不定 不定 （a）(b) 图T4.3 4．有一T触发器，在T=1时，加上时钟脉冲，则触发器。 A．保持原态B．置0C．置1D．翻转 5．假设JK触发器的现态Q n=0，要求Q n+1=0，则应使。 A．J=×，K=0B．J=0，K=×C．J=1，K=×D．J=K=1 6．电路如图T4.6所示。实现A Q Q n n+ = +1的电路是。 A A A A A ． B ． C ． D ． 图T4.6 7．电路如图T4.7所示。实现n n Q Q =+1的电路是 。 CP CP CP A ． B ． C ． D ． 图T4.7 8．电路如图T4.8所示。输出端Q 所得波形的频率为CP 信号二分频的电路为。 1 A ． B ． C ． D ． 图T4.8 9．将D 触发器改造成T T Q 图T4.9 A ．或非门 B ．与非门 C ．异或门 D ．同或门 10．触发器异步输入端的作用是。 A ．清0 B ．置1 C ．接收时钟脉冲 D ．清0或置1 11．米里型时序逻辑电路的输出是。 A ．只与输入有关 时序逻辑电路的分析方法 时序逻辑电路的分析：根据给定的电路，写出它的方程、列出状态转换真值表、画出状态转换图和时序图，而后得出它的功能。 同步时序逻辑电路的分析方法 同步时序逻辑电路的主要特点：在同步时序逻辑电路中，由于所有触发器都由同一个时钟脉冲信号CP来触发，它只控制触发器的翻转时刻，而对触发器翻转到何种状态并无影响，所以，在分析同步时序逻辑电路时，可以不考虑时钟条件。 1、基本分析步骤 1）写方程式： 输出方程：时序逻辑电路的输出逻辑表达式，它通常为现态和输入信号的函数。 驱动方程：各触发器输入端的逻辑表达式。 状态方程：将驱动方程代入相应触发器的特性方程中，便得到该触发器的状态方程。 2）列状态转换真值表： 将电路现态的各种取值代入状态方程和输出方程中进行计算，求出相应的次态和输出，从而列出状态转换真值表。如现态的起始值已给定时，则从给定值开始计算。如没有给定时，则可设定一个现态起始值依次进行计算。 3）逻辑功能的说明： 根据状态转换真值表来说明电路的逻辑功能。 4）画状态转换图和时序图： 状态转换图：是指电路由现态转换到次态的示意图。 时序图：是在时钟脉冲CP作用下，各触发器状态变化的波形图。 5）检验电路能否自启动 关于电路的自启动问题和检验方法，在下例中得到说明。 2、分析举例 例、试分析下图所示电路的逻辑功能，并画出状态转换图和时序图。 解：由上图所示电路可看出，时钟脉冲CP加在每个触发器的时钟脉冲输入端上。因此，它是一个同步时序逻辑电路，时钟方程可以不写。 ①写方程式： 输出方程： 驱动方程： 状态方程： ②列状态转换真值表： 状态转换真值表的作法是： 从第一个现态“000”开始，代入状态方程，得次态为“001”，代入输出方程，得输出为“0”。 实验十 Moore型同步时序逻辑电路的分析与设计 一、实验目的 1.掌握同步时序逻辑电路的分析、设计方法； 2.掌握时序逻辑电路的测试方法。 二、实验原理 1.Moore型同步时序逻辑电路的分析方法： 时序逻辑电路的分析，按照电路图，选择芯片，根据芯片管脚，在逻辑图上标明管脚号；大街电路后，根据电路要求输入时钟信号，要求出电路的状态转换图或时序图，从中分析出电路的功能。 2.Moore型同步时序逻辑电路的设计方法： （1）分析题意，求出状态转换图。 （2）状态化简：确定等价状态，电路中的等价状态可合并为一个状态。 （3）重新确定电路状态数N，求出触发器数你n，触发器数按下列公式求：2n-1 （8）功能仿真、时序仿真。 3.同步时序逻辑电路的设计举例： 试用D触发器设421码模5加法计数器。 （1）分析题意：由于是模5 （421码）加法计数器，其状态转换图如图1所示： （2）状态转换化简：由题意得该电路无等价状态。 （3）确定触发器数：根据，2n-1 （8）自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整的状态转换图，如图3所示，检查是否能自启动。 （9）画出逻辑图，如图4 所示。 三、实验仪器 1．示波器1台 2．函数信号发生器1台 3．数字万用表1台 4．多功能电路实验箱1台 时序逻辑电路的设计 一、实验目的 1. 熟悉集成计数器的逻辑功能和各控制端的作用。 2. 掌握计数器的使用方法。 3. 掌握任意进制计数器的设计方法。 4. 了解8421BCD和5421BCD的编码规则。 二、实验器材 集成计数器74LS90、四2输入与非门74LS00、双4输入与非门74LS20、四异或门74LS86、六非门74LS04、显示译码器7447/7448、七段数码管 三、实验任务及要求 1. 设计要求 （1）用1片74LS90和1片与非门设计一个5进制计数器。 （2）用2片74LS90和1片与非门设计一个四十以内（十以上）的任意进制计数器。 2.实验内容 （1）测试所用芯片74LS90的逻辑功能（置0、置9、8421BCD计数输出功能）。（2）组装所设计的时序逻辑电路，并验证其功能是否正确。 提示：计数器的状态输出端分别接在实验箱上的显示译码器的输入端，用七段数码管显示计数状态值。CP接实验箱上的可调连续脉冲。 四、实验原理 1. 74LS90的逻辑功能 74LS90是二－五－十进制异步计数器。 （1）R9(1)=R9(2)=“1”，Q3Q2Q1Q0=1001，置9； （2）R0(1)=R0(2)=“1”，R9(1)‖R9(2)=“0”，Q3Q2Q1Q0=0000,置0； （3）计数脉冲由CP0端输入，输出由Q0端引出，即得二进制计数器； （4）计数脉冲由CP1端输入，输出由Q3,Q2,Q1端引出，即得五进制计数器；（5）将Q0和CP1相连，计数脉冲由CP0端输入，输出由Q3,Q2,Q1,Q0端引出，即得8421BCD码十进制计数器； 2. 时序逻辑电路的基本设计方法 Step 1：明确设计电路功能，作出基于功能涉及到的所有编码排序的状态转换图；Step 2：判断电路是否有输入或输出变量，并根据状态转换图画出状态转换表； Step 3：根据状态转换表，分离出各触发器输出量Q 0~Q m （m=1、2、3…）、输出 变量Y的卡诺图并化简，得到各个触发器的状态方程； 1.智能机器人能够识别并绕开障碍物，在充斥着障碍物的环境里自由行走。它的前端有一个接触传感器，当遇到障碍物时传感信号X=1，否则传感信号X=0。 它有两个控制信号Z1和Z0控制脚轮行走，Z1=1时控制机器人左转，Z0=1时控制机器人右转，Z1Z0=00时控制机器人直行。机器人遇到障碍物时的转向规则是：若上一次是左转，则这一次右转，直到未探测到障碍物时直行；若上一次是右转， 则这一次左转，直到未探测到障碍物时直行。试用D 触发器设计一个机器人控制器， 控制机器人的行走方式。 2.用JK 要求电路能够自启动。 3.设计一个序列检测器,(或三个以上)1时,序列检测器输出为1,否则输出0. 4.用D 触发器设计一个三位串行奇偶校验电路，当电路串行接收了三位二进制数，如果1的个数是偶数，在收到第三位数时，电路输出为1；其余情况下均为0。每三位二进制数为一组，在收到第三位数码后，电路返回初始状态，准备接收下一组数 5.用JK 触发器和门电路设计一个四位二进制数串行加法器，以实现最低位在前的两个串行二进制整数相加，输出为最低位在前的两数之和，其进位将寄存在串行加法器中，以便在下个cp 脉冲到来时与高一位的被加数及加数相加。 6.用隐含表化简法化简表1所示的原始状态表。并设计电路。 表1 7.对表2所示的最简状态表，提出一种合适的的状态分配方案， 列出其编码状态表，并设计电路。 表2 8.求出下表所示的激励函数和输出函数表达式，并画出电路。分别用D触发器J-K 9. “1111”序列检测器。当连续输入四个或四个以上的1时，电路输出为1；其它情况下电路输出为0。设计电路。 10.某序列检测器有一个输入X和一个输出Z，当收到的输入序列为“101”或“0110”时，在上述序列的最后一位到来时，输出Z=1，其它情况下Z=0，允许输入序列码重叠。试列出其原始状态表，并设计电路。 11．用d触发器设计模8计数器 12．用d触发器设计模10计数器，要求能自启动。 实验二时序电路的设计及显示 一、实验目的： 1．了解教学系统中8位八段数码管显示模块的工作原理，设计标准扫描驱动电路模块，以备后面实验调用。 2．会电路图输入方法和VHDL语言方法输入的混合使用。 二、硬件要求： 1．GW48EDA/SOPC+PK2实验系统。 三、实验内容及预习要求： 1．计数器（counter）： 计数器（counter）是数字系统中常用的时序电路，因为计数是数字系统的基本操作之一。计数器在控制信号下计数，可以带复位和置位信号。因此，按照复位、置位与时钟信号是否同步可以将计数器分为同步计数器和异步计数器两种基本类型，每一种计数器又可以分为进行加计数和进行减计数两种。在VHDL描述中，加减计数用“＋”和“－”表示即可。 （1）同步计数器： 同步计数器与其它同步时序电路一样，复位和置位信号都与时钟信号同步，在时钟沿跳变时进行复位和置位操作。例2-1为带时钟使能的同步4位二进制减法计数器的VHDL模型： count是一个带时钟使能的同步4位二进制减法计数器，计数范围F～0。每当时钟信号或者复位信号有跳变时激活进程。如果此时复位信号clr有效（高电平），计数器被复位，输出计数结果为0；如果复位信号无效（低电平），而时钟信号clk出现上升沿，并且计数器的计数使能控制信号en有效（高电平），则计数器count自动减1，实现减计数功能。图S2-1为带时钟使能的同步4位二进制减法计数器的仿真波形图： 图S2-1 带时钟使能的同步4位二进制减法计数器的仿真图形 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY count IS PORT(clk,clr,en : IN STD_LOGIC; qa,qb,qc,qd : OUT STD_LOGIC); END count; ARCHITECTURE ONE OF count IS SIGNAL count_4 : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN qa <= count_4(0); qb <= count_4(1); 同步时序逻辑电路的分析 一.分析的目的：得出时序电路的逻辑功能。 二.分析的方法(步骤)： 1、写方程式 （1）时钟方程：CP的逻辑式 （2）输出方程：时序电路输出逻辑表达式，它通常为现态的函数。 （3）驱动方程：各触发器输入端的逻辑表达式。 （4）状态方程：把驱动方程代入相应的触发器的特性方程，即可求出各个触发器次态输出的逻辑表达式。 2、列真值表； 3、画状态转换图； 4、画时序图； 5、逻辑功能说明：由状态表归纳说明给定的时序电路的逻辑功能； 6、检查电路能否自启动。 注意：常见时序电路： 1）计数器：同（异）步N进制加（减）法计数器。2）寄存器 三．时序逻辑电路中的几个概念说明 1.有效状态与有效循环 有效状态：在时序电路中，凡是被利用了的状态，都称为有效状态。 有效循环：在时序电路中，凡是有效状态形成的循环，都称为有效循环。 2.无效状态与无效循环 无效状态：在时序电路中，凡是没有被利用的状态，都叫无效状态。 无效循环：在时序电路中，如果无效状态形成了循环，那么这种循环就称为无效循环。 3.电路能自启动与不能自启动 能自启动：在时序电路中，虽然存在无效状态，但是它们没有形成循环，这样的时序电路叫能够自启动的时序电路。 不能自启动：在时序电路中，既有无效状态存在，且它们之间又形成了循环，这样的时序电路被称之为不能自启动的时序电路。在这种电路中，一旦因某种原因使循环进入无效循环，就再也回不到有效状态了，所以，再要正常工作也就不可能了。 四．同步时序电路的分析举例 例1 试分析如图所示的时序电路的逻辑功能 Y CP 解：（1）写方程式 时钟方程： CP CP CP CP ===210 输出方程： n n n Q Q Q Y 012= 驱动方程： n Q J 20= n Q K 20= n Q J 01= n Q K 01= n Q J 12= n Q K 12= 状态方程：把驱动方程分别代入特性方程 JK 触发器的特性方程：n n n Q K Q J Q +=+1 （6-2-4），得状态方程： n n n n n n n n Q Q Q Q Q Q K Q J Q 20202000010=+=+=+ （） n n n n n n n n Q Q Q Q Q Q K Q J Q 010********=+=+=+ n n n n n n n n Q Q Q Q Q Q K Q J Q 12121222212=+=+=+ （2）列状态表 依次假设电路得现态n n n Q Q Q 012 ，代入状态方程式和输 时序逻辑电路的设计 、实验目的 1. 熟悉集成计数器的逻辑功能和各控制端的作用。 2. 掌握计数器的使用方法。 3. 掌握任意进制计数器的设计方法。 4. 了解8421BCD和5421BCD的编码规则。 二、实验器材 集成计数器74LS90、四2输入与非门74LS00、双4输入与非门74LS20、四异或门74LS86、六非门74LS04、显示译码器7447/7448、七段数码管 三、实验任务及要求 1. 设计要求 （1）用1 片74LS90和1 片与非门设计一个5 进制计数器。 （2）用2片74LS90和1片与非门设计一个四十以内（十以上）的任意进制计数器。 2. 实验内容 （1）测试所用芯片74LS90的逻辑功能（置0、置9、8421BCD计数输出功能）。（2）组装所设计的时序逻辑电路，并验证其功能是否正确。 提示：计数器的状态输出端分别接在实验箱上的显示译码器的输入端，用七段数码管显示计数状态值。CP接实验箱上的可调连续脉冲。 四、实验原理 1. 74LS90的逻辑功能 74LS90是二－五－十进制异步计数器。 (1)R9(1)=R9(2)=“ 1”，Q3Q2Q1Q0=1001，置9； (2)R0(1)=R0(2)=“ 1”，R9(1)‖R9(2)=“0”，Q3Q2Q1Q0=0000置, 0； (3)计数脉冲由CP0端输入，输出由Q0 端引出，即得二进制计数器； (4)计数脉冲由CP1 端输入，输出由Q3,Q2,Q1端引出，即得五进制计数器； (5)将Q0和CP1相连，计数脉冲由CP0端输入，输出由Q3,Q2,Q1,Q0端引出，即得8421BCD码十进制计数器； 2. 时序逻辑电路的基本设计方法 Step 1：明确设计电路功能，作出基于功能涉及到的所有编码排序的状态转换图；Step 2 ：判断电路是否有输入或输出变量，并根据状态转换图画出状态转换表；Step 3 ：根据状态转换表，分离出各触发器输出量Q0~Q m(m=1、2、3, )、输出变量Y 的卡诺图并化简，得到各个触发器的状态方程； 任务四时序逻辑应用电路 任务描述: 时序逻辑电路在电子设备中有着广泛的应用，特别是在高新科技中占有极为重要的地位。利用不同的集成电路组合可以完成不同的功能。其工作特点是：动态特性按着一定的规律或组合关系变化，输出状态不仅取决于该时刻的输入信号状态，还与信号作用前的输出状态有关。时序逻辑电路常用的集成电路有脉冲产生登陆框、触发器、编码器、计数器、寄存器等。本课题的任务是制作一个8彩灯多重循环自动控制电路，其原理图如图4所示；学习集成电路的分类方法、型号、使用注意事项、常见的故障检测和拆焊方法。需要指出的是，为了便于技 活动 1 识读电路元件，实施元件检测 技能目标 1、能够通过查阅集成电路手册，掌握集成电路的类型和使用要求。 2、掌握集成电路的分类、故障检测及拆装知识。 知识储备 一、集成电路的概述 集成电路是利用半导体工艺和膜工艺将晶体管、电阻器、电容器以及连接导线制作在很小的半导体绝缘基体上，形成一个完整的电路，并封装在特制的外壳之中。它可以作为固体组件，其文字符号用“IC”表示。 （一）集成电路的特点： 集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，稳定性好等优点，同时它成本低，便于大规模生产。 （二）集成电路的引脚封装形式和引脚顺序识读方法： 以封装形式分类: 金属圆形封装；外形见图4-1-1所示。 图4-1-1 金属圆形引脚识别示意图图4-1-2 单列直插引脚识别示意图 1、引脚识别和读数方法：将引脚朝上，从管键（凸起的定位销）开始，顺时针计数，依次为1 、 2、 3、4……脚。 2、单列直插；外形见图4-1-2所示。 引脚识别和读数方法：将引脚朝下，面对型号或定位标记（缺口或小圆点），自定位标记一侧的头一只引脚开始计数，依次为1、2、3、4……脚。 3、双列直插；外形见图4-1-3所示。 将IC正面的字母、代号对着自己，使定位标记朝左下角，则左下方的引脚是第1脚，再按逆时针方向依次计数，便是第2、3、4……脚。 图4-1-3 双列直插引脚识别示意图 （三）集成电路的分类 1、按功能结构分类集成电路按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类。模拟集成电路又称线性电路,用来产生、放大和处理各种模拟信号，其输入信号和输出信号成比例关系。而数字集成电路用来产生、放大和处理各种数字信号（指在时间上和幅度上离散取值的信号）。 2、按制作工艺分类集成电路按制作工艺可分为半导体集成电路和薄膜集成电路。膜集成电路又分类厚膜集成电路和薄膜集成电路。 3、按集成度高低分类集成电路按集成度高低的不同可分为小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。 4、按导电类型不同分类集成电路按导电类型可分为双极型集成电路和单极 第五章同步时序逻辑电路的习题 一、基本知识点 1时序逻辑电路的一般结构 特点：a 、有存储电路(记忆元件)；有组合电路(特殊时可没有) b 、 包含反馈电路，电路功能与“时序”相关 c 、 输出不仅与输入(X )有关，而且与存储状态(Y )有关 分类：(1) Mealy 型 Z = F ( X , Q ) 输出是电路的输入和现态的函数 (注意输出与输入有直接关系) 过去输入 --------- ?现态 1 -- ?- 输出 现在输入 (2) Moore 型 Z = F ( Q ) 输出仅仅是电路现态的函数 (注意输出与输入 没有直接关系) 同步时序逻辑电路：各触发器共用同一时钟信号，即电路中各触发器状态的转换时刻在 统一时钟信号控制下同步发生。 异步时序逻辑电路：电路没有统一的时钟信号对状态变化进行同步控制， 输入信号的变 化将直接引起电路状态的变化。 〃本课程将较少讨论异步时序逻辑电路 2、同步时序逻辑电路的描述 注意：任一个同步时序逻辑电路的结构和功能可用 3组函数表达式完整地描述。 (1) 激励函数表达式： 存储电路输入 Y 与电路输入X 和现态Q 之间的关系 Y = F (X , Q ) //现态Q 就是上图存储电路原始的输出 y k (2) 次态函数表达式： 电路的次态Q n+1与激励函数Y 和现态Q 之间关系 Q n+1 = F (Y , Q ) //次态Q n+1就是上图存储电路再次触发后的输出 y k n+1 (3) 输出函数表达式： 电路的输出Z 和输入X 和当前现态Q 的关系 输 入 信 号 X 2 X 1 y s X n 输 出 信 号 所有输入 *现态 ---------- ? 输出 5-1 分析图5.77所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。 CLK Z 图5.77 题 5-1图 解：从给定的电路图写出驱动方程为： 将驱动方程代入D触发器的特征方程，得到状态方程为： 由电路图可知，输出方程为 根据状态方程和输出方程，画出的状态转换图如图题解5-1(a）所示，时序图如图题解5-1(b）所示。 题解5-1(a ）状态转换图 1 Q 2/Q Z Q 题解5-1(b ）时序图 综上分析可知，该电路是一个四进制计数器。 5-2 分析图5.78所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入变量。b5E2RGbCAP Y A 图5.78 题 5-2图 解：首先从电路图写出驱动方程为： 将上式代入触发器的特征方程后得到状态方程 电路的输出方程为： 根据状态方程和输出方程，画出的状态转换图如图题解5-2所示 Y A 题解5-2 状态转换图 综上分析可知该电路的逻辑功能为： 当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位； 当输入为1时，无论电路初态为何，在若干CLK 的作用下，电路最终回到状态“10”。 5-3 已知同步时序电路如图5.79(a>所示，其输入波形如图5.79 (b>所示。试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。p1EanqFDPw X (a>电路图 1234CLK 5678 X (b>输入波形 图5.79 题 5-3图 解：电路的驱动方程、状态方程和输出方程分别为： 根据状态方程和输出方程，可分别做出和Y 的卡诺图， 如表5-1所示。由此做出的状态转换图如图题解5-3所示，画出的时序图如图题解5-3 时序逻辑电路应用举例 1 抢答器 在智力竞赛中，参赛者通过抢先按动按钮，取得答题权。图1是由4个D触发器和2个“与非”门、1个“非”门等组成的4人抢答电路。抢答前，主持人按下复位按钮SB，4个D触发器全部清0，4个发光二极管均不亮，“与非”门G1输出为0，三极管截止，扬声器不发声。同时，G2输出为1，时钟信号CP经G3送入触发器的时钟控制端。此时，抢答按钮SB1~SB4未被按下，均为低电平，4个D 触发器输入的全是0，保持0状态不变。时钟信号CP可用555定时器组成多谐振荡器的输出。 当抢答按钮SB1~SB4中有一个被按下时，相应的D触发器输出为1，相应的发光二极管亮，同时，G1输出为1，使扬声器响，表示抢答成功，另外G1输出经G2反相后，关闭G3，封锁时钟信号CP，此时，各触发器的时钟控制端均为1，如果再有按钮被按下，就不起作用了，触发器的状态也不会改变。抢答完毕，复位清零，准备下次抢答。图1四人抢答器 2。八路彩灯控制器 八路彩灯控制器由编码器、驱动器和显示器（彩灯）组成，编码器根据彩灯显示的花型按节拍送出八位状态编码信号，通过驱动器使彩灯点亮、熄灭。图2给出的八路彩灯控制器电路图中，编码器用两片双向移位寄存器74LS194实现，接成自启动脉冲分配器（扭环形计数器），其中D1为左移方式，D2为右移方式。驱动器电路如图3，当寄存器输出Q为高电平时，三极管T导通，继电器K通电，其动合触点闭合，彩灯亮；当Q为低电平时，三极管截止，继电器复位，彩灯灭。 图2 八路彩灯控制器电路 工作时，先用负脉冲清零，使寄存器输出全部为0，然后在节拍脉冲（可由555定时器构成的多谐振荡器输出）的控制下，寄存器的各个输出Q按下表所示的状态变化，每8个节拍重复一次。这里假定8路彩灯的花型是：由中间向两边对称地逐次点亮，全亮后，再由中间向两边逐次熄灭。 图3 驱动器电路 寄存器输出状态时序逻辑电路题
同步时序逻辑电路分析与设计
时序逻辑电路习题与答案
Moore型同步时序逻辑电路的设计与分析
时序逻辑电路练习题
时序逻辑电路习题解答解读
同步时序逻辑电路的分析方法
实验十 Moore型同步时序逻辑电路的分析与设计
时序逻辑电路设计
时序电路设计举例
实验二时序电路的设计及显示
同步时序逻辑电路的分析
时序逻辑电路设计
时序逻辑电路
第五章同步时序逻辑电路的习题数字逻辑知识讲解
时序逻辑电路习题解答
时序逻辑电路应用举例