集成电路基础知识
集成电路技术发展趋势
目前,以集成电路为核心的电子信息产业超过了以汽车、石油、钢铁为代表的传统工业成为第一大产业,成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。1999年全球集成电路的销售额为1250亿美元,而以集成电路为核心的电子信息产业的世界贸易总额约占世界GNP的3%,现代经济发展的数据表明,每l~2元的集成电路产值,带动了10元左右电子工业产值的形成,进而带动了100元GDP的增长。目前,发达国家国民经济总产值增长部分的65%与集成电路相关；美国国防预算中的电子含量已占据了半壁江山(2001年为43.6%)。预计未来10年内,世界集成电路销售额将以年平均15%的速度增长,2010年将达到6000~8000亿美元。作为当今世界经济竞争的焦点,拥有自主版权的集成电路已日益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。
集成电路的集成度和产品性能每18个月增加一倍。据专家预测,今后20年左右,集成电路技术及其产品仍将遵循这一规律发展。
集成电路最重要的生产过程包括:开发EDA(电子设计自动化)工具,利用EDA进行集成电路设计,根据设计结果在硅圆片上加工芯片(主要流程为薄膜制造、曝光和刻蚀),对加工完毕的芯片进行测试,为芯片进行封装,最后经应用开发将其装备到整机系统上与最终消费者见面。
20世纪80年代中期我国集成电路的加工水平为5微米，其后，经历了3、1、0.8、0.5、0.35微米的发展，目前达到了0.18微米的水平，而当前国际水平为0.09微米（90纳米），我国与之相差约为2-3代。
（1）设计工具与设计方法。随着集成电路复杂程度的不断提高，单个芯片容纳器件的数量急剧增加，其设计工具也由最初的手工绘制转为计算机辅助设计（CAD），相应的设计工具根据市场需求迅速发展，出现了专门的EDA 工具供应商。目前，EDA主要市场份额为美国的Cadence、Synopsys和Mentor 等少数企业所垄断。中国华大集成电路设计中心是国内唯一一家EDA开发和产品供应商。
由于整机系统不断向轻、薄、小的方向发展，集成电路结构也由简单功能转向具备更多和更为复杂的功能，如彩电由5片机到3片机直到现在的单片机，手机用集成电路也经历了由多片到单片的变化。目前，SoC作为系统级集成电路，能在单一硅芯片上实现信号采集、转换、存储、处理和I/O等功能，将数字电路、存储器、MPU、MCU、DSP等集成在一块芯片上实现一
个完整系统的功能。它的制造主要涉及深亚微米技术，特殊电路的工艺兼容技术，设计方法的研究，嵌入式IP核设计技术，测试策略和可测性技术，软硬件协同设计技术和安全保密技术。SoC以IP复用为基础，把已有优化的子系统甚至系统级模块纳入到新的系统设计之中,实现了集成电路设计能力的第4次飞跃。
(2)制造工艺与相关设备。集成电路加工制造是一项与专用设备密切相关的技术,俗称"一代设备,一代工艺,一代产品"。在集成电路制造技术中,最关键的是薄膜生成技术和光刻技术。光刻技术的主要设备是曝光机和刻蚀机,目前在130nm的节点是以193nmDUV(Deep Ultraviolet Lithography)或是以光学延展的248nmDUV为主要技术,而在l00nm的节点上则有多种选择:157nm DIJV、光学延展的193nm DLV和NGL。在70nm的节点则使用光学延展的157nm DIJV技术或者选择NGL技术。到了35nm的节点范围以下,将是NGL所主宰的时代,需要在EUV和EPL之间做出选择。此外,作为新一代的光刻技术,X射线和离子投影光刻技术也在研究之中。
(3)测试。由于系统芯片(SoC)的测试成本几乎占芯片成本的一半,因此未来集成电路测试面临的最大挑战是如何降低测试成本。结构测试和内置自测试可大大缩短测试开发时间和降低测试费用。另一种降低测试成本的测试方式是采用基于故障的测试。在广泛采用将不同的IP核集成在一起的情况下,还需解决时钟异步测试问题。另一个要解决的问题是提高模拟电路的测试速度。
(4)封装。电子产品向便携式/小型化、网络化和多媒体化方向发展的市场需求对电路组装技术提出了苛刻需求,集成电路封装技术正在朝以下方向发展:
①裸芯片技术。主要有COB(ChipOI1Board)技术和Flip Chip(倒装片)技术两种形式。
②微组装技术。是在高密度多层互连基板上,采用微焊接和封装工艺组装各种微型化片式元器件和半导体集成电路芯片,形成高密度、高速度、高可靠的三维立体机构的高级微电子组件的技术,其代表产品为多芯片组件(MCM)。
③圆片级封装。其主要特征是：器件的外引出端和包封体是在已经过前工序的硅圆片上完成,然后将这类圆片直接切割分离成单个独立器件。
④无焊内建层(Bumpless Build-Up Layer, BBLIL)技术。该技术能使CPIJ 内集成的晶体管数量达到10亿个,并且在高达20GHz的主频下运行,从而使CPU达到每秒1亿次的运算速度。此外,BBUL封装技术还能在同一封装中支持多个处理器,因此服务器的处理器可以在一个封装中有2个内核,从而比独
了解一下集成电路的基础知识要点
了解一下集成电路的基础知识要点 将许多电阻、二极管和三极管等元器件以电路的形式制作半导体硅片上，然后接出引脚并封装起来，就构成了集成电路。集成电路简称为 集成块，下图 (a)所示的LM380就是一种常见的音频放大集成电路， 其内部电路如图（b）所示。 图 (a) 图（b） 对于大多数人来说，不用了解内部电路具体结构，只需知道集成电路 的用途和各引脚的功能。 单独集成电路是无法工作的，需要给它加接相应的外围元件并提供电 源才能工作。下图中的集成电路LM380提供了电源并加接了外围元件，它就可以对6脚输入的音频信号进行放大，然后从8脚输出放大的音 频信号，再送入扬声器使之发声。 有些时候，我们会把集成电路和芯片混为一谈，比如在大家平常讨论 话题中，集成电路设计和芯片设计说的是一个意思，芯片行业、集成 电路行业、IC行业往往也是一个意思。实际上，这两个词有联系，也 有区别。集成电路实体往往要以芯片的形式存在，因为狭义的集成电路，是强调电路本身，比如简单到只有五个元件连接在一起形成的相 移振荡器，当它还在图纸上呈现的时候，我们也可以叫它集成电路， 当我们要拿这个小集成电路来应用的时候，那它必须以独立的一块实物，或者嵌入到更大的集成电路中，依托芯片来发挥他的作用；集成 电路更着重电路的设计和布局布线，芯片更强调电路的集成、生产和 封装。而广义的集成电路，当涉及到行业（区别于其他行业）时，也 可以包含芯片相关的各种含义。 芯片也有它独特的地方，广义上，只要是使用微细加工手段制造出来 的半导体片子，都可以叫做芯片，里面并不一定有电路。比如半导体 光源芯片；比如机械芯片，如MEMS陀螺仪；或者生物芯片如DNA芯片。
集成电路工艺流程
集成电路中双极性和CMOS工艺流程 摘要：本文首先介绍了集成电路的发展，对集成电路制作过程中的主要操作进行了简要 讲述。双极性电路和MOS电路时集成电路发展的基础，双极型集成电路器件具有速度高、驱动能力强、模拟精度高的特点，但是随着集成电路发展到系统级的集成，其规模越来越大，却要求电路的功耗减少，而双极型器件在功耗和集成度方面无法满足这些方面的要求。CMOS电路具有功耗低、集成度高和抗干扰能力强的特点。文章主要介绍了双极性电路和CMOS电路的主要工艺流程，最后对集成电路发展过程中出现的新技术新工艺以及一些阻 碍集成电路发展的因素做了阐述。 关键词：集成电路，双极性工艺，CMOS工艺 ABSTRACT This paper first introduces the development of integrated circuits, mainly operating in the process of production for integrated circuits were briefly reviewed. Bipolar and MOS circuit Sas the basis for the development of integrated circuit. Bipolar integrated circuits with high speed, driving ability, simulated the characteristics of high precision, but with the development of integrated circuit to the system level integration, its scale is more and more big.So, reducing the power consumption of the circuit is in need, but bipolar devices in power consumption and integration can't meet these requirements. CMOS circuit with low power consumption, high integration and the characteristics of strong anti-interference ability. This paper mainly introduces the bipolar circuit and CMOS circuit the main technological process.finally, the integrated circuit appeared in the process of development of new technology and new technology as well as some factors hindering the development of the integrated circuit are done in this paper. KEY WORDS integrated circuit, Bipolar process, CMOS process
集成电路设计基础复习
1、解释基本概念：集成电路，集成度，特征尺寸 参考答案： A、集成电路（IC：integrated circuit）是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的集成块。 B、集成度是指在每个芯片中包含的元器件的数目。 C、特征尺寸是代表工艺光刻条件所能达到的最小栅长（L）尺寸。 2、写出下列英文缩写的全称：IC，MOS，VLSI，SOC，DRC，ERC，LVS，LPE 参考答案： IC：integrated circuit；MOS：metal oxide semiconductor；VLSI：very large scale integration；SOC：system on chip；DRC：design rule check；ERC：electrical rule check；LVS：layout versus schematic；LPE：layout parameter extraction 3、试述集成电路的几种主要分类方法 参考答案： 集成电路的分类方法大致有五种：器件结构类型、集成规模、使用的基片材料、电路功能以及应用领域。根据器件的结构类型，通常将其分为双极集成电路、MOS集成电路和Bi-MOS 集成电路。按集成规模可分为：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。按基片结构形式，可分为单片集成电路和混合集成电路两大类。按电路的功能将其分为数字集成电路、模拟集成电路和数模混合集成电路。按应用领域划分，集成电路又可分为标准通用集成电路和专用集成电路。 4、试述“自顶向下”集成电路设计步骤。 参考答案： “自顶向下”的设计步骤中，设计者首先需要进行行为设计以确定芯片的功能；其次进行结构设计；接着是把各子单元转换成逻辑图或电路图；最后将电路图转换成版图，并经各种验证后以标准版图数据格式输出。 5、比较标准单元法和门阵列法的差异。 参考答案：
集成电路基本概念入门
>>技术支持 - 集成电路基本概念入门 我们通常所说的“芯片”是指集成电路,它是微电子技术的主要产品.所谓微电子是相对"强电"、"弱电"等概念而言,指它处理的电子信号极其微小.它是现代信息技术的基础,我们通常所接触的电子产品,包括通讯、电脑、智能化系统、自动控制、空间技术、电台、电视等等都是在微电子技术的基础上发展起来的。 我国的信息通讯、电子终端设备产品这些年来有长足发展,但以加工装配、组装工艺、应用工程见长,产品的核心技术自主开发的较少,这里所说的"核心技术"主要就是微电子技术.就好像我们盖房子的水平已经 不错了,但是,盖房子所用的砖瓦还不能生产.要命的是,"砖瓦"还很贵.一般来说,"芯片"成本最能影响整机的成本。 微电子技术涉及的行业很多,包括化工、光电技术、半导体材料、精密设备制造、软件等,其中又以集成电路技术为核心,包括集成电路的设计、制造。 集成电路(IC)基本概念 1、晶圆:多指单晶硅圆片,由普通硅沙拉制提炼而成,是最常用的半导体材料,按其直径分为4英寸、5英寸、6英寸、8英寸等规格,近来发展出12英寸甚至更大规格.晶圆越大,同一圆片上可生产的IC就多,可降低成本;但要求材料技术和生产技术更高。 2、前、后工序:IC制造过程中, 晶圆光刻的工艺(即所谓流片),被称为前工序,这是IC制造的最要害技术;晶圆流片后,其切割、封装等工序被称为后工序。 3、光刻:IC生产的主要工艺手段,指用光技术在晶圆上刻蚀电路。 4、线宽:4微米/1微米/0.6微未/0.35微米/035微米等,是指IC生产工艺可达到的最小导线宽度,是IC工艺先进水平的主要指标.线宽越小,集成度就高,在同一面积上就集成更多电路单元。 5、封装:指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接。 6、逻辑电路:以二进制为原理的数字电路。 7、存储器:专门用于保存数据信息的IC。
硅集成电路基本工艺流程简介
硅集成电路基本工艺流程简介 近年来，日新月异的硅集成电路工艺技术迅猛发展，一些新技术、新工艺也在不断地产生，然而，无论怎样，硅集成电路制造的基本工艺还是不变的。以下是关于这些基本工艺的简单介绍。 IC制造工艺的基本原理和过程 IC基本制造工艺包括：基片外延生长、掩模制造、曝光、氧化、刻蚀、扩散、离子注入及金属层形成。 一、硅片制备（切、磨、抛） 1、晶体的生长（单晶硅材料的制备）： 1) 粗硅制备: SiO2+2H2=Si+2H2O99％ 经过提纯:>99.999999% 2) 提拉法 基本原理是将构成晶体的原料放在坩埚中加热熔化，在熔体表面接籽晶提拉熔体，在受控条件下，使籽晶和熔体的交界面上不断进行原子或分子的重新排列，随降温逐渐凝固而生长出单晶体.
2、晶体切片：切成厚度约几百微米的薄片 二、晶圆处理制程 主要工作为在硅晶圆上制作电路与电子元件，是整个集成电路制造过程中所需技术最复杂、资金投入最多的过程。 功能设计à模块设计à电路设计à版图设计à制作光罩 其工艺流程如下： 1、表面清洗 晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 2、初次氧化 有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 氧化技术 干法氧化Si(固) + O2 àSiO2(固) 湿法氧化Si(固) +2H2O àSiO2(固) + 2H2 3、CVD法沉积一层Si3N4。 CVD法通常分为常压CVD、低压CVD 、热CVD、电浆增强CVD及外延生长法（LPE）。 着重介绍外延生长法（LPE）：该法可以在平面或非平面衬底上生长出十分完善的和单晶衬底的原子排列同样的单晶薄膜的结构。在外延工艺中，可根据需要控制外延层的导电类型、电阻率、厚度，而且这些参数不依赖于衬底情况。 4、图形转换（光刻与刻蚀） 光刻是将设计在掩模版上的图形转移到半导体晶片上，是整个集成电路制造流程中的关键工序，着重介绍如下： 1）目的：按照平面晶体管和集成电路的设计要求，在SiO2或金属蒸发层上面刻蚀出与掩模板完全对应的几何图形，以实现选择性扩散和金属膜布线。 2）原理：光刻是一种复印图像与化学腐蚀相结合的综合性技术，它先采用照相复印的方法，将光刻掩模板上的图形精确地复印在涂有光致抗蚀剂的SiO2层或金属蒸发层上，在适当波长光的照射下，光致抗蚀剂发生变化，从而提高了强度，不溶于某些有机溶剂中，未受光照的部分光致抗蚀剂不发生变化，很容易被某些有机溶剂融解。然后利用光致抗蚀剂的保护作用，对SiO2层或金属蒸发层进行选择性化学腐蚀，然后在SiO2层或金属蒸发层得到与掩模板(用石英玻璃做成的均匀平坦的薄片，表面上涂一层600 800nm厚的Cr层，使其表面光洁度更高)相对应的图形。 3）现主要采有紫外线(包括远紫外线)为光源的光刻技术，步骤如下：涂胶、前烘、曝光、显影、坚模、腐蚀、去胶。 4）光刻和刻蚀是两个不同的加工工艺，但因为这两个工艺只有连续进行，才能完成真正意义上的图形转移。在工艺线上，这两个工艺是放在同一工序，因此，有时也将这两个工艺步骤统称为光刻。 湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法。 干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。 5) 掺杂工艺（扩散、离子注入与退火） 掺杂是根据设计的需要，将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻欧姆接触，通过掺杂可以在硅衬底上形成不同类型的半导体区域，构成各种器件结构。掺杂工艺的基本思想就是通过某种技术措施，将一定浓度的三价元素，如硼，或五价元素，如磷、砷等掺入半导体衬底，掺杂方法有两种：
模拟集成电路基础知识整理
当GS V 恒定时，g m 与DS V 之间的关系 当DS V 恒定时，g m 、DS I 与GS V 之间的关系 通过对比可以发现，DS V 恒定时的弱反型区、强反型区、速度饱和区分别对应于当GS V 恒定时的亚阈值区、饱和区、线性区（三极管区）。 跨导g m 在线性区（三极管区）与DS V 成正比，饱和区与GS TH V V -成正比 DS g GS TH V V - 饱和区的跨导
NMOS 1、截止区条件：GS TH V V < 2、三极管区（线性区）条件：TH GD V V < 电压电流特性：()21 2DS n GS TH DS DS W I Cox V V V V L μ?????=-?- 3、饱和区条件：TH GD V V > 电压电流特性：()2 1 (1)2DS n GS TH DS W I Cox V V V L μλ= -+ 4、跨导: 就是小信号分析中的电流增益，D GS dI gm dV = () n GS TH W gm Cox V V L μ=- gm =2DS GS TH I gm V V = - 5、输出电阻就是小信号分析中的r0：10DS r I λ≈ PMOS 1、截止区GS THp V V > 2、三极管区（线性区）条件：THP DG V V < 电压电流特性：()21 2DS p GS TH DS DS W I Cox V V V V L μ?????=-? - 3、饱和区条件：THP DG V V > 电压电流特性：()2 1 (1)2DS p GS TH DS W I Cox V V V L μλ= -- 4、跨导和输出电阻与NMOS 管一样
集成电路基本工艺
集成电路基本工艺 发表时间：2011-07-29T10:01:47.187Z 来源：《魅力中国》2011年6月上供稿作者：朱德纪李茜刘丹彤 [导读] 在此，我们重点是讨论集成电路芯片加工过程中的一些关键手艺。 朱德纪李茜刘丹彤中国矿业大学，江苏徐州 221000 中图分类号：TN47 文献标识码：A 文章编号：1673-0992（2011）06-0000-01 摘要：当今社会已进入信息技术时代，集成电路已经被广泛应用于各个领域，典型的集成电路制造过程可表示如下： 在此，我们重点是讨论集成电路芯片加工过程中的一些关键手艺。 集成电路基本工艺包括基片外延生长、掩模制造、曝光技术、刻蚀、氧化、扩散、离子注入、多晶硅淀积、金属层形成。 关键词：外延、掩膜、光刻、刻蚀、氧化、扩散、离子注入、淀积、金属层 集成电路芯片加工工艺，虽然在进行IC设计时不需要直接参与集成电路的工艺流程，了解工艺的每一个细节，但了解IC制造工艺的基本原理和过程，对IC设计是大有帮助的。 集成电路基本工艺包括基片外延生长掩模制造、曝光技术、刻蚀、氧化、扩散、离子注入、多晶硅淀积、金属层形成。 下面我们分别对这些关键工艺做一些简单的介绍。 一、外延工艺 外延工艺是60年代初发展起来的一种非常重要的技术，尽管有些器件和IC可以直接做在未外延的基片上，但是未经过外延生长的基片通常不具有制作期间和电路所需的性能。外延生长的目的是用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。常用的外延技术主要包括气相、液相金属有机物气相和分子束外延等。其中，气相外延层是利用硅的气态化合物或液态化合物的蒸汽在衬底表面进行化学反应生成单晶硅，即CUD单晶硅；液相外延则是由液相直接在衬底表面生长外延层的方法；金属有机物气相外延则是针对Ⅲ?Ⅴ族材料，将所需要生长的Ⅲ?Ⅴ族元素的源材料以气体混合物的形式进入反应器中加热的生长区，在那里进行热分解与沉淀反映，而分子束外延则是在超高真空条件下，由一种或几种原子或分子束蒸发到衬底表面形成外延层的方法。 二、掩模板的制造 掩模板可分成整版及单片版两种，整版按统一的放大率印制，因此称为1×掩模，在一次曝光中，对应着一个芯片陈列的所有电路的图形都被映射到基片的光刻胶上。单片版通常八九、实际电路放大5或10倍，故称作5×或10×掩模，其图案仅对应着基片上芯片陈列中的单元。 早期掩模制作的方法：①首先进行初缩，把版图分层画在纸上，用照相机拍照，而后缩小为原来的10%~%20的精细底片；②将初缩版装入步进重复照相机，进一步缩小，一步一幅印到铬片上，形成一个阵列。 制作掩模常用的方法还包括：图案发生器方法、x射线制版、电子束扫描法。 其中x射线、电子束扫描都可以用来制作分辨率较高的掩模版。 三、光刻技术 光刻是集成电路工艺中的一种重要加工技术，在光刻过程中用到的主要材料为光刻胶。光刻胶又称为光致抗蚀剂，有正胶、负胶之分。其中，正胶曝光前不溶而曝光后可溶，负胶曝光前可溶而曝光后不可溶。 光刻的步骤：①晶圆涂光刻胶；②曝光；③显影；④烘干 常见的光刻方法：①接触式光刻；②接近式光刻；③投影式光刻 其中，接触式光刻可得到比较高的分辨率，但容易损伤掩模版和光刻胶膜；接近式光刻，则大大减少了对掩模版的损伤，但分辨率降低；投影式光刻，减少掩模版的磨损也有效提高光刻的分辨率。 四、刻蚀技术 经过光刻后在光刻胶上得到的图形并不是器件的最终组成部分，光刻只是在光刻胶上形成临时图形，为了得到集成电路真正需要的图形，必须将光刻胶上的图形转移到硅胶上，完成这种图形转换的方法之一就是将未被光刻胶掩蔽的部分通过选择性腐蚀去掉。 常用的刻蚀方法有：湿法腐蚀、干法腐蚀。 湿法腐蚀：首先要用适当的溶液浸润刻蚀面，溶液中包含有可以分解表面薄层的反应物，其主要优点是选择性好、重复性好、生产效率高、设备简单、成本低。存在的问题有钻蚀严重、对图形的控制性较差、被分解的材料在反应区不能有效清除。 干法刻蚀：使用等离子体对薄膜线条进行刻蚀的一种新技术，按反应机理可分为等离子刻蚀、反应离子刻蚀、磁增强反应例子刻蚀和高密度等离子刻蚀等类型，是大规模和超大规模集成电路工艺中不可缺少的工艺设备。干法刻蚀具有良好的方向性。 五、氧化 在集成电路工艺中常用的制备氧化层的方法有：①干氧氧化；②水蒸气氧化；③湿氧氧化。 干氧氧化：高温下氧与硅反应生成sio2的氧化方法； 水蒸气氧化：高温下水蒸气与硅发生反应的氧化方法； 湿氧氧化：氧化首先通过盛有95%c左右去离子睡的石英瓶，将水汽带入氧化炉内，再在高温下与硅反映的氧化方法。 影响硅表面氧化速率的三个关键因素：温度、氧化剂的有效性、硅层的表面势。 六、扩散与离子注入 扩散工艺通常包括两个步骤：即在恒定表面浓度条件下的预淀积和在杂志总量不变的情况下的再分布。预淀积只是将一定数量的杂质
集成电路设计基础 课后答案
班级：通信二班姓名：赵庆超学号：20071201297 7，版图设计中整体布局有哪些注意事项？ 答：1版图设计最基本满足版图设计准则，以提高电路的匹配性能，抗干扰性能和高频工作性能。 2 整体力求层次化设计，即按功能将版图划分为若干子单元，每个子单元又可能包含若干子单元，从最小的子单元进行设计，这些子单元又被调用完成较大单元的设计，这种方法大大减少了设计和修改的工作量，且结构严谨，层次清晰。 3 图形应尽量简洁，避免不必要的多边形，对连接在一起的同一层应尽量合并，这不仅可减小版图的数据存储量，而且版图一模了然。 4 在构思版图结构时，除要考虑版图所占的面积，输入和输出的合理分布，较小不必要的寄生效应外，还应力求版图与电路原理框图保持一致（必要时修改框图画法），并力求版图美观大方。 8，版图设计中元件布局布线方面有哪些注意事项？ 答：1 各不同布线层的性能各不相同，晶体管等效电阻应大大高于布线电阻。高速电路，电荷的分配效应会引起很多问题。 2 随器件尺寸的减小，线宽和线间距也在减小，多层布线层之间的介质层也在变薄，这将大大增加布线电阻和分布电阻。 3 电源线和地线应尽可能的避免用扩散区和多晶硅布线，特别是通过
较大电流的那部分电源线和地线。因此集成电路的版图设计电源线和地线多采用梳状布线，避免交叉，或者用多层金属工艺，提高设计布线的灵活性。 4 禁止在一条铝布线的长信号霞平行走过另一条用多晶硅或者扩散区布线的长信号线。因为长距离平行布线的两条信号线之间存在着较大的分布电容，一条信号线会在另一条信号线上产生较大的噪声，使电路不能正常工作。、 5 压点离开芯片内部图形的距离不应少于20um，以避免芯片键和时，因应力而造成电路损坏。
集成电路工艺基础复习题
集成电路工艺基础 氧化 1、SiO 2的特性和作用 2、SiO 2 的结构分为哪两种 3、什么是桥键氧和非桥键氧 4、在无定形的SiO2中，Si 、O 那个运动能力强，为什么？ 5、热氧化法生长SiO2过程中，氧化生长的方向是什么？ 6、SiO 2只与什么酸、碱发生反应？ 7、杂质在S iO 2中的存在形式。 8、水汽对SiO 2网络的影响。 9、选用SiO 2作为掩蔽的原因。 是否可以作为任何杂质的掩蔽材料？为什么？ 10、制备SiO 2有哪几种方法？ 11、什么是Si 的热氧化法？热生长SiO 2的特点。 12、生长一个单位厚度的SiO 2需要消耗多少单位的S i ？ 13、热氧化分为哪几种方法？各自的特点是什么？ 14、实际生产中选用哪种生长方法制备较厚的SiO 2层？ 15、分析Si 的热氧化的两种极限情况。 16、热氧化速率受氧化剂在SiO 2的扩散系数和与Si 的反应速度中较快还是较慢的影响？ 17、SiO 2生长厚度与时间的关系 18、氧化剂分压、温度对氧化速度的影响。 19、Si 表面晶向对氧化速率的影响。 20、什么是硅氧化时杂质的分凝现象？ 21、纳和氯对氧化的影响 当氧化层中如果含有高浓度钠时，则线性和抛物型氧化速率都明显变大；在干氧氧化的气氛中加氯，氧化速率常数明显变大。 22、SiO 2和Si-SiO 2界面中的四种类型电荷，解释可动离子电荷的主要存在形式和危害。 扩散 1、什么是扩散？扩散有哪几种形式？ 2、什么是间隙式杂质？什么是替位式杂质？ 3、为什么替位式杂质的运动相比间隙式杂质运动更为困难？ 4、菲克第一定律、菲克第二定律、扩散系数 ) 1 4 / 1 ( 2 2 - + = B A x o t + τ A ) /exp(kT E D D o ?-=
IC设计基础笔试集锦
IC设计基础（流程、工艺、版图、器件）笔试集锦 1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路 相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。（仕兰微面试题目） 什么是MCU？ MCU(Micro Controller Unit)，又称单片微型计算机(Single Chip Microcomputer)，简称单片机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机。 MCU的分类 MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。MASK ROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；FALSH ROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。 RISC为Reduced Instruction Set Computing的缩写，中文翻译为精简执令运算集，好处是CPU核心 很容易就能提升效能且消耗功率低，但程式撰写较为复杂；常见的RISC处理器如Mac的Power PC 系列。 CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。 DSP有两个意思，既可以指数字信号处理这门理论，此时它是Digital Signal Processing的缩写；也可以是Digital Signal Processor的缩写，表示数字信号处理器，有时也缩写为DSPs，以示与理论的区别。 2、FPGA和ASIC的概念，他们的区别。（未知） 答案：FPGA是可编程ASIC。 ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一 个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计 制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点 3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）otp是一次可编程（one time programme）,掩膜就是mcu出厂的时候程序已经固化到里面去了，不能在写程序进去！( 4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目） 5、描述你对集成电路设计流程的认识。（仕兰微面试题目） 6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目） 7、IC设计前端到后端的流程和eda工具。（未知） 8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.（未知） 9、Asic的design flow。（威盛VIA 2003.11.06 上海笔试试题） 10、写出asic前期设计的流程和相应的工具。（威盛） 11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试） 先介绍下IC开发流程： 1.）代码输入（design input) 用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码 语言输入工具：SUMMIT VISUALHDL MENTOR RENIOR 图形输入: composer(cadence); viewlogic (viewdraw) 2.）电路仿真（circuit simulation) 将vhd代码进行先前逻辑仿真，验证功能描述是否正确 数字电路仿真工具： Verolog：CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模拟电路仿真工具： AVANTI HSpice pspice，spectre micro microwave: eesoft : hp 3.）逻辑综合（synthesis tools) 逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真 中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再 仿真。最终仿真结果生成的网表称为物理网表。 12、请简述一下设计后端的整个流程？（仕兰微面试题目） 13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元 素？（仕兰微面试题目） 14、描述你对集成电路工艺的认识。（仕兰微面试题目）
集成电路设计基础复习要点
集成电路设计基础复习要点 第一章集成电路设计概述 1、哪一年在哪儿发明了晶体管？发明人哪一年获得了诺贝尔奖？ 2、世界上第一片集成电路是哪一年在哪儿制造出来的？发明人哪一 年为此获得诺贝尔奖？ 3、什么是晶圆？晶圆的材料是什么？ 4、晶圆的度量单位是什么？当前主流晶圆尺寸是多少？目前最大晶 圆尺寸是多少？ 5、摩尔是哪个公司的创始人？什么是摩尔定律？ 6、什么是SoC？英文全拼是什么？ 7、说出Foundry、Fabless和Chipless的中文含义。 8、什么是集成电路的一体化(IDM)实现模式？ 9、什么是集成电路的无生产线(Fabless)设计模式？ 10、目前集成电路技术发展的一个重要特征是什么？ 11、一个工艺设计文件(PDK)包含哪些内容？ 12、什么叫“流片”？ 13、什么叫多项目晶圆(MPW) ？MPW英文全拼是什么？ 14、集成电路设计需要哪些知识范围？ 15、著名的集成电路分析程序是什么？有哪些著名公司开发了集成电 路设计工具？
16、SSI、MSI、LSI、VLSI、ULDI的中文含义是什么？英文全拼是 什么？每个对应产品芯片上大约有多少晶体管数目？ 17、国内近几年成立的集成电路代工厂家或转向为代工的厂家主要有 哪些？ 18、境外主要代工厂家和主导工艺有哪些？ 第二章集成电路材料、结构与理论 1、电子系统特别是微电子系统应用的材料有哪些？ 2、常用的半导体材料有哪些？ 3、半导体材料得到广泛应用的原因是什么？ 4、为什么市场上90%的IC产品都是基于Si工艺的？ 5、砷化镓(GaAs) 和其它III/V族化合物器件的主要特点是什么？ 6、GaAs晶体管最高工作频率f T可达多少？最快的Si晶体管能达到多 少？ 7、GaAs集成电路主要有几种有源器件？ 8、为什么说InP适合做发光器件和OEIC？ 9、IC系统中常用的几种绝缘材料是什么？ 10、什么是欧姆接触和肖特基接触？ 11、多晶硅有什么特点？ 12、什么是材料系统？
集成电路设计基础复习
1. 在P 衬底硅片上设计的PMOS 管可以分为n+层、SiO 2层、多晶硅层、金属层和N 井层。 2. 在集成电路设计中，制造厂商所给的工艺中有R □为它成为（方块电阻）。 3. MOS 管元件参数中的C ox 是栅极单位面积所具有的（电容值）。 4. 对于NMOS 而言，工作在饱和区中，其漏电流I D 等于（21()2D P ox GS TH W I C V V L μ= -），不能使用β或K 来表示。 5. 对于PMOS 而言，工作在饱和区中，其漏电流I D 等于 （21(||)2D P ox SG TH W I C V V L μ=--），不能使用β或K 来表示。 6. 对于工作在饱和区的NMOS 而言，其g m 等于（2D m GS TH I g V V =-），只能有I D 和过 驱动电压表示。 7. 对于工作在饱和区的NMOS 而言，其g m 等于（m g =），只能有I D 、W 、L 以及工艺参数表示。 8. 根据MOS 管特征曲线划分的四个工作区域，可以作为MOS 电阻的区域为（深度三极管区）。 9. 根据MOS 管特征曲线划分的四个工作区域中，可以作为电流源的区域为（饱和区）。 10. 对于NMOS 而言，导电沟道形成，但没有产生夹断的外部条件为（V DS 小于V GS -V TH ）。 11. 差动信号的优点，能（有效抑制共模噪声），增大输出电压摆幅，偏置电路更简单和输出线性度更高。 12. 分析MOS 共栅放大电路，其电流增益约等于（1）。 13. 差动信号的优点，能有效抑制共模噪声，增大输出电压摆幅，偏置电路更简单和（输出线性度更高）。 14. 共源共栅电流镜如下图所示，当V X 电压源由大变小的过程中，M2和M3管，（M3）先退出饱和区。
集成电路设计基础——发展史
集成电路设计系列第2章集成电路发展史
本章概要 2.1 集成电路的发明 2.2 微处理器的发展 2.3 摩尔定律 2 2.4 今天的IC
年德国科学家Ferdinand 1874年，德国科学家Ferdinand Braun 发现在一定的条件下，晶体能够单向传导电流并将这种现象能够单向传导电流，并将这种现象称为“整流（rectification ）。 年意大利人G i l M i 3 1895年，意大利人Gugielmo Marconi 发明了利用电波传输信号的新技术，成为无线通信的开端晶体探测器首成为无线通信的开端。晶体探测器首次被用于无线电接收机中，用于从载波中提取有用信号称之为“检波”波中提取有用信号，称之为检波。
1904年，英国科学家John Ambrose Fleming，发明了第一只电子管，被称为 Fleming Valve。 “Fleming Valve” 4 这只电子管只有阴极和阳极两个电极。他通过研究 ，将个有用信号调制到从阴极到阳极的 Edison Effect，将一个有用信号调制到从阴极到阳极的 直流电流之上。
5 1906年，美国科学家Lee de Forest 给电子管加一个电极（称为栅极）， 从而使电子管具有了放大的能力， 可以视作为晶体管的前身。
机械计算装置 英国剑桥大学教授 Charles Babbage于1932 Ch l B bb 年设想，1934年开发 被称为差动引擎 （Difference Engines） 采用十进制 6 可完成加、减、乘、除 有25000个机械部件，总 成本17470英镑
第五章答案模拟集成电路基础
第五章答案 模拟集成电路基础 1．直接耦合放大电路有哪些主要特点？ 优点：1)电路中无电容，便于集成化。 2)可放大缓慢变化的信号。 缺点：1) 各级放大器静态工作点相互影响。 ? 2) 输出温度漂移严重。 2．集成运算放大器的内部电路由哪几部分组成？各部分的作用是什么？ 集成运算放大器的内部电路通常都由输入级、中间级、输出级及偏置电路组成。 差分输入级提供了与输出端成同相和反相关系的两个输入端。差分电路有很好的对称特性，可以提高整个电路抑制零漂的能力和其他方面的性能。 中间级主要是提供足够高的电压增益，多由一级或多级共射（共源）放大电路组成。 输出级主要是向负载提供足够的功率，属于功率放大。 偏置电路是为各级放大电路建立合适的静态工作点，它常采用各种形式的电流源电路，为各级提供小而稳定的偏置电流。 3．简述镜像电流源的工作原理及其优缺点。 CC BE o REF V V I I R -≈= ，当电源V CC 和R 确定后，I REF 就确定了，不管T 2集电极支路中的负 载R L 如何，I o 总是等于I REF ，二者关系像一面镜子，所以称电路为镜像电流源。 这种电流源的优点是结构简单，两三极管的V BE 有一定的相互温度补偿作用。但是，它也存在以下不足之处： ① 受电源的影响大。当V CC 变化时，I C2也同样随之变化。因此，这种电流源不适用于电源电压大幅度变动的场合。 ② 镜像电流源电路适用于较大工作电流（毫安数量级）的场合。
③ 由于恒流特性不够理想，三极管c 、e 极间电压变化时，i c 也会作相应的变化，即电流源的输出电阻r o 还不够大。 4．简述微电流源的工作原理及其特点。 V BE1?V BE2=?V BE =I E2 R e ≈I C2 R e , 因此，即使I C1比较大，但由于R e 的存在，将使输出电流I C2＜I C1，即在R 不太大的情况下，也能获得微小输出电流。 与镜像电流源相比，微电流源具有以下特点： ①一般?V BE 很小（约几十毫伏），因而采用不大的R e 即可获得较小的输出电流I C2（微安数量级），因而称为微电流源。 ② 当电流源电压V CC 变化时，虽然I REF 与I C2也要作相应的变化，但由于R e 的作用，使V BE2<< V BE1，以至T 2的V BE2的值很小，工作在输入特性的弯曲部分，使I C2的变化远小于I REF 的变化，故提高了恒流源对电源变化的稳定性。 ③ 由于R e 引入电流负反馈，不仅提高了电路输出电流的稳定性，同时也提高了T 2的集电极输出电阻，使它更接近于理想的恒流源。 5．电流源的主要作用是什么？ 1)．电流源提供稳定的输出电流，可以作直流偏置电路 2)．电流源直流等效电阻小，交流等效电阻大，可作有源负载 6．精密电流源电路如题图5-1所示，三个三极管的参数完全对称，电流放大系数均为β，V BE =0.7V ， V CC =15V 。（1）证明：2C2REF 22I I ββ ββ+=++；（2）当β值很大时，为使输出电流I o 为30μA ，电阻R 应 为多大? (1)由以下式子得证：
硅集成电路工艺基础复习
硅集成电路工艺基础 绪论： 单项工艺的分类： 1、图形转换：光刻、刻蚀 2、掺杂：扩散、离子注入 3、制膜：氧化、化学气相淀积、物理气相淀积 第2章 氧化 SiO 2的作用： 1、在MOS 电路中作为MOS 器件的绝缘栅介质，作为器件的组成部分 2、作为集成电路的隔离介质材料 3、作为电容器的绝缘介质材料 4、作为多层金属互连层之间的介质材料 5、作为对器件和电路进行钝化的钝化层材料 6、扩散时的掩蔽层，离子注入的(有时与光刻胶、Si 3N 4层一起使用)阻挡层 热氧化方法制备的SiO 2是无定形 制备二氧化硅的方法：热分解淀积法、溅射法、真空蒸发法、阳极氧化法、化学气相淀积法、 热氧化法； 热氧化法制备的SiO 2具有很高的重复性和化学稳定性，其物理性质和化学性质不太受湿度和中等热处理温度的影响。 SiO 2的主要性质： 密度：表征致密程度 折射率：表征光学性质 密度较大的SiO 2具有较大的折射率 波长为5500A 左右时， SiO 2的折射率约为1.46 电阻率：与制备方法及所含杂质数量等因素有关，高温干氧氧化制备的电阻率达1016Ω· cm 介电强度：单位厚度的绝缘材料所能承受的击穿电压 大小与致密程度、均匀性、杂质含量有关一般为106~107V/cm （10－ 1~1V/nm ） 介电常数：表征电容性能d S C SiO 2 0εε=（SiO 2的相对介电常数为3.9） 腐蚀：化学性质非常稳定，只与氢氟酸发生反应 O H S i F H HF SiO SiF H HF SiF O H SiF HF SiO 26226242422)(6(224+→+→++→+六氟硅酸） 还可与强碱缓慢反应 薄膜应力为压应力 晶体和无定形的区别：桥键氧和非桥键氧 桥联氧：与两个相邻的Si-O 四面体中心的硅原子形成共价键的氧 非桥联氧：只与一个Si-O 四面体中心的硅原子形成共价键的氧 非桥联氧越多，无定型的程度越大，无序程度越大，密度越小，折射率越小 无定形SiO 2的强度：桥键氧数目与非桥键氧数目之比的函数 结晶态和无定形态区分——非桥联氧是否存在 杂质分类：网络形成者和网络改变者 网络形成者：可以替代SiO 2网络中硅的杂质，即能代替Si －O 四面体中心的硅、并能与氧
集成电路基本知识
电子基础知识：常用各种集成电路简介 类别：电子综合阅读：3703 来源：无忧电子 新闻摘要:第一节三端稳压ic电子产品中常见到的三端稳压集成电路有正电压输出的78××系列和负电压输出的79××系列。故名思义，三端IC是指这种稳压用的集成电路只有三条引脚输出，分别是输入端、接地端和输出端。用78/79系列三端稳压IC来组成稳压电源所需的外围元件极少，电路内部还有过流、过热及调整管的保护电路，使用起来可靠、方便。 第一节三端稳压ic 电子产品中常见到的三端稳压集成电路有正电压输出的78××系列和负电压输出的79××系列。故名思义，三端IC指种稳压用的集成电路只有三条引脚输出，分别是输入端、接地端和输出端。它的样子象是普通的三极管，TO-220的标准封装，也有9013样子的TO-92封装。 用78/79系列三端稳压IC来组成稳压电源所需的外围元件极少，电路内部还有过流、过热及调整管的保护电路，使用起来可靠、方便，而且价格便宜。该系列集成稳压IC型号中的78或79后面的数字代表该三端集成稳压电路的输出电压，如7806表示输出电压为正6V，7909表示输出电压为负9V。 78/79系列三端稳压IC有很多电子厂家生产，80年代就有了，通常前缀为生产厂家的代号，如TA7805是东芝的产品，AN7909是松下的产品。 有时在数字78或79后面还有一个M或L，如78M12或79L24，用来区别输出电流和封装形式等，其中78L调系列的最大输出电流为100mA，78M系列最大输出电流为1A，78系列最大输出电流为1．5A。它的封装也有多种，详见图。塑料封装的稳压电路具有安装容易、价格低廉等优点，因此用得比较多。79系列除了输出电压为负。引出脚排列不同以外，命名方法、外形等均与78系列的相同。 因为三端固定集成稳压电路的使用方便，电子制作中经常采用，可以用来改装分立元件的稳压电源，也经常用作电子设备的工作电源。
集成电路基础知识
塑封集成电路封装基础知识 什么是晶圆： 1、晶圆的主要材料是单晶硅； 2、晶圆是在超净化间里通过各种工艺流程制造出来的圆形薄片； 3、晶圆按其直径分为4英寸、5英寸、6英寸、8英寸、12英寸。 4、晶圆越大,同一圆片上可生产的单颗芯片就多。依据芯片尺寸大小，一个8英寸晶圆上一般有5000-6000颗芯片。 什么是芯片： 1、芯片：是在硅板上集合多种电子元器件实现某种特定功能的电路模块。 2、芯片是电子设备中最重要的部分，承担着运算和存储的功能。集成电路的应用范围覆盖了军工、民用的几乎所有的电子设备。 什么是封装 封装：就是指把芯片上的焊点，用导线接引到外部接头处，以保护芯片免受外部环境影响，实现标准化的过程。 封装的作用 1、传递电能 2、传递电路信号 3、提供散热路径 4、电路的结构保护和支持 封装目的在于保护芯片不受或少受外界环境的影响，并为之提供一个良好的工作环境，以使电路芯片工作稳定、符合设计功能要求。 封装的作用： 1、传递电能，主要是指电源电压的分配和导通。首先要能接通电源，使芯片与电路间流通电流。其次要能将不同部位的电源分配恰当（电位转换）,同时也要考虑接地线的分配问题。 2、传递电路信号，主要应尽可能考虑芯片与I/O引线接口互连路径最短，使电信号延迟减小。对高频，还应虑串扰问题。 3、提供散热路径，主要是要考虑芯片长期工作如何将产生的热量散出的问题；对大功率器件还应考虑强制冷却方式。 4、电路的结构保护和支持，主要是指为芯片和其他部件提供可靠的机械支撑，并能适应各种工作环境和条件的变化。 晶圆检验： 晶圆检验：主要是利用高低倍显微镜对中测后晶圆片或MAPING晶圆片的表面质量缺陷状况进行检查、评价以及对晶圆资料进行核对的过程。 晶圆检验项目：是否压点氧化、压点沾污、钝化层残留、铝条划伤、桥接、未中测，资料不符等 减薄：晶圆减薄：就是利用减薄机的去除技术将晶圆的背面的硅材料减到可以适合封装的程度，以满足芯片组装的要求。
集成电路设计基础作业题解答(1～4)word资料5页
第一次作业： 1、 为什么PN 结会有单向导电性？ 答PN 结是由P 型半导体和N 型半导体结合在一起形成的。P 型半导体多子是空穴，N 型半导体多子是电子。当形成PN 结后由于载流子的浓度差，电子会向P 型侧扩散，空穴会向N 型侧扩散。随着扩散的进行，会在接触处形成一定厚度的空间电荷区，电荷区中的正负离化中心形成内建电场。随着空间耗尽区的扩展和内建电场的增强，电场作用下的漂移得到加强，扩散随之减弱，最后漂移电流和扩散电流达到平衡。若给PN 结两端加上正电压，外加电场将会削弱内建电场从而加强扩散削弱漂移，此时扩散电流电流大于漂移电流从而形成正向导通电流。当PN 结加上反向偏压后，外加电场和内建电场同向，此时扩散进一步收到抑制，漂移得到加强。但漂移的少数载流子非常少，所以没能形成大的反向导通电流。这就是PN 结的单向导电性。 2、 为什么半导体掺杂后导电能力大大增强 答：本征半导体在常温情况下由于热激发产生的空穴电子对浓度大约在1010量级。而在常温下本征半导体的导电能力非常弱。当掺入B 或P 等杂质后，在常温下的掺杂杂质基本全部离化，杂质的离化而会在价带或导带产生大量的能做共有化运动的空穴或电子。在杂质没有补偿的情况下，载流子浓度近似等于杂质浓度，半导体掺杂后n,p 大大增加。根据电导率σ=nq μ(n)+pqμ(p)可知，掺杂半导体的电导率大大增加，即导电能力明显增强。 3、 为什么晶体管有放大作用？ 答：我们定义晶体管集电极电流和基极电流的比值为晶体管放大倍数。只有当晶体管处于放大状态时才具有线性放大能力。当BE 结正偏，BC 结反偏时管子处于放大状态。因为发射极高掺杂，在BE 正向导通时，发射极的大量电子（以NPN 管为例）扩散到基区。基区空穴扩散到发射极，而基区浓度远比发射极来得低，所以电子扩散电流占主要部分。因为基区很薄且载流子寿命很长，到达基区的电子只有一小部分和基区注入得空穴复合，绝大部分要在反偏的集电结内建电场作用下而漂移到集电极。所以集电极电流与基极电流的比值比较大，即放大倍数比较大。 第二次作业 1.3、题目略 解答： （1）①由图可知 ②由图可知 （2） (3) 各层版图如下 (不按次序排放) 1.5、题目略 设计条件如下： ①单条形基极，单条形发射极，单条形集电极 ②工艺允许最小宽度为2u ③外延层厚度和各图形的间距也是2u ④采用标准的PN 结隔离双极型工艺 ⑤要求管子占有面积最小 解答： 根据以上条件可以得到以下layout （1）根据以上版图可以计算一个NPN 管的版图面积为 （2）W W 65103.810 4.22-??＝每个管子的功耗＝ （3）当最小间距是5um 时，38400 5.25.2104.25≈??=N ，W W 51021.538400 2-?＝每个管子的功耗＝ 当最小间距是0.5um 时，6 51084.316104.2?=??=N ，