晶圆制程的多尺度和多物理场仿真

晶圆制程的多尺度和多物理场仿真
晶圆制程的多尺度和多物理场仿真

晶圆制程的多尺度和多物理场仿真

中仿科技公司(简称CnTech)是多物理场耦合分析软件COMSOL Multiphysics中国地区的独家代理商。本文基于东京电子股份有限公司(TEL)研发中心模拟晶圆制造工艺的成功故事,向大家介绍COMSOL Multiphysics强大的多物理场耦合计算功能。

半导体晶圆的制造牵涉到大量的工艺,涵盖从米到纳米量级的多尺度和多物理场,经过对能够综合各种模拟环境的工具的寻找,最终定位于COMSOL Multiphysics。

- by Jozef Brcka of the TEL Technology Center (Albany, NY)

简介

对半导体制造过程的最优化设计,是一项艰巨的任务,因为需考虑很多因数对整体的影响。首先,在复杂的等离子环境下处理并加工材料和薄膜;其次,在制造工艺过程中,必须处理好流场和反应气体混合物,这对于静态或高频电磁场,以及中间态介质的耦合而言,都必须得到全面的考虑。以晶圆加工为例,放置晶圆的反应器的特征尺度通常是大于一米,同时还必须考虑到发生于纳米级的分子运动。更进一步地,工艺工程师和设计者感兴趣的时间尺度可从千分之一秒至数个小时。

在过去,由于对基础物理与化学现象未得到彻底的了解,晶圆的制造和工艺设备的设计大部分需依赖经验公式。纵使在各种研究机构中开发出专门的方程来执行模拟,但通常需要使用者精通这些工具,才能顺利地操作,况且这些方程通常也是通过简化几何或经验公式推导出来的。在建模不当的情况,要处理复杂的化学环境、热或电磁场问题,并预测出对工艺过程实际出现的情况,只能不断从错误中尝试,这样不仅耗费了大量的金钱,即使得到原理性的结果也需要相当长的时间。如果能够在数值模拟软件中建立正确的模型,则仅仅需要几天时间即可测试几十个案例,以最快的速度让新工艺上线。

COMSOL Multiphysics是由瑞典的COMSOL公司开发的“全球第一款真正的多物理场耦合分析软件”,作为一个大型有限元计算仿真平台,它可以实现多尺度、多物理场的直接全耦合数值模拟。适用于模拟科学和工程领域的各种物理过程,对任意多物理场得到高度精确的数值仿真。在全球得到了日益广泛的应用,多次被NASA技术杂志评为“本年度最佳上榜产品”。在很多公司的技术革新中表现出强劲的实力。

本文以东京电子股份有限公司(TEL),在美国纽约州Albany的TEL研发中心利用COMSOL Multiphysics成功地仿真晶圆加工工艺来说明这款软件的建模理念和思路。

项目情况

成立于1963年,创造出每年58亿美元业绩的东京电子股份有限公司(TEL),在美国纽约州Albany 的TEL研发中心扮演的角色是开发出新的工业和设备,为未来半导体制造的需求做好准备,更贴近工艺工程师的需要,结合纳米和微米尺度,更简易地执行工作任务。他们发现,若不依靠模拟就没有成本效益,因为,如果不先观察模拟结果,设备设计者就无从得知从何处开始执行计划,也不知道如何改变设备工作,来满足新的工艺或技术需求。

图1:晶圆制造工艺的多尺度问题非常突出,尺度从米到纳米量级的跨越,

图示使用氢执行表面处理与硅晶圆清洗工艺

随之而来的问题是,按照常规的分析手段和方法,在每个制造阶段,采用的是不同仿真代码或模拟方法,如何进行统一?例如,考虑到使用氢对晶圆表面或薄膜的清洗,如图1,研究涵盖电磁与晶圆、工艺材料的交互作用,通常会使用商业电磁软件;对于等离子体模型,则是使用自行开发的程序代码,同时也必须开发能够模拟化学反应物在工艺中的模型;最后,还需要自行开发的程序代码,观察能描述分子量级特性的模型。

整合上述各个方面的模型是非常麻烦的,即便成功后也可能会产生不良后果,不同的程序代码、不同的平台与运行系统,还有不同的时间尺度,这些程序计算的结果常常会出现移植问题。为此,使用具有高弹性的模拟工具,以短时间内实现新的设想、建立一个新颖的技术解决方案势在必行。因此,TEL选择COMSOL Multiphysics软件,执行等离子体—反应器的模拟,在短短几个月时间里,已经可以得到非常满意的结果。

图2:晶圆表面上氢基的径向分布与非一致性(NU wafer)的测量结果,反应壁面是由金属与陶瓷构成,

NU wafer参数代表与平均值的最小—最大误差(左)。

右图为COMSOL软件系统中用于计算化学反应的反应工程实验室模块。

COMSOL软件系统针对晶圆制程,提供两个分析平台:用于计算多尺度、多物理场的COMSOL Multiphysics,以及用于模拟化学反应体系的COMSOL反应工程实验室。前者可模拟从米到纳米量级之间的复杂电磁、传热、流体流动、溶质传输和扩散等物理过程,通过解偏微分方程组的方法,COMSOL可以实现多物理场之间的全耦合计算,它集前处理器、求解器和后处理器于一体,在同一个图形化操作界面中可以完成几何建模、网格剖分、方程和边界参数设定、求解以及后处理。后者则用来模拟反应器腔体中的化学物质发生的复杂化学反应,通过书写方程式的形式,直接在图形化界面上定义化学反应式,最终形成一个完整的反应体系,基于反应工程原理,计算各种反应物质随时间的变化。由于COMSOL独有的耦合计算功能,两者之间的数据能够无缝结合,统一分析时间和空间上的响应。从而可以让使用者能够将更多的精力集中在研究的问题本身,而不是用在学习软件和开发工具上。

TEL技术中心主任Brcka headshot博士指出,“使用COMSOL软件进行多尺度和多物理场模拟,我们能够在一周甚至几天的时间内开发出一个模型,如果使用其它商业分析软件和自行开发代码,这个周期将延长到不可预知的阶段,那么我们开发出来的产品将不再具有市场竞争力”。

结果与讨论

有几种不同的方式可以用于晶圆表面处理,其中一种是使用氢进行清洗,然后使用低能离子对晶圆表面进行轰击。COMSOL Multiphysics的使用者能够方便地进行相关的化学反应的模拟,并同时对15种反应过程进行研究。通过使用COMSOL反应工程实验室,即使是一个初学者,也可以轻松地通过写方程的形式将反应引入到模型中,并通过在对应的编辑框中填入正确的参数,建立起一个完整的反应体系。

例如以下反应,

在反应工程实验室中可以直接写成:

图3:COMSOL反应工程实验室的使用方法

在清洗晶圆的过程中,除了上述化学反应可以用反应工程实验室来进行模拟,还需要考虑在这个过程中,最重要的是达到一个均匀的氢自由基分布。因此必须同时考虑流体流动、传热等物理现象。COMSOL 独有的多物理场同时耦合功能,使得Brcka headshot博士可以通过选用COMSOL Multiphysics软件平台中的等离子体模块(Plasma Module)对等离子体轰击晶圆过程进行模拟,其中纳维尔-斯托克斯方程(Navier-Stokes)对气体在反应腔内流动过程进行模拟,对流与扩散方程(Diffusion-Devection)对氢自由基分布进行模拟,传热模块(Heat Transfer Module)对反应腔体内部的热流过程进行模拟,并将反应工程实验室的反应体系导入到COMSOL Multiphysics,完整地模拟整个清洗过程中的化学反应和物理现象。COMSOL软件使用适当的方法将这些模块转换为描述物理现象最本质的偏微分方程组(PDEs),并利用高效的求解器进行计算,实现多个物理方程的直接耦合模拟。

图4:等位面绘制了金属壁面(左)与陶瓷壁面(右)反应容器的氢游离率。

如图4显示的参数可以观察反应容器壁面的效应特征。反应容器的壁面由金属制成,通常是铝合金,这导致晶圆表面比陶瓷壁表面反应更为不均匀,导致工艺的效能降低,再者,金属壁面会与更多的中间物反应,使得仅有少数氢基可以发生反应,对整个化学反应有负面作用。

图5:反应气体低速流过晶圆表面时,反应腔中流体的流线图。

图5则显示了清洗过程中,反应气体在反应器中的流动。很明显,流线表明在入口和出口处气体的流速变化剧烈,而在晶圆表面,以及反应器内,流动平缓。这样的流动状态,会导致相应的物质的对流和扩散,并形成如图4所描述的浓度分布。

完成了等离子体与化学反应模型,接下来将包含整个模型的建立,TEL希望能够建立一个具有全部工艺描述的完整模型和解决方案,这其中也包括更为复杂的几何模型。COMSOL Multiphysics提供对所有需要的多尺度、多物理场耦合系统现象的模拟环境,TEL的工程师们很乐观的估计可以几个月后看到具体的成效,并且能够保证自己的技术水平比同行至少领先六个月的时间。

附录

COMSOL在中国,中仿科技公司(CnTech Co.,Ltd)凭借个性化的解决方案、成熟的CAE产品线、专业的市场推广能力以及强有力的技术支持服务赢得了国内众多科研院所以及企业的一致认可,目前国内几乎所有知名大学以及中国科学院下属各研究所都已选择使用COMSOL Multiphysics作为其科研分析的CAE主要工具。随着中仿科技公司(CnTech Co.,Ltd)在全国各地的分公司、CAE技术联合中心、CAE培训中心的成立,为广大客户提供更专业、更周到的本地化技术服务,众多企业也纷纷选用COMSOL Multiphysics作为企业的分析工具,应用全球最先进制造技术,最终增强企业的核心竞争力,保证了企业持续发展。

关于COMSOL

COMSOL公司在 1986 年成立于瑞典的斯德哥尔摩,目前已在比利时、丹麦、芬兰、法国、德国、挪威、瑞士、英国和美国麻州、加州等成立分公司。

更详细的信息请参考https://www.360docs.net/doc/7f9532420.html,

关于中仿科技

中仿科技(CnTech)是中国内地、香港、澳门领先的仿真分析软件和项目咨询解决方案的供应商。CnTech 是中仿集团旗下的旗舰公司,总部设在香港,目前在全国设有四个分公司,分别是上海、北京、武汉和深圳。除了强大的销售和技术支持网络之外,我们还设有专业的售后服务团队和培训中心,为了更好的服务广大客户,公司将陆续在全国各大主要城市设置业务分支机构。CnTech业务包括项目咨询和专业软件的集成和实施等,凭借多年来广大客户的支持和信任以及CnTech员工们的奉献精神和责任心,已为国内外数百家企业、高校及科研院所提供专业软件系统及项目咨询等服务,服务领域涉及教学科研、机械工业、土木工程、生物医学、航空航天、材料科学、化学化工、冶金科学、汽车工业、电子电器、气象环保、采矿和石油工程等行业。

CnTech将始终怀着"谦虚、诚实、敬业"的态度,秉承"关注客户需求、提升客户价值"的核心理念,始终遵循"客户满意为止"的服务准则,真诚地为客户排忧解难、出谋划策、坚持不懈,及时为国内外客户提供全球最前沿最顶端的科技服务,力争成为仿真技术行业的典范!

更详细的信息请参考https://www.360docs.net/doc/7f9532420.html,

晶圆封装测试工序和半导体制造工艺流程

A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵,主要是微尘粒子、刮痕、残留物等问题。此外,对已印有电路图案的图案晶圆成品而言,则需要进行深次微米范围之瑕疵检测。一般来说,图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能软件进行底层图案消除,以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种,而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例,其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。举例来说:以0.2微米制程技术生产,每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割,首先必须进行晶圆黏片,而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上,而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内,以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC),此制程的目的是为了制造出所生产的电路的保护层,避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin),称之为打线,作为与外界电路板连接之用。

功能强大的多物理场耦合分析软件

功能强大的多物理场耦合分析软件 COMSOL Multiphysics(原FEMLAB) COMSOL Multiphysics是一个专业有限元数值分析软件包,是对基于偏微分方程的多物理场模型进行建模和仿真计算的交互式开发环境系统。它为所有科学和工程领域内物理过程的建模和仿真提供了一种崭新的技术! CAE软件。 COMSOL Multiphysics是专为描述和模拟各种物理现象而开发的基于有限元分析的软件包,它使得建立各种物理现象的数学模型并进行数值模拟计算变得更为容易和可能。在使用COMSOL Multiphysics软件的过程中,您可以自己建立普通的偏微分方程形式,也可以使用COMSOL Multiphysics提供的特定的物理应用模型。这些特定的物理应用模型包括预先设定好的模块和在一些特殊应用领域内已经通过微分方程和变量建立起来的用户界面。此外,COMSOL Multiphysics软件通过把任意数目的这种物理应用模块整合成对一个单一问题的描述,使得建立耦合问题变得更为容易。 模型库是整个COMSOL Multiphysics软件包的最特色部分,它囊括了各种工程领域内的所有模型。每一个模型都包含了非常完善的相关文档如工程技术背景、结果讨论和一步一步建立模型的每个过程描述。由于这些模型文件都已经包括了网格划分和运行计算的信息,所以您可以自己打开这些文件并试着进行相应的各种后处理操作和显示。另外,您可以应用、扩充或者修改这些工程模型使它们符合您的个人需求。因此,进入这些模型库就给您提供了建立自己模型的基础和起点。而事实上,这些模型库也会给您建立自己的模型提供宝贵的参考。 能够独立于MATLAB运算的COMSOL Multiphysics软件系统为进一步改进软件提供了一个很好的基础和平台。COMSOL Multiphysics提供了与市场上主流的CAD软件进行接口的直接界面。在已有的三角形、四面体网格划分模型基础上,又新增加了四边形、六面体和棱柱体网格模型。为了更好地进行自动求解运算,COMSOL Multiphysics 还提供了强大的运算求解能力。 COMSOL Multiphysics软件系统具备了在Linux、Solaris和HP-UX等系统下的64位处理能力,尤其是可以在AMD64/Linux平台上进行64位计算。在一个系统上加入64位处理能力意味着COMSOL Multiphysics所能处理问题的规模比原来提高了至少10到100倍。 通过COMSOL Multiphysics的多物理场功能,您可以选择不同的模块,同时模拟任意物理场组合进行耦合分析;通过使用相应模块直接定义物理参数创建模型; 使用基于偏微分方程的模型可以自由定义用户自己的方程;

晶圆制程的多尺度和多物理场仿真解读

晶圆制程的多尺度和多物理场仿真 中仿科技公司(简称CnTech)是多物理场耦合分析软件COMSOL Multiphysics中国地区的独家代理商。本文基于东京电子股份有限公司(TEL)研发中心模拟晶圆制造工艺的成功故事,向大家介绍COMSOL Multiphysics强大的多物理场耦合计算功能。 半导体晶圆的制造牵涉到大量的工艺,涵盖从米到纳米量级的多尺度和多物理场,经过对能够综合各种模拟环境的工具的寻找,最终定位于COMSOL Multiphysics。 - by Jozef Brcka of the TEL Technology Center (Albany, NY) 简介 对半导体制造过程的最优化设计,是一项艰巨的任务,因为需考虑很多因数对整体的影响。首先,在复杂的等离子环境下处理并加工材料和薄膜;其次,在制造工艺过程中,必须处理好流场和反应气体混合物,这对于静态或高频电磁场,以及中间态介质的耦合而言,都必须得到全面的考虑。以晶圆加工为例,放置晶圆的反应器的特征尺度通常是大于一米,同时还必须考虑到发生于纳米级的分子运动。更进一步地,工艺工程师和设计者感兴趣的时间尺度可从千分之一秒至数个小时。 在过去,由于对基础物理与化学现象未得到彻底的了解,晶圆的制造和工艺设备的设计大部分需依赖经验公式。纵使在各种研究机构中开发出专门的方程来执行模拟,但通常需要使用者精通这些工具,才能顺利地操作,况且这些方程通常也是通过简化几何或经验公式推导出来的。在建模不当的情况,要处理复杂的化学环境、热或电磁场问题,并预测出对工艺过程实际出现的情况,只能不断从错误中尝试,这样不仅耗费了大量的金钱,即使得到原理性的结果也需要相当长的时间。如果能够在数值模拟软件中建立正确的模型,则仅仅需要几天时间即可测试几十个案例,以最快的速度让新工艺上线。 COMSOL Multiphysics是由瑞典的COMSOL公司开发的“全球第一款真正的多物理场耦合分析软件”,作为一个大型有限元计算仿真平台,它可以实现多尺度、多物理场的直接全耦合数值模拟。适用于模拟科学和工程领域的各种物理过程,对任意多物理场得到高度精确的数值仿真。在全球得到了日益广泛的应用,多次被NASA技术杂志评为“本年度最佳上榜产品”。在很多公司的技术革新中表现出强劲的实力。 本文以东京电子股份有限公司(TEL),在美国纽约州Albany的TEL研发中心利用COMSOL Multiphysics成功地仿真晶圆加工工艺来说明这款软件的建模理念和思路。

半导体晶圆针测与测试制程

晶圆针测制程 晶圆针测(Chip Probing;CP)之目的在于针对芯片作电性功能上的测试(Test),使IC 在进入构装前先行过滤出电性功能不良的芯片,以避免对不良品增加制造成本。 半导体制程中,针测制程只要换上不同的测试配件,便可与测试制程共享相同的测试机台(Tester)。 所以一般测试厂为提高测试机台的使用率,除了提供最终测试的服务亦接受芯片测试的订单。以下将此针测制程作一描述。 上图为晶圆针测之流程图,其流程包括下面几道作业: (1)晶圆针测并作产品分类(Sorting) 晶圆针测的主要目的是测试晶圆中每一颗晶粒的电气特性,线路的连接,检查其是否为不良品,若 为不良品,则点上一点红墨水,作为识别之用。除此之外,另一个目的是测试产品的良率,依良率 的高低来判断晶圆制造的过程是否有误。良品率高时表示晶圆制造过程一切正常,若良品率过低,表示在晶圆制造的过程中,有某些步骤出现问题,必须尽快通知工程师检查。 (2)雷射修补(Laser Repairing) 雷射修补的目的是修补那些尚可被修复的不良品(有设计备份电路在其中者),提高产品的良品率。 当晶圆针测完成后,拥有备份电路的产品会与其在晶圆针测时所产生的测试结果数据一同送往雷射 修补机中,这些数据包括不良品的位置,线路的配置等。雷射修补机的控制计算机可依这些数据,尝试将晶圆中的不良品修复。 (3)加温烘烤(Baking) 加温烘烤是针测流程中的最后一项作业,加温烘烤的目的有二: (一)将点在晶粒上的红墨水烤干。 (二)清理晶圆表面。经过加温烘烤的产品,只要有需求便可以出货。

半导体测试制程 测试制程乃是于IC构装后测试构装完成的产品之电性功能以保证出厂IC功能上的完整性,并对已测试的产品依其电性功能作分类(即分Bin),作为IC不同等级产品的评价依据;最后并对产品作外观检验(Inspect)作业。 电性功能测试乃针对产品之各种电性参数进行测试以确定产品能正常运作,用于测试之机台将根据产品不同之测试项目而加载不同之测试程序;而外观检验之项目繁多,且视不同之构装型态而有所不同,包含了引脚之各项性质、印字(mark)之清晰度及胶体(mold)是否损伤等项目。而随表面黏着技术的发展,为确保构装成品与基版间的准确定位及完整密合,构装成品接脚之诸项性质之检验由是重要。以下将对测试流程做一介绍 上图为半导体产品测试之流程图,其流程包括下面几道作业: 1.上线备料 上线备料的用意是将预备要上线测试的待测品,从上游厂商送来的包箱内拆封,并一颗颗的放在一 个标准容器(几十颗放一盘,每一盘可以放的数量及其容器规格,依待测品的外形而有不同)内,以利在上测试机台(Tester)时,待测品在分类机(Handler)内可以将待测品定位,而使其内的 自动化机械机构可以自动的上下料。 2.测试机台测试(FT1、FT2、FT3) 待测品在入库后,经过入库检验及上线备料后,再来就是上测 试机台去测试;如前述,测试机台依测试产品的电性功能种类 可以分为逻辑IC测试机、内存IC测试机及混合式IC(即同时包 含逻辑线路及模拟线路)测试机三种,测试机的主要功能在于 发出待测品所需的电性讯号并接受待测品因此讯号后所响应 的电性讯号并作出产品电性测试结果的判断,当然这些在测试 机台内的控制细节,均是由针对此一待测品所写之测试程序 (Test Program)来控制。

晶圆生产工艺与流程介绍

晶圆的生产工艺流程介绍 从大的方面来讲,晶圆生产包括晶棒制造和晶片制造两大步骤,它又可细分为以下几道主要工序(其中晶棒制造只包括下面的第一道工序,其余的全部属晶片制造,所以有时又统称它们为晶柱切片后处理工序) :晶棒成长--> 晶棒裁切与检测--> 外径研磨--> 切片--> 圆边--> 表层研磨--> 蚀刻--> 去疵--> 抛光--> 清洗--> 检验--> 包装 1.晶棒成长工序:它又可细分为: 1).融化( Melt Down ) 将块状的高纯度复晶硅置于石英坩锅内,加热到其熔点1420°C 以上,使其完全融化。 2).颈部成长( Neck Growth ) 待硅融浆的温度稳定之后,将〈1.0.0 〉方向的晶种慢慢插入其中,接着将晶种慢慢往上提升,使其直径缩小到一定尺寸(一般约6mm 左右),维持此直径并拉长100-200mm ,以消除晶种内的晶粒排列取向差异。3).晶冠成长( Crown Growth ) 颈部成长完成后,慢慢降低提升速度和温度,使颈部直径逐渐加大到所需尺寸(如5、6、8、12 吋等)。4).晶体成长( Body Growth ) 不断调整提升速度和融炼温度,维持固定的晶棒直径,只到晶棒长度达到预定值。 5).尾部成长( Tail Growth ) 当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度,使晶棒直径逐渐变小,以避免因热应力造成排差和滑移等现象产生,最终使晶棒与液面完全分离。到此即得到一根完整的

晶棒。 2.晶棒裁切与检测( Cutting & Inspection ) 将长成的晶棒去掉直径偏小的头、尾部分,并对尺寸进行检测,以决定下步加工的工艺参数。 3.外径研磨( Surface Grinding & Shaping ) 由于在晶棒成长过程中,其外径尺寸和圆度均有一定偏差,其外园柱面也凹凸不平,所以必须对外径进行修整、研磨,使其尺寸、形状误差均小于允许偏差。 4.切片( Wire Saw Slicing ) 由于硅的硬度非常大,所以在本工序里,采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5.圆边( Edge Profiling ) 由于刚切下来的晶片外边缘很锋利,硅单晶又是脆性材料,为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒,必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 6.研磨( Lapping ) 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损,使晶片表面达到所要求的光洁度。 7.蚀刻( Etching ) 以化学蚀刻的方法,去掉经上几道工序加工后在晶片表面因加工应力而产生的一层损伤层。 8.去疵( Gettering ) 用喷砂法将晶片上的瑕疵与缺陷感到下半层,以利于后序加工。

多物理场耦合技术的研究进展与发展趋势10页

多物理场耦合技术的研究进展与发展趋势 一、数值计算概述 现代科学技术问题通常有三种研究方法:理论推导、科学实验和科学计算。科学技术可以帮助科学家揭示用物质实验手段尚不能表现的科学奥秘和 科学规律,同时,它也是工程科学家的研究成果——理论、方法和科学数据的归总,成为推动工程和社会进步的最新生产力。数值计算方法则是科学计算核心。 数值计算技术诞生于上个世纪五十年代初,Bruce, G. H.和Peaceman, D. W.模拟了一维气相不稳定径向和线形流。受当时计算机能力及解法限制,数值计算技术只是初步应用于求解一维问题。随着计算机技术和计算方法的发展,复杂的工程问题也可以采用离散化的数值计算方法并借助计算机得到满足工程要求的数值解。 数值计算可理解为用计算机来做实验,比如某一特定LED(发光二极管)工作过程中内部电流密度、温度及热应力问题,通过计算并显示其计算结果。我们可以看到LED 内部电流密度是否存在拥挤现象,内部温度分布的各个细节,以及由于温度的变化引起的应力集中是否存在,它的位置、大小及其随时间的变化等。 我们可以将数值计算分为以下几个步骤:

首先要建立反映问题本质的数学模型。具体说就是要建立反映问题中各物理量之间的偏微分方程及其相应的定解条件,这是数值计算的出发点。比如牛顿型流体流动的数学模型就是著名的纳维—斯托克斯方程及其相应的定解条件。 数学模型建立之后,接下来就是求解这个模型。需要寻求高效、高准确度的计算方法。求解科学问题就是求解偏微分方程。 在确定了计算方法后,就可以开始编制程序并进行计算。实践表明这一部分工作是整个工作的主体,会占据整个工程的绝大部分时间。随着软件技术的发展,出现了应用于各领域的商业软件,运用这些软件使得这部分工作得到大大简化,缩短了模拟过程的周期。这样,科研人员能够将自己的时间和精力更多的投入到自己研究的问题上,而不是编写计算代码。 通过上述描述,用数值计算方法解决科学计算问题的一般过程可以用如下流程来形象地描述: 实际问题→数学模型→计算方法→计算程序→计算机计算→结果分析 在计算工作完成后,需要处理大量的计算结果数据。计算结果的图形后处理也是一项十分重要的工作。现在很多模拟工具已经能将图形编辑成连贯动画进行播放。 数值计算具有很多优点,但是它也有自己的局限性:

集成电路测试原理及方法

H a r b i n I n s t i t u t e o f T e c h n o l o g y 集成电路测试原理及方法简介 院系:电气工程及自动化学院 姓名: XXXXXX 学号: XXXXXXXXX 指导教师: XXXXXX 设计时间: XXXXXXXXXX

摘要 随着经济发展和技术的进步,集成电路产业取得了突飞猛进的发展。集成电路测试是集成电路产业链中的一个重要环节,是保证集成电路性能、质量的关键环节之一。集成电路基础设计是集成电路产业的一门支撑技术,而集成电路是实现集成电路测试必不可少的工具。 本文首先介绍了集成电路自动测试系统的国内外研究现状,接着介绍了数字集成电路的测试技术,包括逻辑功能测试技术和直流参数测试技术。逻辑功能测试技术介绍了测试向量的格式化作为输入激励和对输出结果的采样,最后讨论了集成电路测试面临的技术难题。 关键词:集成电路;研究现状;测试原理;测试方法

目录 一、引言 (4) 二、集成电路测试重要性 (4) 三、集成电路测试分类 (5) 四、集成电路测试原理和方法 (6) 4.1.数字器件的逻辑功能测试 (6) 4.1.1测试周期及输入数据 (8) 4.1.2输出数据 (10) 4.2 集成电路生产测试的流程 (12) 五、集成电路自动测试面临的挑战 (13) 参考文献 (14)

一、引言 随着经济的发展,人们生活质量的提高,生活中遍布着各类电子消费产品。电脑﹑手机和mp3播放器等电子产品和人们的生活息息相关,这些都为集成电路产业的发展带来了巨大的市场空间。2007年世界半导体营业额高达2.740亿美元,2008世界半导体产业营业额增至2.850亿美元,专家预测今后的几年随着消费的增长,对集成电路的需求必然强劲。因此,世界集成电路产业正在处于高速发展的阶段。 集成电路产业是衡量一个国家综合实力的重要重要指标。而这个庞大的产业主要由集成电路的设计、芯片、封装和测试构成。在这个集成电路生产的整个过程中,集成电路测试是惟一一个贯穿集成电路生产和应用全过程的产业。如:集成电路设计原型的验证测试、晶圆片测试、封装成品测试,只有通过了全部测试合格的集成电路才可能作为合格产品出厂,测试是保证产品质量的重要环节。 集成电路测试是伴随着集成电路的发展而发展的,它为集成电路的进步做出了巨大贡献。我国的集成电路自动测试系统起步较晚,虽有一定的发展,但与国外的同类产品相比技术水平上还有很大的差距,特别是在一些关键技术上难以实现突破。国内使用的高端大型自动测试系统,几乎是被国外产品垄断。市场上各种型号国产集成电路测试,中小规模占到80%。大规模集成电路测试系统由于稳定性、实用性、价格等因素导致没有实用化。大规模/超大规模集成电路测试系统主要依靠进口满足国内的科研、生产与应用测试,我国急需自主创新的大规模集成电路测试技术,因此,本文对集成电路测试技术进行了总结和分析。 二、集成电路测试重要性 随着集成电路应用领域扩大,大量用于各种整机系统中。在系统中集成电路往往作为关键器件使用,其质量和性能的好坏直接影响到了系统稳定性和可靠性。 如何检测故障剔除次品是芯片生产厂商不得不面对的一个问题,良好的测试流程,可以使不良品在投放市场之前就已经被淘汰,这对于提高产品质量,建立生产销售的良性循环,树立企业的良好形象都是至关重要的。次品的损失成本可以在合格产品的售价里得到相应的补偿,所以应寻求的是质量和经济的相互制衡,以最小的成本满足用户的需要。 作为一种电子产品,所有的芯片不可避免的出现各类故障,可能包括:1.固定型故障;2.跳变故障;3.时延故障;4.开路短路故障;5桥接故障,等等。测试的作用是检验芯片是否存在问题,测试工程师进行失效分析,提出修改建议,从工程角度来讲,测试包括了验证测试和生产测试两个主要的阶段。

晶圆封装测试工序和半导体制造工艺流程0001

盛年不重来,一日难再晨。及时宜自勉,岁月不待人 盛年不重来,一日难再晨。及时宜自勉,岁月不待人 A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electro n Microscopy) 用来检测出晶圆上是否有瑕疵,主要是微尘粒子、刮痕、残留物等问题。此外,对已印有电路图案的图案晶圆成品而言,则需要进行深次微米范围之瑕疵检测。一般来说,图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能软件进行底层图案消除,以辨识并发现瑕疵。 3. CD-SEM(Critical Dime nsioi n Measureme nt) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic )及塑胶(plastic )两种,而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例,其步骤依序为晶片切割( die saw)、黏晶(die mount / die bond)、焊线(wire bon d)、圭寸胶(mold )、剪切/ 成形(trim / form )、印字(mark )、电镀(plating )及检验(inspection )等。 (1) 晶片切割(die saw ) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die )切割分离。举例来说:以 0.2微米制程技术生产,每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割,首先必须进行晶圆黏片,而后再送至晶片切割机上进行切割。切割完后之 晶粒井然有序排列于胶带上,而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mou nt / die bo nd ) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线 架则经由传输设备送至弹匣( magazi ne )内,以送至下一制程进行焊线。 ⑶焊线(wire bond ) IC构装制程(Packaging )则是利用塑胶或陶瓷包装晶粒与配线以成集成电路( Integrated Circuit ;简称IC),此制程的目的是为了制造出所生产的电路的保护层,避免电路受到机械

有限元的未来是多物理场耦合分析

有限元的未来是多物理场耦合分析 早期的有限元主要关注于某个专业领域,比如应力或疲劳,这与当时计算机的计算能力相对应。但是,一般来说,物理现象都不是单独存在的。例如,只要运动就会产生热,而热反过来又影响一些材料属性,如电导率、化学反应速率、流体的粘性等等。这种物理系统的耦合就是我们所说的多物理场,分析起来比我们单独去分析一个物理场要复杂得多。常见的耦合问题有流-固耦合、电-热耦合、热-结构耦合、热-电-结构耦合、声-结构耦合、流体-反应耦合、流体-热耦合等。使用基于单元库的模拟软件,对上述各种耦合问题进行模拟,必须推导出相对应的耦合方程,其难度将是巨大的。 物理系统中每增加一个耦合的物理场,意味着数值计算的时候增加一个或多个未知的物理变量,同样的离散条件下,计算的自由度数将会扩大。在上个世纪90年代以前,由于计算机资源的缺乏,多物理场模拟仅仅停留在理论阶段,有限元建模也局限于对单个物理场的模拟,最常见的也就是对力学、传热、流体以及电磁场的模拟。看起来有限元仿真的命运好像也就是对单个物理场的模拟。 现在这种情况已经开始改变。经过数十年的努力,计算科学的发展为我们提供了更灵巧、更简洁而又更快速的算法,强劲的硬件配置,使得对多物理场的有限元模拟成为可能。新兴的有限元方法为多物理场分析提供了一个新的机遇,满足了工程师对真实物理系统的求解需要。 以流-固耦合来说,它是流体力学与固体力学两者之间相互作用产生的,其研究对象是固体在流场作用下的各种行为以及固体变形或运动对流场的影响。流-固耦合的重

要特征是两相介质之间的相互作用:固体在流体动载荷的作用下产生变形或运动,而固体的变形或运动反过来又会影响到流场,从而改变流场的分布。 压电扩音器(Piezoacoustic transducer)可以将电流转换为声学压力场,或者反过来将声场转换为电场,这里涉及三个不同的物理场:结构场、电场和流体中的声场。这种装置一般用在空气或者液体中的声源装置上,比如相控阵麦克风、超声生物成像仪、声纳传感器和声学生物治疗仪等,也可用于一些机械装置比如喷墨机和压电马达等。 科学家已经证明采用偏微分方程组(PDEs)的方法可以求解多物理场现象。这些偏微分方程可以描述热量传递、电磁场和结构力学等各种物理过程。可以这样认定,多物理场的本质是偏微分方程组。随着计算机和计算技术的迅速发展,使得工程师可以轻松地用偏微分方程组描述现实中的多物理场问题。如果有一种算法或者软件能直接对这些偏微分方程组进行求解,对科学研究与工程计算进程的推进将是巨大的。 而多物理场问题的求解,其难度也是巨大的。在实际求解多物理场耦合问题时,需要考虑不同的耦合关系。根据耦合的相互作用关系,可以把耦合关系分为双向耦合和单向耦合。物理场A通过边界条件或源项对物理场B产生作用,而物理场B对A不产生作用,或其影响可被忽略,称这种耦合是单向耦合。比如在热应力问题中,温度场会产生明显的热应力,但是由于变形而导致的温度场的性质变化并不显著,这种问题可以简化为单向耦合问题。 如果物理场B也对A产生影响,则称这种耦合为双向耦合。比如电阻应变片上当电流改变时会产生热量,热量导致电阻率的改变,从而影响了电流的改变。

【半导体芯片设计】晶圆及芯片测试

一、需求目的:1、热达标;2、故障少 二、细化需求,怎么评估样品:1、设计方面;2、测试方面 三、具体到芯片设计有哪些需要关注: 1、顶层设计 2、仿真 3、热设计及功耗 4、资源利用、速率与工艺 5、覆盖率要求 6、 四、具体到测试有哪些需要关注: 1、可测试性设计 2、常规测试:晶圆级、芯片级 3、可靠性测试 4、故障与测试关系 5、 1

测试有效性保证; 设计保证?测试保证?筛选?可靠性? 设计指标?来源工艺水平,模块水平,覆盖率 晶圆测试:接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、模拟信号参数测试。 晶圆的工艺参数监测dice, 2

3 0% 10%20%30%40%50% 1.5 1 0.70.50.350.250.180.130.090.070.05 Technology ( ) L e a k a g e P o w e r (% o f T o t a l ) Must stop at 50% 芯片测试:ATE 测试项目来源,边界扫描

故障种类: 缺陷种类: 针对性测试: 4

性能功能测试的依据,可测试性设计:扫描路径法scan path、内建自测法BIST-built in self-test 芯片资源、速率、功耗与特征尺寸的关系; 5

旗开得胜仿真与误差, ?预研阶段 ?顶层设计阶段 ?模块设计阶段 ?模块实现阶段 ?子系统仿真阶段 ?系统仿真,综合和版面设计前门级仿真阶段 ?后端版面设计 ?测试矢量准备 ?后端仿真 ?生产 ?硅片测试 顶层设计: ?书写功能需求说明 ?顶层结构必备项 ?分析必选项-需要考虑技术灵活性、资源需求及开发周期 6

晶圆(Wafer) 制程工艺学习

晶圆(Wafer)制程工藝學習 晶圆(Wafer)的生产由砂即(二氧化硅)开始,经由电弧炉的提炼还原成冶炼级的硅,再经由盐酸氯化,产生三氯化硅,经蒸馏纯化后,透过慢速分解过程,制成棒状或粒状的「多晶硅」。一般晶圆制造厂,将多晶硅融解后,再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长,重76.6公斤的8吋硅晶棒,约需2天半时间长成。经研磨、拋光、切片后,即成半导体之原料晶圆片。光学显影 光学显影是在光阻上经过曝光和显影的程序,把光罩上的图形转换到光阻下面的薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光和显影等程序。小尺寸之显像分辨率,更在 IC 制程的进步上,扮演着最关键的角色。由于光学上的需要,此段制程之照明采用偏黄色的可见光。因此俗称此区为黄光区。 干式蚀刻技术 在半导体的制程中,蚀刻被用来将某种材质自晶圆表面上移除。干式蚀刻(又称为电浆蚀刻)是目前最常用的蚀刻方式,其以气体作为主要的蚀刻媒介,并藉由电浆能量来驱动反应。 电浆对蚀刻制程有物理性与化学性两方面的影响。首先,电浆会将蚀刻气体分子分解,产生能够快速蚀去材料的高活性分子。此外,电浆也会把这些化学成份离子化,使其带有电荷。 晶圆系置于带负电的阴极之上,因此当带正电荷的离子被阴极吸引并加速向阴极方向前进时,会以垂直角度撞击到晶圆表面。芯片制造商即是运用此特性来获得绝佳的垂直蚀刻,而后者也是干式蚀刻的重要角色。 基本上,随着所欲去除的材质与所使用的蚀刻化学物质之不同,蚀刻由下列两种模式单独或混会进行: 1. 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后,将与某特定成份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面,并透过抽气动作将其排出。 2. 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键,进而将晶圆表面材质分子一个个的打击或溅击(sputtering)出来。 化学气相沉积技术 化学气相沉积是制造微电子组件时,被用来沉积出某种薄膜(film)的技术,所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics)、导体、或半导体。在进行化学气相沉积制程时,包含有被沉积材料之原子的气体,会被导入受到严密控制的制程反应室内。当这些原子在受热的昌圆表面上起化学反应时,会在晶圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源(例如热能或无线电频率功率)。

晶圆测试

每颗IC在后工序之前都必须进行CP(Chip Prober),以验证产品的功能是否正常,并挑出不良的产品和区分性能等级。 CP主要设备包括测试机(Tester)和探针台(Prober)。 测试机 主要包括测试主机、测试板(DUT板)、测试软体、数据线、PC主机等。 操作:1. 确认DUT板、数据线连接正确; 2. 打开电源,启动PC,进入测试软体; 3. 打开测试程序; 4. 打开测试主机电源,此时PC上会显示系统初始化。 探针卡 主要部件:真空泵、探针卡、显微镜、打点器、操作软件、8''至4''真空旋钮、托盘(Tray)、旋转手轮等。测试前操作:1. 确认真空泵和主机电源打开,打开软体初始化系统; 2. 进入扫描模式,移动Tray到一个角落安装prober card。将prober card安装在探针台上,一端 对齐固定架并固定好,整理好数据线,引出接在DUT板上,并注意对应好标号; 3. 调整预置高度使之降低为0(防止上片时把prober和wafer刮坏); 4. 清洁工作盘,确认测试wafer size并调节真空旋钮,带好手套讲被测wafer放入tray正中央(先 确认wafer缺口方向使IC pin与探针相对应),用真空使wafer吸附在tray上; 5. 进片,调整预置高度(针压),边上升高度(探针卡固定,tray上升)边观察wafer离prober card的距离,调整到适当的距离时停止上升(wafer和prober距离不能太近以防wafer刮到

prober),调节显微镜调到最清晰的视窗,然后把wafer的水平位置扫直; 6. 填写测试数据,包括wafer size、X、Y步距、测试方法和测试map数据等等(注意X、Y的移动距 离、多测的排列顺序应该与prober card的site的排列顺序一致); 7. 对针痕,微动模式移动wafer,使针尖对准die pad,慢慢调整预置高度(针压),直到可以在 die pad上扎出针痕(注意针痕不能太重,高度只能一点一点增加,直至出现针痕马上停止), 微动调整针痕的位置,使之一定扎在die pad的中心位置。如果是就得针卡可能会出现个别pad 扎不出针痕或不明显,此时一定要查明原因,不能盲目加针压,看是否针尖偏了或短了; 8. 在wafer周围扎一次针,观察针痕是否偏离,以确认水平是否扫直; 9. 找到测试第一点位置,单步移动wafer使第一点位置与prober card第一site位置相对应; 10. 测试开始。测试过程要注意观察是否连续不良或间隔不良,不良时要及时停止观察针痕位置。 测试完成后对坏点重测,载入的数据一定是最后测完的数据。 打点操作: 1. 打点时先更改打点参数,打开打点器并更改步进数值。 2. 打点器调整可以在wafer 上没有die的位置试打,使墨点的大小适中,然后单步移动到边圈有 die的位置试打,墨点一定要打在die的中间位置,大小适中。调整玩抽,用无尘布加酒精把 wafer擦拭干净; 3. 移动到第一点位置,载入数据开始打点。开始打点时立即停止并检查载入的数据和墨点是否正 确,正确则继续打点,否则调整。打点时一定要用显微镜观察是否漏打或墨点是否变化。 4. 打点完成后在120℃烤箱内烤40min。

晶圆生产工艺流程介绍

晶圆生产工艺流程介绍 1、表面清洗 2、初次氧化 3、CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 (1)常压CVD(Normal Pressure CVD) (2)低压CVD(Low Pressure CVD) (3)热CVD(Hot CVD)/(thermal CVD) (4)电浆增强CVD(Plasma Enhanced CVD) (5)MOCVD(Metal Organic CVD)&分子磊晶成长(Molecular Beam Epitaxy) (6)外延生长法(LPE) 4、涂敷光刻胶 (1)光刻胶的涂敷 (2)预烘(pre bake) (3)曝光 (4)显影 (5)后烘(post bake) (6)腐蚀(etching) (7)光刻胶的去除 5、此处用干法氧化法将氮化硅去除 6、离子布植将硼离子(B+3)透过SiO2膜注入衬底,形成P型阱 7、去除光刻胶,放高温炉中进行退火处理 8、用热磷酸去除氮化硅层,掺杂磷(P+5)离子,形成N型阱 9、退火处理,然后用HF去除SiO2层 10、干法氧化法生成一层SiO2层,然后LPCVD沉积一层氮化硅 11、利用光刻技术和离子刻蚀技术,保留下栅隔离层上面的氮化硅层 12、湿法氧化,生长未有氮化硅保护的SiO2层,形成PN之间的隔离区 13、热磷酸去除氮化硅,然后用HF溶液去除栅隔离层位置的SiO2,并重新生成品质更好的SiO2薄膜,作为栅极氧化层。 14、LPCVD沉积多晶硅层,然后涂敷光阻进行光刻,以及等离子蚀刻技术,栅极结构,并氧化生成SiO2保护层。 15、表面涂敷光阻,去除P阱区的光阻,注入砷(As)离子,形成NMOS的源漏极。用同样的方法,在N阱区,注入B离子形成PMOS的源漏极。 16、利用PECVD沉积一层无掺杂氧化层,保护元件,并进行退火处理。 17、沉积掺杂硼磷的氧化层 18、?镀第一层金属 (1)薄膜的沉积方法根据其用途的不同而不同,厚度通常小于1um。 (2)真空蒸发法(Evaporation Deposition) (3)溅镀(Sputtering Deposition) 19、光刻技术定出VIA孔洞,沉积第二层金属,并刻蚀出连线结构。然后,用PECVD法氧化层和氮化硅保护层。20、光刻和离子刻蚀,定出PAD位置 21、最后进行退火处理,以保证整个Chip的完整和连线的连接性

集成电路基础工艺和版图设计测试试卷

集成电路基础工艺和版图设计测试试卷 (考试时间:60分钟,总分100分) 第一部分、填空题(共30分。每空2分) 1、NMOS是利用电子来传输电信号的金属半导体;PMOS是利用空穴来传输电信号的金属半导体。 2、集成电路即“IC”,俗称芯片,按功能不同可分为数字集成电路和模拟集成电路,按导电类型不同可分为 双极型集成电路和单极型集成电路,前者频率特性好,但功耗较大,而且制作工艺复杂,不利于大规模集成;后者工作速度低,但是输入阻抗高、功耗小、制作工艺简单、易于大规模集成。 3、金属(metal)—氧化物(oxid)—半导体(semiconductor)场效应晶体管即MOS管,是一个四端有源器件,其四端分别是栅 极、源极、漏极、背栅。 4、集成电路设计分为全定制设计方法和半定制设计方法,其中全定制设计方法又分为基于门阵列和标准单元 的设计方法,芯片利用率最低的是基于门阵列的设计方法。 第二部分、不定项选择题(共45分。每题3分,多选,错选不得分,少选得1分) 1、在CMOS集成电路中,以下属于常用电容类型的有(ABCD) A、MOS电容 B、双层多晶硅电容 C、金属多晶硅电容 D、金属—金属电容 2、在CMOS集成电路中,以下属于常用电阻类型的有(ABCD) A、源漏扩散电阻 B、阱扩散电阻 C、沟道电阻 D、多晶硅电阻 3、以下属于无源器件的是(CD ) A、MOS晶体管 B、BJT晶体管 C、POL Y电阻 D、MIM电容 4、与芯片成本相关的是(ABC) A、晶圆上功能完好的芯片数 B、晶圆成本 C、芯片的成品率 D、以上都不是 5、通孔的作用是(AB ) A、连接相邻的不同金属层 B、使跳线成为可能 C、连接第一层金属和有源区 D、连接第一层金属和衬底 6、IC版图的可靠性设计主要体现在(ABC)等方面,避免器件出现毁灭性失效而影响良率。 A、天线效应 B、闩锁(Latch up) C、ESD(静电泄放)保护 D、工艺角(process corner)分析 7、减小晶体管尺寸可以有效提高数字集成电路的性能,其原因是(AB) A、寄生电容减小,增加开关速度 B、门延时和功耗乘积减小 C、高阶物理效应减少 D、门翻转电流减小 8、一般在版图设计中可能要对电源线等非常宽的金属线进行宽金属开槽,主要是抑制热效应对芯片的损害。下面哪些做法符合宽金属开槽的基本规则?(ABCD) A、开槽的拐角处呈45度角,减轻大电流密度导致的压力 B、把很宽的金属线分成几个宽度小于规则最小宽度的金属线 C、开槽的放置应该总是与电流的方向一致 D、在拐角、T型结构和电源PAD区域开槽之前要分析电流流向 9、以下版图的图层中与工艺制造中出现的外延层可能直接相接触的是(AB)。 A、AA(active area) B、NW(N-Well) C、POLY D、METAL1

非接触晶圆测试原理及应用

非接触晶圆测试原理及应用 张林海张俊赖海波 无锡华润华晶微电子有限公司五分厂 摘要:本文介绍非接触晶圆测试系统的原理和在半导体生产中的主要应用,包括以表面光电压测试(SPV)为基础的介质层可动电荷测试、C-V测试和I-V测试,体硅表面掺杂以及扩散长度、载流子寿命等应用。 关键词:非接触、电荷、SPV Abstract:This paper introducing non-contact electrical measurement system produce a medium application in the semi-conductor, mainly include the test principle, Surface photo voltage,Mobile charge, C-V and I-V, at the same time still some applications aiming at other equipmentses and materials in the semi-conductor. Key word: non-contact charge SPV 一、引言 随着非接触测量技术的快速发展,在晶圆制造厂已经能够有效的控制金属、缺陷衍生以及材料等,尤其是在扩散工艺过程中。多点或整片扫描测试结果的图片已经整合了表面电压、不同接触以及对整片表面连续洒电荷等的应用,完全能够替代昂贵的、缓慢的电学测试设备,已经逐步得到广泛的应用。 二、非接触晶圆测试原理 图1 CPD测量示意图

Non-Contact C-V measurement 非接触式C-V 测量原理与MOS C-V 测试相同,但非接触式不需要表面有金属。它通过在表面喷洒电荷来给表面施加偏置电压。表面偏置电压通过原片表面的高速非接触开尔文探头监控。该系统名称叫做SDI FAaST 230,可以测量氧化层总电荷、平带电压、界面陷阱电荷、介质层可动电荷[1]。 图2 MOS 电容及电荷分布示意图 接触电势差(Contact potential difference )CPD 的测量可以由图1所示,在两端加交流电J 可测量,t C ??由vibrating fork 控制,所以根据公式(1)可以得出V CPD 。 J=t Q ??=V CPD t C ?? (1) V CPD =ms φ(功函数) +V SB (空间电荷区电势差)+V D (介质层电势差)(2) Φms 是常数,那么当CPD 发生变化时有公式(3): ΔV CPD =ΔV OX +ΔV SB (3) 当用光照射圆片表面时ΔV OX =0,所以根据图2所示,可以得到: ΔV SB =ΔV ill (光照)-ΔV dark (无光照) (4) 当光照很强的时候,有V SB ≈0,即处于平带,代入公式(3)(4)有: ΔV OX =ΔV ill (5) 得出ΔV OX +ΔV SB 值之后,ΔQ C 是可测量的,根据下面公式就可以计算出ΔQ SC 、D it 和C OX 。

晶圆生产工艺与流程介绍

晶圆生产工艺与流程介 绍 文件编码(008-TTIG-UTITD-GKBTT-PUUTI-WYTUI-8256)

晶圆的生产工艺流程介绍从大的方面来讲,晶圆生产包括晶棒制造和晶片制造两大步骤,它又可细分为以下几道主要工序(其中晶棒制造只包括下面的第一道工序,其余的全部属晶片制造,所以有时又统称它们为晶柱切片后处理工序): 晶棒成长-->晶棒裁切与检测-->外径研磨-->切片-->圆边-->表层研磨-->蚀刻-->去疵-->抛光-->清洗-->检验-->包装 1.晶棒成长工序:它又可细分为: 1).融化(MeltDown) 将块状的高纯度复晶硅置于石英坩锅内,加热到其熔点1420°C以上,使其完全融化。 2).颈部成长(NeckGrowth) 待硅融浆的温度稳定之后,将〈1.0.0〉方向的晶种慢慢插入其中,接着将晶种慢慢往上提升,使其直径缩小到一定尺寸(一般约6mm左右),维持此直径并拉长100-200mm,以消除晶种内的晶粒排列取向差异。 3).晶冠成长(CrownGrowth) 颈部成长完成后,慢慢降低提升速度和温度,使颈部直径逐渐加大到所需尺寸(如5、6、8、12寸等)。 4).晶体成长(BodyGrowth) 不断调整提升速度和融炼温度,维持固定的晶棒直径,只到晶棒长度达到预定值。 5).尾部成长(TailGrowth)

当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度,使晶棒直径逐渐变小,以避免因热应力造成排差和滑移等现象产生,最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2.晶棒裁切与检测(Cutting&Inspection) 将长成的晶棒去掉直径偏小的头、尾部分,并对尺寸进行检测,以决定下步加工的工艺参数。 3.外径研磨(SurfaceGrinding&Shaping) 由于在晶棒成长过程中,其外径尺寸和圆度均有一定偏差,其外园柱面也凹凸不平,所以必须对外径进行修整、研磨,使其尺寸、形状误差均小于允许偏差。4.切片(WireSawSlicing) 由于硅的硬度非常大,所以在本工序里,采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5.圆边(EdgeProfiling) 由于刚切下来的晶片外边缘很锋利,硅单晶又是脆性材料,为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒,必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 6.研磨(Lapping) 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损,使晶片表面达到所要求的光洁度。 7.蚀刻(Etching)

相关文档
最新文档