STEP7 V5.5 硬件更新问题

一直用STEP7V5.5SP1，因项目所需进行硬件更新，更新完后不能正常运行了，该如何处理呢？是否要更换版本问题补充：

我的是STEP7管理器硬件更新，更新完后管理器就打不来了，不知道是卸载软件重新安装更新还是这样，我现在打算换一个版本。以前用的是V5.5SP1

最佳答案

你是做硬件更新吗？可能你更新的方式不对，软件被破坏了，所以打开错误。

OS更新方法：

1、下载最新HSP，解压之后，使用HWUpdate更新，最新HSP是2011年3月，链接地址中有安装指导。

《硬件配置中用于安装硬件更新的STEP7硬件支持包(HSP-自2011年10月起)》：

https://www.360docs.net/doc/8f5613044.html,/download/Html/download.aspx? DownloadID=1121&TreeID=8&URL=%2fdownload%2fUploa d%2fAS%2fsoftware%2f23183356.pdf

2、在线硬件更新：

1）.打开你的STEP7软件，再进入HWConfig界面。

2）.点击HWConfig界面的“Opition”－>“InstallHWUpdates..”，进入到“InstallHWUpdates”下载界面，选择“downloadfromInternet”并点击“Execute”，就可以从西门子网站下载最新的硬件升级文档到你自己的电脑上。

3）.下载完成后，还是在“InstallHWUpdates”界面中，选择你需要安装的硬件，一般选择所有，进行安装就可以了。

西门子从STEP7从版本5.2开始提供了硬件更新的功能，如果你在硬件组态时在硬件目录里无法找到你需要的硬件及其固件版本，可以从网上下载直接安装，步骤比较简单：打开硬件组态，选定“Options”（选项）/InstallHWUpdates（安装硬件升级），然后点击“DownloadfromInternet“（从因特网下载），单击”Download“（下载），从弹出的硬件更新列表中选择需要的硬件，单击”Download“，就可以把更新文件下载到你的电脑中；你在硬件目录就可以找到其硬件

安装参考：《如何在没有直接Internet访问的情况下更新硬件目录？》

https://www.360docs.net/doc/8f5613044.html,/CN/view/zh/22374877

STEP 7 软件组态 PC Station的组态步骤

STEP 7 软件组态 PC Station的组态步骤硬件需求和软件需求硬件： ① S7-200 SMART CPU(固件版本 V2.0及以上 ) ② PC 机（带普通以太网卡） ③交换机、以太网线软件： ① STEP 7-Micro/WIN SMART V2.0 ② STEP 7 V5.5 SP4 ③ SIMATIC NET V8.2 ④ WINCC V7.2 ⑤操作系统 WIN 7 64位专业版 STEP7中组态 PC Station １．在 STEP7 中新建项目，组态 PC Station。打开 STEP7 并新建一个项目：“S7-200 SMART OPC”，通过“Insert”>“Station”>“SIMATIC PC Station”插入一个PC站，PC站的名字为：“SIMATIC PC Station(1)”。如图１．所示。注意：STEP7 中 PC Station 的名字“SIMATIC PC Station(1)”要与SIMATIC NET 中“站组态编辑器”的“站名”相同。

图1．插入并组态PC 站２．双击 Configuration 即可进入 PC Station 硬件组态界面。在第一个槽中，从“SIMATIC PC Station”>“User Application”>“OPC Server”下，选择版本“SW V8.2”,添加一个 OPC Sever 的应用。如图２．所示。注意：选择的OPC Server 版本需要与SIMATIC NET 软件版本一致。图2．PC Station的硬件组态在第二个槽中，从“SIMATIC PC Station” >“CP Industrial E thernet”>“IE General”下，选择版本“SW V8.2”，添加一个 IE General。并在弹出的“Ethernet interface IE General ”属性对话框中点击“New”，新建一个以太网络，并设置IP 地址。如图3．所示。注意：IP address 的设置需要与 PC 机网卡的实际地址相同。

一种远程在线更新FPGA程序的方法

一种远程在线更新FPGA程序的方法 1 概述现场可编程门阵列(Field Programmable Gate Array，FPGA)器件具有高密度、低功耗、高速、高可靠性等优点，在航空航天、通信、工业控制等方面得到了大量应用。FPGA 的处理器分为软核和硬核，并且软核处理器具有高度的灵活性和可配置性。由于FPGA 器件采用的是SRAM 工艺，在断电的情况下FPGA 内的配置数据将丢失，所以需要非易失的存储器来结合FPGA 完成嵌入式系统的设计。EPCS(Erasable Programmable Configurable Serial)Flash 属于串行接口Flash，具有接口简单、体积小、配置方便的特点，通常用来存储FPGA 的配置文件和NiosII 的软件可执行代码。在经过合理的配置后，系统在上电后就可以从EPCSFlash 中读取这些文件来启动整个系统。为了能使系统得到更灵活的应用，充分发挥FPGA 的灵活性、高效性，FPGA 的软硬件程序都需要方便的更新和升级功能；而当形成产品后，通过JTAG 和NiosII IDE 工具来联合完成对EPCS Flash 的更新烧写很不方便。为此，本文结合Altera 公司提供的工具，提出了一种远程在线更新FPGA 配置文件和NiosII 程序文件的方法。2 系统硬件结构系统硬件结构如图1 所示。系统主要有上位机系统、FPGA 系统、EPCS Flash 三个主体部分。上位机系统提供人机交互的部分，FPGA 系统包括NiosII 处理器、EPCS 控制器、网络及串行接口和其他外部接口，EPCSFlash 主要用于存储FPGA 的配置文件和Nios 程序映像文件。上位机系统通过FPGA 集成的网络及串行接口来完成通信工作。 FPGA 采用Altera 公司的CycloneIII 系统的EP3C40F48417N 芯片。它具有低功耗、高集成度、易于使用的特性。EPCS Flash 采用Altera 公司的EPCS16SI16N 芯片，它支持多种可配置的时钟源，最高支持100 MHz 的外部

专科《硬件描述语言和数字系统设计》-试卷-答案

专科《硬件描述语言和数字系统设计》一、（共36题,共150分） 1. reg类型的数组通常用于描述存储器，reg [15: 0] MEM [0:1023];定义存储器字的位数为（2分） A.1024 B.16 C.16384 D.1040 .标准答案：B 2. 下列关于同步有限状态机的描述错误的是（）（2分） A.状态变化只能发生在同一个时钟跳变沿； B.状态是否变化要根据输入信号，只要输入条件满足，就会立刻转入到下一个状态。 C.在时钟上升沿，根据输入信号的变化，确定电路状态 D.利用同步状态机可以设计出极其复杂灵活的数字逻辑电路系统 .标准答案：B 3. 关于如下描述，正确的说法是( ) （2分） A.这种描述是错误的 B.该电路不可综合 C.该电路不可综合，但生成的不是纯组合逻辑 D.以上说法都不对 .标准答案：D 4. 下列关于流水线的描述错误的是( ) （2分） A.流水线设计就是将组合逻辑系统地分割，并在各个部分（分级）之间插入寄存器，并暂存中间数据的方法； B.设计流水线目的是提高数据吞吐率 C.流水线缩短了在一个时钟周期内给的那个信号必须通过的通路长度，从而可以提高时钟频率 D.增加流水线长度可以节省更多延迟，流水线越长，首次延迟越大，系统频率就会降低。 .标准答案：D 5. 以下关于Top-Down的设计方法不正确的描述是( ) （2分） A.Top-Down的设计方法首先从系统设计入手； B.Top-Down设计中的系统总体仿真与所选工艺有关 C.Top-Down的设计方法从顶层进行功能划分和结构设计 D.自顶向下的设计方法可以早期发现结构上的错误 .标准答案：B 6. 在verilog中，下列哪些操作一定是单bit？（）（2分） A.== B.^ C.> D.&& .标准答案：A,B,C,D 7. 下面哪些是verilog的关键字（）（2分） A.input B.assign C.write D.module .标准答案：A,B,D 8. 全球主要的FPGA厂家有（）（2分） A.Xilinx B.Altera C.Broadcom https://www.360docs.net/doc/8f5613044.html,ttice .标准答案：A,B,D 9. 大规模数字逻辑设计原则，正确的说法有（）（2分） A.异步设计原则 B.组合时序电路分开原则 C.面向RTL的原则 D.先电路后代码的原则 .标准答案：B,C 10. 下面有关SRAM,DRAM的叙述，正确的有（）（2分） A.DRAM存储单元的结构比SRAM简单 B.DRAM比SRAM成本高 C.DRAM比SRAM速度快 D.DRAM要刷新，SRAM不刷新 .标准答案：A,D 11. 阻塞赋值与非阻塞赋值的差别及其各自的使用环境。（10分）标准答案：非阻塞（non-blocking)赋值语句(b

硬件描述语言08-09B卷标准答案

2008/2009 学年第一学期末考试试题答案及评分标准（B卷）硬件描述语言及器件使用班级：06060241/06060242 一、填空题（30分,每空格1分） 1、试举出两种可编程逻辑器件 CPLD 、 FPGA 。 2、VHDL程序的基本结构至少应包括实体、结构体两部分和对库的引用声明。 3、1_Digital标识符合法吗？否， \12 @ +\ 呢？合法。 4、在VHDL的常用对象中，信号、变量可以被多次赋予不同的值，常量只能在定义时赋值。 5、实体的端口模式用来说明数据、信号通过该端口的传输方向，端口模式有 in 、 Out 、 inout 、 buffer 。 6、VHDL语言中std_logic类型取值‘Z’表示高阻，取值‘X’表示不确定。 7、整型对象的范围约束通常用 range 关键词，位矢量用 downto/to 关键词。 8、位类型的初始化采用（字符/字符串）字符、位矢量用字符串。 9、进程必须位于结构体内部，变量必须定义于进程/包/子程序内部。 10、并置运算符 & 的功能是把多个位或位向量合并为一个位向量。 11、进程执行的机制是敏感信号发生跳变。 12、判断CLK信号上升沿到达的语句是 if clk’event and clk = ‘1’ then . 13、 IF 语句各条件间具有不同的优先级。

14、任何时序电路都以时钟为驱动信号，时序电路只是在时钟信号的边沿到来时，其状态才发生改变。 15、 Moore 状态机输出只依赖于器件的当前状态，与输入信号无关。二、判断对错并改正（12分，每小题3分） 1、CONSTANT T2：std_logic <= ’0’; （错）改正：把<= 换为:= 。 2、若某变量被定义为数值型变量，未赋初始值时默认值为‘0’。（错）改正：把‘0’的单引号去掉。 3、在结构体中定义一个全局变量（V ARIABLES），可以在所有进程中使用。（错）改正：“变量（V ARIABLES）”改为“信号”。 4、语句 type wr is (wr0,wr1,wr2,wr3,wr4,wr5); 定义了一个状态机变量wr，可以直接对wr赋值。（错）改正：语句 type wr is (wr0,wr1,wr2,wr3,wr4,wr5); 定义了一个状态机类型wr，需要定义一个该类型的对象，才可以对该对象赋值。三、简答（8分，每小题4分） 1、简述如何利用计数器精确控制时序。 ?只要知道晶振频率f，即可知道周期T＝1/f； ?使用一个计数器，可以通过计数值n，精确知道当计数值为n时消耗的时间t＝nT； ?上例中以n为控制条件，可以控制其它信号在某时刻变高，某时刻变低，从而产生精确时序；例如：

STEP7 系列培训课程——硬件组态.pdf

STEP7 系列培训课程——硬件组态目的：生成一个新项目，完成系统硬件配置文件并将其下载，完成系统配置步骤： 1、双击SIMA TIC Manager图标，打开STEP7 主画面 2、点击FILE \ NEW，按照图例输入文件名称（TEST）和文件夹地址，然后点击OK；系统将自动生成TEST项目

将生成一个S7-300的项目，如果项目CPU是S7-400，那么选中SIMA TIC 400 STATION即可。 4、TEST左面的+点开，选中SIMATIC 300（1），然后选中Hardware并双击/或右键点OPEN OBJECT，硬件组态画面即可打开！

5、双击SIMATIC 300\RACK-300,然后将Rail 拖入到左边空白处。生成空机架。 6、双击PS-300，选中PS 307 2A，将其拖到机架RACK的第一个SLOT；

7、双击CPU-300，双击CPU-315-2DP，双击6ES7 315-2AF03-0AB0，选中V1.2，将其拖到机架RACK的第2个SLOT;一个组态PROFIBUS-DP的窗口将弹出，在Address 中选择分配你的DP地址，默认为2； 8、然后点击SUBNET的NEW按钮，生成一个PROFIBUS NET的窗口将弹出。点中NETWORK SETTING

9、点击确定，即可生成一个PROFIBUS-DP网络

其拖到左面PROFIBUS(1):DP master system(1)上; 11、立即，会弹出IM153-1通讯卡设置画面；DP地址可以改动，默认值为1；点击确定。

基于STM32F103局域网远程更新技术的实现黄海宝

《工业控制计算机》2012年第25卷第12期在传统嵌入式系统中，代码在做成产品时已经用烧写器写入系统，如果需要日后维护或升级，工作人员必须到现场进行固件代码更新。有些用户希望产品在实际应用期间通过某种远程通信方式自动的更新程序内容，显然，现场烧入代码并不能满足这样的需求。IAP技术的出现为产品代码的远程更新提供了有效手段。本文以STM32F103ZE为平台，在TCP／IP通信协议的基础上，实现IAP技术。 1STM32F103处理器 STM32F103系列处理器是意法半导体（ST）发布的基于Cortex－M3内核的增强型系列处理器，工作频率最高达到72MHz，带有片内RAM和丰富的外设。完善的外设固件库更缩短了开发周期。 Cortex－M3存储系统采用统一寻址方式，程序存储器、数据存储器、寄存器和输入输出端口被组织在同一个4GB的线性地址空间内，存储空间被分成8个主要块，每个块为512MB。以STM32F103ZE处理器为例，图1为代码块和片内SRAM的地址映射图。图1Flash、SRAM地址映射代码块包括了Flash主存储块、信息块和启动区。主存储块地址从0x08000000开始的512K字节，信息块分为两个部分：①系统存储器是用于存放在系统存储器自举模式下的启动程序，这个区域只保留给ST使用，启动程序使用USART1串行接口实行对闪存存储器的编程；②选项字节。启动区地址从0x00000000开始，在系统复位后，就从这个地址开始执行代码，在STM32F103里，通过BOOT[1:0]引脚值将对应的存储器物理地址映射到启动区。本为使用的启动模式为从主闪存存储器启动。表1启动模式 2IAP技术原理在程序中编程（IAP）是用户自己的程序在运行过程中对Flash部分区域进行烧写，实现固件代码的更新。一般来说，IAP 驱动程序要完成两个工作：一是通过通信接口接收编译好的应用程序代码到RAM；二是将应用程序代码编程到Flash中。因此系统中固件分为两段代码：第一段是IAP驱动程序，程序复位后首先执行IAP程序，此段代码必须通过JTAG、ISP或其他方法烧入；第二段是应用程序，是真正的功能代码，由IAP程序执行完后跳转至此段代码才开始执行。两段代码都烧写在内部FLASH中，值得注意的是两段代码的存放区域不能重叠，否则后果将无法预测。 3IAP技术的实现 3．1通信方式在本文，有更新功能的产品终端通过集线器与电脑相连，组成一个局域网。由于STM32F103系列处理器没有以太网控制模块，因此处理器外接一个ENC28J60网络模块与局域网相连。鉴于TCP／IP的复杂度，传输层使用用户数据协议UDP。服务器通过设定目标端的IP地址和UDP端口号来选择需要更新的产品终端。3．2烧写文件格式在启动更新之前，需要准备应用代码的Hex烧写文件，使用MDK编译器可以直接编译生成HEX文件。Hex全称（Intel HEX）文件，是有一行行符合Intel HEX文件格式的文本所构成的ASCII文本文件。在Intel HEX文件中，每一行包含一个HEX记录。这些记录由对应机器语言和／或常量数据的十六进制编码数字组成。每一行HEX记录包含5个域，它们按以下的格式排列：1字节数据长度域＋2字节偏移地址域＋1字节记录类型＋数据域＋1字节校验和域每行都是由冒号开头，数据长度域的数值为数据域的字节数，偏移地址为32位地址的低16位，记录类型为以下几种中的一种：00－数据记录基于STM32F103局域网远程更新技术的实现Implementation of Remotely Update Technology in LAN Based on STM32F103黄海宝吴学杰高艳艳（西南交通大学牵引动力国家重点实验室，四川成都610031）摘要在阐述STM32F103微处理器和在应用中编程（IAP）原理的基础上，使用RealView MDK编译的Hex烧写文件，实现了局域网内的固件在线更新，提高了固件维护的方便性，缩短了终端系统的开发周期。关键词：STM32F103，IAP，局域网，Hex Abstract This paper elaborates STM32F103microcontroller and In Application Program(IAP)technology．Updating the firmware in the LAN using Hex programming file compiled by RealView MDK．It brings convenience of firmware maintenance and short-en the development cycle of the terminal system． Keywords :STM32F103,IAP,LAN,Hex 97

硬件描述语言verilog简答题

1.assign always initial区别 always过程反复执行其中的块语句，而initial过程语句只执行一次。 assign声明用于描述组合逻辑。在always语句中，“=”表示阻塞赋值，<=表示非阻塞赋值 Assign语句应该在always语句外部使用，而且是并行计算值。在组合逻辑中使用阻塞式赋值，而在时序逻辑中需要使用非阻塞式赋值。initial语句在模拟开始时执行体内的语句， 2.触发器,锁存器,寄存器区别触发器：包括锁存器和寄存器。锁存器：电平触发的存储单元，在有效电平时间里可以多次改变数据.优点是占触发器资源少，缺点是容易产生毛刺。在FPGA中用的很少，因为FPGA中触发器的资源非常丰富。寄存器：边沿触发的存储单元，在上升或下降沿数据变化，一个周期里只能变化一次。 3.测试程序的作用: 测试程序是用于测试其他待测试模块的硬件描述语言模块。此程序包含了向待测试模块提供输入的语句，已测试是否产生了理想的正确输出。输入和期待的输出模式成为测试向量。 4时序图定义: 答：时序图是显示了缓冲器的一个输入改变和随后输出的改变所产生的延迟的图，她描绘了输入改变时缓冲器电路的瞬间响应。 5.两种时序电路，(怎么样判断同步时序电路) 同步时序电路：如果一个由多个元件连接构成电路是同步时序电路，需满足：每一个电路元件是寄存器或组合电路,至少有一个电路元件是寄存器所有寄存器接收同一个时钟信号,每一个环路至少包含一个寄存器非同步时序电路称为异步电路。 6.什么是组合电路（组合电路的判断条件），什么是时序电路答：组合电路的输出仅仅取决输入的值。时序电路的输出取决于当前的输入值和之前的输入值。组合电路没有记忆，时序电路是有记忆的。如果一个电路由互相连接的电路组件构成，在满足以下条件时，它就是组合电路。一，每一个电路组件本身都是组合电路二，每一个电路节点或者是一个电路的输入，或者仅仅连接到一个电路组件的一个输出端口。三，电路不能包含回路：进过电路的每条路径最多只能经过每个电路一次。 7.MIPS体系结构设计的四个准备/指令格式设计原则4条：简单设计有助于规整化加快常见功能越小的设计越快好的设计需要好的折中

STM32F103终端设备远程程序升级程序

1．STM32F103终端设备远程程序升级程序 2014-4-17 （1）把STM32F103的FLASH 分成2部分，0x08000000~0x08003fff,是IAP程序； 00x08004000~ ,是APP程序；（2）硬件机构：内有GSM模块（移远M35），作为远程通信用。（3）更详细，得到IAR 项目文件：stm32f103远程程序升级程序.rar，联系QQ：785313554 王昌世 2．程序结构 3．主程序 /******************** (C) COPYRIGHT 2008 STMicroelectronics ******************** * File Name : main.c * Author : wcs * Version : V2.0.1 * Date : 03/18/2011 * Description : Main program body ******************************************************************************** * THE PRESENT FIRMWARE WHICH IS FOR GUIDANCE ONL Y AIMS AT PROVIDING CUSTOMERS * WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SA VE TIME. * AS A RESULT, STMICROELECTRONICS SHALL NOT BE HELD LIABLE FOR ANY DIRECT, * INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING FROM THE * CONTENT OF SUCH FIRMWARE AND/OR THE USE MADE BY CUSTOMERS OF THE CODING * INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS. *******************************************************************************/ /* Includes ------------------------------------------------------------------*/

EDA期末考试试题

第一部分：填空题 1.一般把EDA技术的发展分为CAD、CAE和EDA三个阶段，并向着ESDA方向发展。 2.EDA技术在应用设计领域主要包含哪四个方面的内容（1）HDL （2）PLD （3）EDA工具软件（4）EDA开发系统。 3．EDA技术的基本特征（1）自顶向下的设计方法；（2）采用硬件描述语言；（3）高层综合和优化；（4）并行工程；（5）开放性和标准化。 4．当前最流行的并成为IEEE标准的硬件描语言是V HDL和Verilog-HDL。 5．什么是PLD？答： PLD，Programmable-Logic-Device，即可编程逻辑器件。是一种具有内建结构、由用户编程以实现某种逻辑功能的新型逻辑器件。 6．SPLD的基本结构框图是什么？ 7．一般CPLD器件至少包含可编程逻辑宏单元，可编程I/O单元和可编程内部连线3种基本结构。一般FPGA器件至少包含可编程逻辑功能块/CLB、IOB/可编程I/O块和PI/可编程内部互连三类可编程资源。 8．用PROM完成半加器/全加器的示意图。 9．使用方框图示意出采用硬件描述语言设计硬件电路进行由上而下的设计的三个层次为： 10．可编程逻辑器件的发展趋势在哪5个方面（1）向更大规模、更高集成度的片上系统方向发展（2）向低电压、低功耗的绿色器件方向发展（3）向更高速可预测延时的方向发展（4）向在PLD内嵌入多种功能模块的方向发展（5）向模数混合可编程的方向发展11．目前，在PLD器件制造与生产领域的三大公司为Altera、Xilinx和Lattice 12．FPGA的发明者是Xilinx公司；ISP编程技术的发明者是Lattice公司。 13、目前常见的可编程逻辑器件的编程和配置工艺包括基于E2PROM/Flash技术、基于 SRAM查找表的编程单元和基于反熔丝编程单元。 14、基于EPROM、E2PROM和快闪存储（flash）器件的可编程器件，在系统断电后编程信息不丢失 15、采用SRAM结构的的可编程器件，在系统断电后编程信息丢失 16、V erilog-HDL于1983年推出，是在C语言的基础上演化而来的。于1995年正式采纳为IEEE标准，其代号为Verilog-HDL1634-1995。 17、一个基本的Verilog-HDL程序由模块构成。 18、一个完整的Verilog-HDL设计模块包括：模块关键字和模块名、端口列表、端口定义、和功能描述4部分。

硬件描述语言期末复习整理

硬件描述语言期末复习整理 1、EDA：Electronic Design Automation 现代电子设计技术的核心是EDA（Electronic Design Automation）技术。 EDA技术就是依靠功能强大的电子计算机，在EDA工具软件平台上完成电子系统的设计工作。 2、20世纪90年代以来，微电子工艺有了惊人的发展，工艺水平已经达到了深亚微米级（通常把0.8－0.35um称为亚微米，0.25um及其以下称为深亚微米） 3、用EDA技术设计电路可以分为不同的技术环节，每一个环节中必须有对应的软件包或专用的EDA工具独立处理。 4、EDA工具大致可以分为设计输入编辑器、仿真器、HDL综合器、适配器（或布局布线器）以及下载器等5个模块。一般的设计输入编辑器都支持图形输入和HDL文本输入图形输入通常包括原理图输入、状态图输入和波形图输入三种常用方法。 5、在EDA技术中仿真的地位非常重要，行为模型的表达、电子系统的建模、逻辑电路的验证以及门级系统的测试，每一步都离不开仿真器的模拟检测。在EDA发展的初期，快速地进行电路逻辑仿真是当时的核心问题，即使在现在，各个环节的仿真仍然是整个EDA设计流程中最重要、最耗时的一个步骤。因此，仿真器的仿真速度、仿真的准确性和易用性成为衡量仿真器的重要指标。 6、硬件描述语言诞生的初衷是用于设计逻辑电路的建模和仿真 HDL综合器是将硬件描述语言转化为硬件电路的重要工具。 7、HDL综合器的输出文件一般是网表文件，是一种用于电路设计数据交换和交流的工业标准化格式的文件，或是直接用硬件描述语言HDL表达的标准格式的网表文件，或是对应FPGA/CPLD器件厂商的网表文件。 8、电路网表（逻辑图）由元件名N、模型M、输入端信号PI、输出端信号PO四部分组成，是唯一确定电路连接关系的数据结构。即：E=（N，M，PI，PO） 9、常用的编程语言 C、Pascal、Fortran、Basic或汇编语言-算法研究硬件描述语言-设计和制造硬件逻辑专用电路 10、实时系统不能采用通用计算机系统，自行设计非常轻便小巧的高速专用硬件系统来完成该任务。 11、FPGA-用高密度的FPGA（从几万门、几十万门到几百万门）来构成完成算法所需的电路系统是一种较好的办法。 FPGA是一种通用的器件，它的基本结构决定了对某一种特殊应用，性能不如专用的ASIC 电路。专用集成电路-利用现成的微处理机IP核或根据某一特殊应用设计的微处理机核（也可以没有微处理机核），并结合专门设计的高速ASIC运算电路，能设计出性能价格比最高的理想数字信号处理系统。 12、传统的设计方法：查用器件手册；选用合适的微处理器和电路芯片；设计面包板和线路板；调试；定型；设计复杂的系统（几十万门以上）极其困难。 13、美国和中国台湾地区逻辑电路设计和制造厂家大都以Verilog HDL为主。 1、可编程逻辑器件（PLD）是一种能将数字系统实现在硬件电路上的设备，即能在现场规

为什么项目程序块或硬件组态根本无法打开或者打开时出现错误信息或是显示只读

为什么项目、程序块或硬件组态根本无法打开，或者打开时出现错误信息，或是显示“只读”? 显示订货号序号关于处理STEP 7 项目的注意事项： 1 使用早期版本STEP7 处理当前新版本的STEP 7 项目例如，STEP 7 版本V5.3 可以向下兼容STEP 7 版本V5.2。在版本V5.3 中创建的项目可以在V5.2 版本中处理，前提是V5.3 项目中没有使用V 5.2 的STEP 7 版本不支持的组件和功能，例如新CPU 或新功能。举例来说，如果要使用STEP 7 V5.2 处理一个STEP 7 V5.3 项目，则在V5.3 项目中只能使用版本V5.2 已知的模块订货号。如必要的话，应当使用“原有产品订货号”组态新模块。将来，在STEP 7 V5.2 和更高版本中，将能够“重载”新模块。请参阅自述文件中第6.6 小节“Changing between the different versions of STEP 7”的内容“New modules in old versions of STEP 7”。如果您在STEP 7 V5.2 中打开或者解压缩一个在V5.3 或V5.4 中创建的项目，将会出现以下消息，然后只能读取硬件组态。 ?S7 Hardware Update options package not available. （S7 硬件更新选件包不可用） ?The project includes objects of the "Hardware Update" options package that cannot be processed, because the options package is not installed or an obsolete version of it is installed..（项目中包含“硬件更新”选件包中无法处理的对象，因为该选件包未安装或者安装的版本为过期版本） 2 更新硬件目录建议安装缺失的更新包以更新硬件目录。在Hardware Configuration 中执行功能“Options > Install Hardware Updates...”。关于这方面的更多详情还可以参阅Internet 上以下条目号的FAQ： ?“在STEP 7 V5.2 和V5.3 中如何更新STEP 7 模块目录？”，条目号：17581199. ?“不能直接访问Internet 的情况下如何更新硬件目录？”，条目号：22374877

中北大学硬件描述语言期末考试试卷及标准答案

中北大学试题答案及评分标准硬件描述语言及器件课程（课程名称须与教学任务书相同） 20xx/20xx 学年第一学期试题类别 A 拟题日期拟题教师课程编号教师编号使用班级备注：试题答案要求按指定规格计算机打印，并将其文本与电子稿一并上交： ①校级考试课程交评估与考试中心命题科； ②院级考试课程交院教务科。

20xx/20xx 学年第一学期末考试试题答案及评分标准（A卷）硬件描述语言及器件使用班级： xxxx 一、填空题（20分,每空格1分） 1、VHDL语言中标识符通常分为短标识符，扩展标识符两种。 2、VHDL对象包含常量，信号，变量，文件 4个基本数据类型。 3、VHDL语言中，数据类型常量说明的一般格式为： CONSTANT常数名：数据类型:＝表达式；。 4、VHDL中位矢量类型表达为 bit ，位向量类型表达为 bit_vector() 。 5、VHDL语言有类型标记法，函数转换法，常数转换法 3种不同类型的数据变换方法。 6、VHDL中，设D0为“1001”, D1为'0', D2为“0110”。D0 & D1的运算结果是“10010”，D0 & D2的运算结果是“10010110”。 7、VHDL语言中包括四种运算操作符，分别是逻辑运算符，算术运算符，关系运算符，和并置运算符。 8、为了启动进程，VHDL语言中必须包含一个显示的敏感信号量表或者包含一个wait语句。

二、判断对错并给出判断依据（20分，每小题5分，判断对错2分，给出正确判断依据3分） 1、进程之间的通信可以通过变量传递来实现。（×）进程之间的通信需通过信号传递实现。 2、VHDL语言的高速性体现在其进程之内的带入语句都是并行执行的。（×）进程之内的带入语句是顺序执行的。 3、语句y <= a when s=”00” else b when s=”01” else c when s=”10” else d; 中，s=”00”条件的优先级最高（√） 4、com1：u1 PORT MAP（a => n1，b => n2，c => m）；语句中采用了位置映射的信号端口映射方式。（×）采用的是名称映射方式

实验二STEP7硬件组态实例

STEP7硬件组态实例硬件组态的任务就是在STEP 7种生成一个与实际的硬件系统完全相同的系统，例如要生成网络、网络中各个站的导轨和模块，以及设置各硬件组成部分的参数，即给参数赋值。所有模块的参数都是用编程软件来设置的，完全取消了过去用来设置参数的硬件DIP开关。硬件组态确定了PLC输入/输出变量的地址，为设计用户程序打下了基础。组态时设置的CPU的参数保存在系统数据块SDB中，其他模块的参数保存在CPU中。在PLC启动时CPU自动的向其他模块传送设置的参数，因此在更换CPU之外的模块后不需要重新对它们赋值。 PLC在启动时，将STEP 7中生成的硬件设置与实际的硬件配置进行比较，如果二者不符，将立即产生错误报告。

目的：生成一个新项目，完成系统硬件配置文件并将其下载，完成系统配置步骤： 1、双击SIMA TIC Manager图标，打开STEP7 主画面 2、点击FILE \ NEW，按照图例输入文件名称（TEST）和文件夹地址，然后点击OK；系统将自动生成TEST项目

3、点亮TEST项目名称，点击右键，选中Insert new object，点击SIMATIC 300 STA TION 将生成一个S7-300的项目，如果项目CPU是S7-400，那么选中SIMATIC 400 STA TION即可。 4、TEST左面的+点开，选中SIMATIC 300（1），然后选中Hardware并双击/或右键点OPEN OBJECT，硬件组态画面即可打开！

5、双击SIMATIC 300\RACK-300,然后将Rail 拖入到左边空白处。生成空机架。

如何将新的 PROFIBUS 或 PROFINET GSD 文件集成到 STEP 7 硬件配置中

如何将新的PROFIBUS 或PROFINET GSD 文件集成到STEP 7 硬件配置中？推荐文档: 西门子工程师推荐本文档！ ?文献 ?涉及产品说明：在STEP7 模块目录中，STEP7 的新版本提供了新模块。新的设备可以通过 GSD 文件加到硬件目录中。从 STEP7 V5.2 起，模块目录也可以用硬件支持包来更新(HSP)。从 STEP7 V5.3 SP1 起，可以在硬件配置中安装 PROFINET 的 GSD 文件。 ...... 说明：在STEP7 模块目录中，STEP7 的新版本提供了新模块。新的设备可以通过 GSD 文件加到硬件目录中。 ?从 STEP7 V5.2 起，模块目录也可以用硬件支持包来更新(HSP)。 ?从 STEP7 V5.3 SP1 起，可以在硬件配置中安装 PROFINET 的 GSD 文件。根据下表安装 GSD 文件。 No.步骤： 1确保可以通过 PG/PC 中的目录访问到要集成的 GSD 文件。文件位于硬盘，软盘，CD，或一个 STEP7 项目中。 2打开硬件配置，关闭其中打开的项目。 3选择菜单命令“Options > Install GSD file...”。图01

4在下一对话框浏览到文件目录，然后点击“Install”。可以选择是否在目录或 STEP7 项目中搜索 GSD 文件。在安装过程中，可能会出现错误{error)消息帮助(例如，显示某个 GSD 文件已经安装)。一旦安装完成，可以调用安装记录。必要时，使用在线帮助(“Help”按钮)。图02 5现在使用菜单命令“Options > Update catalog”更新硬件目录。STEP7 启动后，已安装 GSD 文件的从站被读入模块的目录中。现在可以在 STEP7 项目中配置从站。新安装的设备在以下硬件目录中 ?PROFIBUS DP 设备位于目录“PROFIBUS DP > Other Field Devices > I/O ...”下。 ?PROFINET 设备位于目录“PROFINET IO > I/O ...”下。在硬盘上保存 GSD 文件： GSD 文件保存在硬盘目录“\ Program Files\Siemens\Step7\S7DATA\GSD”下。

经典的综述硬件描述语言

硬件描述语言[浏览次数：约491次] ?硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具，把网表转换为要实现的具体电路布线结构。目录 ?硬件描述语言的概述 ?硬件描述语言的结构 ?硬件描述语言的优点 ?硬件描述语言的用途 ?硬件描述语言开发流程 ?硬件描述语言与原理图输入法的关系 ?硬件描述语言的发展硬件描述语言的概述随着EDA技术的发展，使用硬件语言设计PLD/FPGA成为一种趋势。目前最主要的硬件描述语言是VHDL和Verilog H DL。 VHDL发展的较早，语法严格，而Verilog HDL是在C语言的基础上发展起来的一种硬件描述语言，语法较自由。 VHDL和Verilog HDL两者相比，VHDL的书写规则比Verilog烦琐一些，但verilog 自由的语法也容易让少数初学者出错。国外电子专业很多会在本科阶段教授VHDL,在研究生阶段教授verilog。从国内来看，VHDL的参考书很多，便于查找资料，而Verilog HDL的参考书相对较少，这给学习Verilog HDL带来一些困难。从EDA技术的发展上看，已出现用于CPLD/FPGA设计的硬件C语言编译软件，虽然还不成熟，应用极少，但它有可能会成为继VHDL和Verilog之后，设计大规模CPLD/FPGA的又一种手段。硬件描述语言[浏览次数：约491次]

硬件描述语言试题

2007/2008 学年第一学期末考试试题（A卷）硬件描述语言及器件使用班级：05182401/2/3 一、填空题（20分,每空格1分） 1、VHDL是否区分大小写？。 2、digital_ _8标识符合法吗？。12_bit标识符合法吗？。 signal标识符合法吗？。 3、结构体有三种描述方式，分别是、、和。 4、请分别列举一个常用的库和程序包、。 5、一个信号处于高阻（三态）时的值在VHDL中描述为。 6、将一个信号width定义为一个4位标准逻辑向量的语句为。 7、/=是操作符，功能是。 8、设D0为'0', D1为'1', D2为'1', D3为'0', D3 & D2 & D1 & D0的运算结果是，（D3 or D2）and（D1 and not D0）的运算结果是：。 9、赋值语句是（并行/串行）执行的，if语句是（并行/串行）执行的。 10、请列举三种可编程逻辑器件：、、。

二、简答（20分，每小题5分） 1、简述VHDL程序的基本结构。 2、简述信号与变量的区别。 3、简述可编程逻辑器件的优点。 4、试比较moore状态机与mealy状态机的异同。

三、判断题（10分） library ieee; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; 以上库和程序包语句有无错误？，有的话请在原程序相应位置改正。 entity rom is port( addr: in std_logic_vector(0 to 3); ce: in std_logic; data:out std_logic_vector(7 downto 0); ) end rom; 以上port语句有无错误？，有的话请在原程序相应位置改正。 architecture behave of rom is begin process begin if ce='0' then case addr is when "0000"=> data<="10001001"; when "0001"=> data<="10001010"; when "0010"=> data<="10001011"; when "0011"=> data<="10001100"; when "0100"=> data<="10001101";

在STEP7 V5.x中如何实现ET200SP的组态控制功能复习过程

在S T E P7V5.x中如何实现E T200S P的组态控制功能

在STEP7 V5.x中如何实现ET200SP的组态控制功能 ET200SP具有组态控制(Configuation control)功能。组态控制允许使用 ET 200SP 分布式 I/O 系统的单一组态来运行各种实际组态。即可以组态一个通用的硬件配置下载至PLC中，然后在程序中通过控制数据记录196的方式，使得下载至PLC中的单一硬件组态可以适用于多种不同的实际配置。本文以一个例子来说明组态控制的实现过程。在这个例子中，ET200SP站点共组态了7个插槽，具体模块类型如图1所示。图1.ET200SP的硬件组态而实际上，真正所用到的模块如图2所示，其中第1、2插槽为DQ8 x 24VDC/0.5A HF模块，第3、4插槽为DI8 x 24VDC HF模块，第5插槽是空

槽，没有安装电子模块，只安装了一个BU外壳，第6个插槽为服务器模块，第1和第3插槽启用了新的电势组。图2.ET200SP实际站点配置要实现组态控制，首先双击ET200SP，在属性对话框的参数标签下使能ET200SP 组态控制功能，如图3所示：

图3.使能组态控制然后将硬件组态编译下载至PLC中。接下来在PLC中编程，对接口模块写数据记录196。数据记录196的内容说明如表格1和表格2所示：字节含义值说明 0 数据记录长度 4 +（插槽数 × 2）数据记录头 1 数据记录ID 196 2 版本 2 3 版本0 4 分配所组态的插槽 1 对应的实际插槽控制元素，在每个元素中说明 IO 设备中的哪个实际插槽被分配到了已组态的插槽。 5 插槽 1 的其它功能 6 分配所组态的插槽 2 7 插槽 2 的其它功能 : : : 4 +(（最大插槽编号 - 1)×2) 分配服务模块的插槽实际服务模块插槽4 +(（最大插槽编号 - 1)×2）+ 1 服务模块插槽的附加功能表1.数据记录196内容控制元素的说明如表2所示：字节位含义分配的已组态插槽（如，在字节 4 中，偶数字节）0 到 6 0000000: 模块不可用 0000001 直到最大插槽数：实际插槽

硬件描述语言实验

《硬件描述语言》实验指导书南通大学电子信息学院 2008 年2 月

1、目的和任务《硬件描述语言》是一门侧重于数字电子系统的设计和测试方法的课程，它的上机实验是教学中的一个重要环节。通过上机学习，学生不仅可以系统地复习、巩固该课程的基本理论，而且培养学生解决问题能力和创新能力，同时为该课程的课程设计作准备。 2、教学基本要求（1）、熟练使用EDA 软件（Quartus II、ModelSim）；（2）、掌握用V erilog HDL 实现组合逻辑电路和时序逻辑电路的方法。3、实验条件（1）、PC 机、Quartus Ⅱ软件和ModelSim软件（2）、GW48型EDA 实验开发系统（EP1K30TC144-3） 4、实验内容序号实验内容 1 实验一设计工具的使用 2 实验二组合逻辑电路设计（一） 3 实验三组合逻辑电路设计（二） 4 实验四总线与总线操作 5 实验五时序逻辑电路设计（一） 6 实验六时序逻辑电路设计（二） 5、实验成绩实验成绩的评定由实验的验收等级和实验报告等级两个部分组成，各占50%。实验的验收等级和实验报告等级均采用5 个等级，即优、良、中、及格和不及格。实验成绩占本课程平时成绩的50%。

实验一设计工具的使用 1、实验目的与要求掌握在Quartus Ⅱ开发环境下，运用硬件描述语言输入法对“三人表决器”进行设计输入、编译、调试和仿真的方法。 “三人表决器”电路的输入为SW1、SW2 和SW3，输出为L3 和L4，位宽均为1 位。当SW1、SW2 和SW3中有超过2个以上的输入为1时，要求熟悉整个设计流程，从打开、建立文档、编辑、编译、建立激励信号波形及最后仿真的整个过程。 2、实验内容（1）在Quartus Ⅱ开发环境下，建立工程，并将三人表决器的硬件描述语言程序输入；（2）完成编译、调试和仿真，分析实验仿真结果，并判断其正确性。 3、教学形式（1）本实验为验证型实验，学生在实验前预习实验指导书；（2）指导教师应该在实验前阐述实验目的、内容、方法和步骤，并且就实验中的难点和注意事项进行一定的说明；（3）实验结束之后，学生按照实验报告的书写格式自行完成实验报告。 4、应达到的实验能力标准（1）能熟练地在Quartus Ⅱ开发环境下，建立工程，并将三人表决器的硬件描述语言程序输入；（2）能熟练地进行编译和调试，排除编译后的错误；（3）正确地在仿真之前进行功能仿真的设置，并熟练地完成功能仿真；（4）掌握基于ACEX1K系列EP1K30TC144-3器件的时序仿真方法。 5、思考题（1）用Quartus II 软件对设计电路进行的仿真包括哪两种类型，它们之间有什么区别？（2）硬件描述语言输入法进行设计时的基本操作流程包括哪些环节？