数字电路：组合逻辑电路

数字电路组合逻辑电路设计实验报告

数字电路组合逻辑电路设 计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020

实验三组合逻辑电路设计（含门电路功能测试）

一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测

出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。

数字电路与逻辑设计试卷 (1)

《数字逻辑电路》习题及参考答案 一、单项选择题 1．下列四个数中最大的数是( B ) A.(AF)16 B.(001010000010)8421BCD C.(10100000)2 D.(198)10 2．将代码(10000011)8421BCD 转换成二进制数为（ B ） A.(01000011)2 B.(01010011)2 C.(10000011)2 D.(000100110001)2 3．N 个变量的逻辑函数应该有最小项（ C ） A.2n 个 B.n2 个 C.2n 个 D. (2n-1)个 4．下列关于异或运算的式子中，不正确的是( B ) A.A ⊕ A=0 B. A ⊕A =0 C.A ⊕ 0=A D.A ⊕ 1= A 5．下图所示逻辑图输出为“1”时，输入变量（ C ） ABCD 取值组合为 A．0000 B．0101 C．1110 D．1111 6．下列各门电路中，( B )的输出端可直接相连，实现线与。 A.一般TTL 与非门 B.集电极开路TTL 与非门 C.一般CMOS 与非门 D.一般TTL 或非门 7．下列各触发器中，图( B )触发器的输入、输出信号波形图如下图所示。 8．n 位触发器构成的扭环形计数器，其无关状态数有( B )个。 A.2n-n B.2n-2n C.2n D.2n-1

n 9．下列门电路属于双极型的是 ( A ) A.OC 门 B.PMOS C.NMOS D.CMOS 10．对于钟控 RS 触发器，若要求其输出“0”状态不变，则输入的 RS 信号应为( A ) A.RS=X0 B.RS=0X C.RS=X1 D.RS=1X 11．下列时序电路的状态图中，具有自启动功能的是( B ) 12．多谐振荡器与单稳态触发器的区别之一是( C ) A.前者有 2 个稳态，后者只有 1 个稳态 B.前者没有稳态，后者有 2 个稳态 C.前者没有稳态，后者只有 1 个稳态 D.两者均只有 1 个稳态，但后者的稳态需要一定的外界信号维持 13．欲得到 D 触发器的功能，以下诸图中唯有图（ A ）是正确的。 14．时序逻辑电路的一般结构由组合电路与（ B ）组成。 A ．全加器 B ．存储电路 C ．译码器 D ．选择器 15．函数 F= AB +AB 转换成或非－或非式为（ B ） A. A + B + A + B B. A + B + A + B C. AB + AB D. A + B + A + B 16．图示触发器电路的特征方程 Q n+1 =（ A ） A.T Q + TQ n B. TQ +TQ n n C. Q

数字电子技术第三章(组合逻辑电路)作业及答案

数字电子技术第三章(组合逻辑电路)作业及答案 -标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII

第三章（组合逻辑电路）作业及答案 1、写出图3-1所示组合逻辑电路中输入输出的逻辑关系式和真值表。 图3-1：组合逻辑电路逻辑图 解：（1）C A A AC B A Y +=++=1 （2）D B C B A CD B A CD B A D BD CD A B A Y ++=++=+=++=）（ 2 2、试分析图3-2所示组合逻辑电路，写出其逻辑函数表达式。若设S 1﹑S 0为功能控制信号，A ﹑B 为输入信号，L 为输出，说明当S 1﹑S 0取不同信号值时，电路所实现的逻辑功能。 图3-2：组合逻辑电路逻辑图 3、试用与门、或门和非门，或者与门、或门和非门的组合来实现如下各逻辑函数关系，画出相应的逻辑电路图。 （1）1 Y AB BC =+ A B S 1 S 0 =1 =1 & =1

（2）2Y A C B =+（） （3）3Y ABC B EF G =++（） & & 1 ≥Y1. 1 A B C . & 1 ≥Y2 . 1 A B C & 1 ≥1 ≥& & 1 A B C . E F G .Y3 . . . 4、试用门电路设计4线-2线优先编码器，输入、输出信号都是高电平有效，要求任一按键按下时，G S 为1，否则G S =0；还要求没有按键按下时，E O 信号为1，否则为0。

5、试用逻辑门电路设计一个2选1数据选择器，输入信号为A、B，选择信号为S，输出信号为Y，要求写出真值表、逻辑函数表达式和画出逻辑电路图。 6、某公司3条装配线各需要100kW电力，采用两台发电动机供电，一台100kW，另外一台是200kW，3条装配线不同时开工，试设计一个发电动机控制电路，可以按照需求启动发电动机以达到节电的目的。

(完整word版)《数字逻辑》(第二版)

第一章 1. 什么是模拟信号什么是数字信号试举出实例。 模拟信号-----指在时间上和数值上均作连续变化的信号。例如，温度、压力、交流电压等信号。 数字信号-----指信号的变化在时间上和数值上都是断续的，阶跃式的，或 者说是离散的，这类信号有时又称为离散信号。例如，在数 字系统中的脉冲信号、开关状态等。 2. 数字逻辑电路具有哪些主要特点 数字逻辑电路具有如下主要特点： ●电路的基本工作信号是二值信号。 ●电路中的半导体器件一般都工作在开、关状态。 ●电路结构简单、功耗低、便于集成制造和系列化生产。产品价格低 廉、使用方便、通用性好。 ●由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可 靠性好。 3. 数字逻辑电路按功能可分为哪两种类型主要区别是什么 根据数字逻辑电路有无记忆功能，可分为组合逻辑电路和时序逻辑电路两类。组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合，而与电路过去的输入值无关。组合逻辑电路又可根据 输出端个数的多少进一步分为单输出和多输出组合逻辑电路。时序逻辑电路：电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关，而且与电路过去的输入值有关。时序逻辑电路又可根据电 路中有无统一的定时信号进一步分为同步时序逻辑电路和异 步时序逻辑电路。 4. 最简电路是否一定最佳为什么 一个最简的方案并不等于一个最佳的方案。最佳方案应满足全面的性能 指标和实际应用要求。所以，在求出一个实现预定功能的最简电路之后，往往要根据实际情况进行相应调整。 5. 把下列不同进制数写成按权展开形式。 (1) 10 (3) 8 (2) 2 (4) 16 解答（1）10 = 4×103＋5×102＋1×101＋7×100＋2×10-1＋3×10-2 ＋9×10-3 （2）2= 1×24＋1×22＋1×21＋1×2-2＋1×2-4

数字电路与数字逻辑练习题

一、填空 1. 数制变换: a) 将十进制数175转换成二进制数为_____ 、十六进制为_____ 、八进制为 __ 。 b) 二进制数(111010010)2对应的十六进制数是_____ 、八进制为—、十进制为 c) ( 16.52)8=( )2 =( )16= ( ) 10 d) ( 17)10=( ) 2 =( )16=( )8 2.编码： a) ( 1000)自然二进制码=( ) 余3码,(110100)2=( )BCD。 b) ( 15.5)10=( )8421BCH( )余3 BCD。 c) ( 38) 10用8421BCD码表示为 ____ 。 d) 二进制数(-100000)的原码为 _、补码为___。 e) ［X］反=10111，则［X］补=—，［X］原= ___________ ，［X］真值= 。 g) ［X］补=10110,则［X］反=—，［X］原= __ ，［X］真值= _ 。 3. 一种进位计数包含两个基本因素：______ 和____ 。 4. 常见的BCD编码中，有权码有____ 、___ ，无权码有___ 、___ 。 5. 如采用奇偶校验传送的数据部分为0111001，则所加奇校验位应为_____ ，偶校验位 应为_____ 。 6. 逻辑代数的基本运算有：___、___、___。 7. 当决定一事件的条件中，只要具备一个条件，事件就会发生，称这种关系为 逻辑关系，或称为关系。 8. ______________________________________________________ 真值表如下表，写出F1、F2、F3、F4的逻辑关系表达式______________________________ 9. _________________________________________ 逻辑函数F = A + AB以最小项形式表示为__________________________________________ ，可化简为______ 10.逻辑函数F =

数字电路与逻辑设计

专升本《数字电路与逻辑设计》作业练习题6 解析与答案 一、单选题（选择最合适的答案） 1. 哪种逻辑门“只有在所有输入均为0时，输出才是1”? （） A．或非门B．与非门C．异或门D．与或非门 答案：A 解析: 或非门 2．设两输入“与非”门的输入为x和y，输出为z，当z＝1时，x和y的取值一定是（） A. 至少有一个为1 B. 同时为1 C. 同时为0 D. 至少有一个为0 答案：D 解析: 与非逻辑 3. 两输入与非门输出为0时，输入应满足（）。 A．两个同时为1 B．两个同时为0 C．两个互为相反D．两个中至少有一个为0 答案：A 解析:输入全为1 4. 异或门的两个输入为下列哪—种时，其输出为1？ A．1，l B．0，1 C．0，0 D．以上都正确 答案：B 解析: 输入不同 5. 下列逻辑门中哪一种门的输出在任何条件下都可以并联使用？（）A．具有推拉式输出的TTL与非门B．TTL集电级开路门(OC门) C．普通CMOS与非门D．CMOS三态输出门 答案：B 解析: A,C普通与非门不能并联使用； D三态输出门并联使用是有条件的：它们的使能端(控制端)必须反向，即只能有一个门处于非高阻态

ADABB 二、多选题（选择所有合适的答案） 用TTL 与非门、或非门实现反相器功能时，多余输入端应该( ) A ．与非门的多余输入端应接低电平 B. 或非门的多余输入端应接低电平 C. 与非门的多余输入端应接高电平 D. 或非门的多余输入端应接低高平 答案：BC 解析: 多余输入端对与逻辑要接1，对或逻辑要接0 三、简答题 1. 分析如下两个由或非门、异或门、非门以及与非门构成的逻辑电路，请你：①写出F1和F2的逻辑表达式；②当输入变量A ，B 取何值时，两个电路等效? 答案:{ ① 根据图可写出两个电路的输出函数表达式分别为： 12()F A A B A A B A A B A A B A AB AB A A B F AB A B =⊕+=?++?+=??+++=+==+　= ②列出两个电路的真值表： 可见，无论A,B 取任何值，两个电路都等效。 }

数字逻辑实验：组合逻辑电路的设计

实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制的运算规律。 实验器材 二输入四“与非”门组件3片，型号74SL00 二输入四“异或”门组件1片，型号74SL86 六门反向器门组件1片，型号74SL04 二输入四“与”门组件1片，型号74SL08 实验内容 A：一位全加/全减法器的实现 电路做加法还是做减法是由M决定的。当M=0时做加法运算，输入信号A、B和Cin分别为加数、被加数和低位来的进位，S为和数，Co为向上位的进位；当M=1时做减法运算，输入信号A、B和Cin分别为减数、被减数和低位来的借位，S为差，Co为向上位的借位。 B：舍入与检测电路设计 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于(5)10时，电路的输出F1=1；其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1；其他情况F2=0。

实验前准备 ▽内容A：一位全加/全减法器的实现 ①根据全加全减器功能，可得到输入输出表如下： ②由以上做出相应的卡诺图：

③于是可得其逻辑电路图： ▽内容B：舍入与检测电路设计 ①根据舍入与检测电路功能，可得到输入输出表如下： ②由上做出相应的卡诺图：

③于是可得其逻辑电路图： 实验步骤 1.按要求预先设计好逻辑电路图； 2.按照所设计的电路图接线； 3.接线后拨动开关，观察结果并记录。

实验体会 本次是第一次实验，主要了解了实验平台，同时需要我们将自己设计好的电路，用实验台上的芯片来实现。由于实验所使用的线很多，芯片的接口也多，所以一定要细心，分清楚连接芯片的输入、输出端，以免接错线。

数字电路与数字逻辑练习题

《数字电路与数字逻辑》练习题一 一、填空 1．将下列二进制数转为十进制数 （1001011）B = （ ）D （11．011）B = （ ）D 2．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+122）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码 3．把下列4个不同数制的数D 、(110000)B 、(17A)H 、(67)O （ 按从大到小的 次 序 排 列 （ ） > （ ）>( )>( ) 。将下列各式变换成最简与或式的形式 =+B AB （ ） =+AB A （ ） =++BC C A AB （ ） 4．将下列二进制数转为十进制数 （101000）B = （ ）D （11．0101）B = （ ）D 5．将下列十进制数转为二进制数，八进制数和十六进制数 （0．8125）= （ ）B = （ ）O = （ ）H （254．25）= （ ）B = （ ）O = （ ）H 6．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+125）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码 （—42）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码 7．逻辑函数C A CD AB F ++=的对偶函数F '是__________________________；其反函数F 是_________________________。 8．当j i ≠时，同一逻辑函数的最小项=?j i m m _________；两个最大项

=+j i M M ___________。 9．（）10=（_________）2=（_________）16。 10．n 个输入端的二进制译码器，共有_________个输出端，对于每一组输入代码，将有_________个输出端具有有效电平。 11.将下列二进制数转为十进制数 （1010001）B = （ ）D （11．101）B = （ ）D 12.将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码 13.把下列4个不同数制的数D 、(27A)H 、(10110)B 、(67)O 按从大到小的次序排列（ ）>（ ）>( )>( ) 。 14.对于D 触发器，欲使Qn+1=Qn ，输入D=（ ），对于T 触发器，欲使Qn+1=Qn ，输入T=（ ） 15.一个512*8位的ROM 芯片，地址线为（ ）条，数据线为（ ）条。 16.对32个地址进行译码，需要（ ）片74138译码器。 17.存储器起始地址为全0，256K*32的存储系统的最高地址为（ ）。 18.将下列各式变换成最简与或式的形式 （ ） （ ） （ ） 19．五级触发器的进位模数最大为（ ）进制。 20.十进制数（）10转换成十六进制数是（ ），转换成二进制数是（ ），转换成八进制数是（ ），转换成8421BCD 码为（ ）。 21.将二进制1100110转换成余3码为（ ），转换成格雷码为（ ）。 22.设真值X= —0101，则X 的原码为（ ），反码为（ ），补码为（ ）。 23.卡诺图是（ ）的一种特殊形式。利用卡诺图法花剑逻辑函数比（ ）法更容易得到简化的逻辑函数表达式。 24.函数L=AC+BC 的对偶式为：（ ）。 25.一个1024*16位的ROM 芯片，地址线为（ ）位，数据线为（ ）位。 26.对于JK 触发器，若J=K ，可完成（ ）触发器的逻辑功能。 27.组合逻辑电路中部包含存储信号的（ ）元件，它一般是由各种（ ）组合而成的。 28.对64个地址进行译码，需要（ ）片74138译码器。 +AC 化成最小项的形式为（ ）。 30.将变换成或非的形式为（ ）。 31.数制转换 10=( )2 2=( )10 32.将下列有符号的十进制数转换成相应的二进制数真值﹑原码﹑反码和补码 (+11/32)=( )真值=( )原码 =( )反码=( )补码

2015-2016-1数字电路与逻辑设计--B卷答案

命题人： 张京玲 审核人： 试卷分类（A 卷或B 卷） B 五邑大学 试 卷 学期： 2013 至 2014 学年度 第 1 学期 课程： 数字电路与逻辑设计 课程代号： 0700280 使用班级： 信息工程学院2011级 姓名： 学号： 一、填空题2分，共12分） 1、将(10011101)2转换为10进制数为 157 。 2、存储器当存储容量不够用时，应该通过 字 和 位 来扩展容量。 3、CMOS 门电路的输入端通过一个k Ω10的电阻接地，这个输入端相当于输入 低 电平；如果是TTL 门电路的输入端通过一个k Ω10的电阻接地，这个输入端相当于输入 高 电平。 4、已知原函数为 C C B A F +=1 ，则它的反函数的最简与或式为 C B A 5、施密特触发器有两个 稳定 状态；单稳态触发器有一个 稳定 状态和一个 暂稳 状态；多谐振荡器只有两个 暂稳 状态。 6、一个8位逐次渐进型A/D 转换器，转换单位为1m V(00000001所表示的模拟电压值)，当输入模拟电压U i=152m V 时,输出为10011000。 二、选择题 （每题1分，共7分） 1、某RAM 有8位数据线、10位地址线，则其存储容量为（ D ）。 A 、1Kb B 、 2Kb C 、4Kb D 、 8Kb 2、下列公式中哪个是错误的？（ C ） 。 A. A A =+0 B. A A A =+ C. B A B A +=+ D. ))((C A B A BC A ++=+ 3、已知逻辑函数Y=BC B +，下列 ( D ) 逻辑函数成立。 A. Y=B+C B. Y=B+C C. Y=B+C D. Y=B+C 4、以下各电路中，（ B ）可以完成延时功能。 A 、多谐振荡器 B 、单稳态触发器 C 、施密特触发器 D 、石英晶体多谐振荡器 5、3线-8线译码器处于译码状态时，当输入A 2A 1A 0=011时，输出07...Y Y = ( D ) 。

数字电路组合逻辑电路设计实验报告

实验三组合逻辑电路设计（含门电路功能测试）

一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动

态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。

仿真示意 2.门电路的动态逻辑功能测试 动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。实验时，与非门输入端A加一频率为

数字电子技术第四章组合逻辑电路

第四章组合逻辑电路 4.1概述 1、数字电路种类：逻辑电路根据输岀信号对输入信号响应的不同分为两类：一类是组合逻辑电路，简称组合电路;另一类是时序逻辑电路，简称时序电路。 2、组合逻辑电路定义：某一时刻电路的输出状态仅由该时刻电路的输入信号决定，而与该电路在此输入信号之前所具有的状态无关。从电路结构上来看，组合逻辑电路的输出端和输入端之间没有反馈回路。 3、电路结构框图 组合电路的一般电路结构如右图所示。可用如下表达式裏示： X n-P X n） 点. | i 1）电路由逻辑门构成，不含记忆元件. 2）输出卷反馈到输入的回路（不含反馈元 件）所以输出与电路原来状态无关时序电路（以 后祥细讨论）某一时刻电路的输岀状态不仅取决 于该时刻电路的输入信号,还与该电路在此输入 信号之前所具有的状态有关。组逻电合辑路 X千― n-1 X n 组合电路有两类问题：7?给定电路，分析其功能。

4.2组合逻辑电路的分析方法与设计方法 421组合电路的分析方法 一、分析步骤： 1、由已知的逻辑图，写出相应的逻辑函数式； 2、对函数式进行化简； 3、根据化简后的函数式列真值表； 4、找出其逻辑功能； 5、评价与改进。（评价给定的逻辑电路是否经济、合理。）设计步骤用框图表示如下:

A?B (A^)C i+AB C (A^B)C f +AB = (A^B)C i +AB 一位二进制加法器。 A 为被加数， B 为加数, C,为低位的进位数。 S 为本位之和， C 。是本位向高位的进 位数。 ? 真值表 A^B 0 0 7 0 1 1 0 0 0 0 0 0 0 0 1 0 0 1 0 1 s (A?B)C Z 0 0 1 0 1 0 0 1 1 0 0 1 0 1 A?B?C. AB T" 0 0 0 0 0 0 0 0 1 0 1 Co P 0 0

数字电路与逻辑

数字电路与逻辑设计试题

华南农业大学期末考试试卷（A卷） 2005学年第二学期考试科目：数字电路与逻辑设计Ⅱ_ 考试类型：（闭卷）考试时间： 120__ 学号姓名年级专业____________ 题号一二三四五总分 得分 评阅人 一．选择题（下列每题有且仅有一个正确答案，每题2分，共20分） 1．把一个五进制计数器与一个四进制计数器串联 可得到进制计数器。 A.4 B.5 C.9 D.20 2．下列逻辑电路中为时序逻辑电路的 是。 A.变量译码器 B.加法器 C.数码寄存 器 D.数据选择器 3．N个触发器可以构成最大计数长度（进制数） 为的计数器。 第 2 页共 9 页

A.N B.2N C.N2 D.2N 4．GAL是指。 A.通用阵列逻辑 B.专用集成电路 C.可编程逻辑阵列 D.通用集成电路 5．若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用个触发器。 A.2 B.3 C.4 D.10 6．随机存取存储器具有功能。 A.读/写 B.无读/写 C.只读 D. 只写 7．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容。 A.全部改变 B.全部为0 C.不 可预料 D.保持不变 第 3 页共 9 页

8．随机存取存储器RAM中的内容，当电源断掉后 又接通，存储器中的内容。 A.全部改变 B.全部为1 C.不确定 D.保持不变 9．一个容量为512×1的静态RAM具有。 A.地址线9根，数据线1根 B.地址 线1根，数据线9根 C.地址线512根，数据线9根 D.地址 线9根，数据线512根 10．PROM的与阵列（地址译码器）是。 A.可编程阵列 B.不可编程阵列 C.可编程阵列 D.不可编程阵列 二．分析题（15分） 如图一由JK触发器构成的时序逻辑电路，回答如下几个问题？（共15分） 第 4 页共 9 页

数字电路与数字逻辑》期末考试及答案

《数字电路与数字逻辑》 期末考试试卷 考生注意：1．本试卷共有五道大题，满分100分。 2．考试时间90分钟。 3．卷面整洁，字迹工整。 一、填空题（每小题1分，共20分） 1．将下列二进制数转为十进制数 （1010001）B = （ ）D （ 11 ． 101 ） B = （ ）D 2．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （ +254.25 （ （ ）原码 =（ ） 反码 = （ ）补码 3．把下列4个不同数制的数(76.125)D 、 (27A)H 、 (10110)B 、(67)O 按从大到小的次序排列（ ）> （ ）>( )>( ) 。 4．对于D 触发器，欲使Q n+1=Q n ， 输入D=（ ），对于T 触发器，欲使Q n+1=Q n ，输入T=（ ） 5．一个512*8位的ROM 芯片，地址线为（ ）条，数据线为（ ）条。 6． 对32个地址进行译码，需要 译码器。 0，256K*32 统的最高地址为 8．将下列各式变换成最简与或式的 形式 =+B A （ ） =+B A A （ ） = ++C B C A AB （ ） 9．五级触发器的进位模数最大为（ ）进制。 二、组合电路设计题（每空10分，共20分） 1．用八选一数据选择器74LS151实现逻 辑函数 AC BC AB C B A L ++=),,( （10分） 2、用74LS138设计一个电路 实现函数F = AB+ B C （提示：在74LS138的示意图上直接连线即可）（10分）

三、组合电路分析题（共10分） 已知逻辑电路如下图所示，分析该电路 的功能。 四、分析题（共24分） 1、分析如下的时序逻辑电路图，画出其 状态表和状态图，并画出Q1，Q2 的波形图，Q1Q2初态为00。（14 分） 2、电路如图所示，要求写出它们的输 出函数表达式，化简，并说出它们的逻 辑功能。（10分） 五、设计题（共26分） 1．用JK触发器设计一个“111”序列检 测器，允许重复，要求用一个输出信号 来表示检测结果。（16分） 2、试用74161设计一个同步十进制计数 器，要求采用两种不同的方法。（10分） 《数字电路与数字逻辑》期末 考试答案 一、填空 1、81， 3.625 3、（27A）H>（76.125）D>（67）O>（10110） B 4、Q n, 1 5、9, 8 6、4 7、(3FFF)H 8、B A A+ B AB+ C 9、32进制 二、组合逻辑设计题 1、（5分） F=C B A BC A C AB ABC+ + +=m3d3+ m5d5+m6d6+m7d7 （5分）则d3 d5 d6 d7为1，其他为0，画图略。 2、F= Y3 Y4Y5 Y7 三、组合逻辑分析题。 （5分）F=C B A⊕ ⊕ （5分）异或功能 四、时序电路 1、状态方程：（4分） Q Q Q Q Q Q D Q n n n n n n n K J 2 1 2 2 1 2 1 1 1 1 = + = = = + + 画波形图（2分） 2、L= = （4分）； C 1 =AB+（A+B）C（4分）； 全加器（2分） 五、 1、设计题

数字逻辑电路试卷(附答案)

1．逻辑函数的两种标准形式分别为。 2．将2004个“1”异或起来得到的结果是（0）。 3．半导体存储器的结构主要包含三个部分，分别是（译码器）、（存储阵列）、（控制逻辑）。 4．A/D转换的四个过程是采样、保持、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。 5．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（5/128）v；当输入为10001000，则输出电压为（5*136/128）v。 6．就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。 7．（61. 5)10 == (3D.8)16 = (10010001.1000)5421BCD； 8．已知某74ls00为2输入4与非门，I OL=22mA，I OH=2mA，I IL=2mA，I IH=40μA，则其低电平输出的扇出系数N OL=（11），其高电平输出的扇出系数N OH=（50）； 9．函数的最小项表达式为F=（4.5.7），最大项表达式为（0.1.2.3.6） 10. 根据对偶规则和反演规则，直接写出的对偶式和反函数， Fd =（)，=()； 11． 12．已知X=（-17），则X的8位二进制原码为（10001001），其8位二进制补码为（11110111）； 13．T' 触发器的次态方程是（Qn+1 = ~Qn）； 14．D触发器的次态方程是（）； 15．根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现F= （）的情形，则存在1型险象；

数字电子技术第4章_组合逻辑电路习题解答

习题 4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。 习题4.1图 解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能 4.2分析图所示电路，写出输出函数F 。 习题4.2图 解：[]B A B B B A F ⊕=⊕⊕⊕=)( 4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟． 图 解：B A B A B A AB B AB A AB B AB A F ⊕=?=???=???= 4.4由与非门构成的某表决电路如图所示。其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。 （1） 试分析电路，说明决议通过的情况有几种。 （2） 分析A 、B 、C 、D 四个人中，谁的权利最大。 解：（1）ABD BC CD ABD BC CD L ++=??= （2） L B A =1 =1 =1 F F B A

(3)根据真值表可知，四个人当中C 的权利最大。 4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。 习题4.5图 解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕?⊕= (2) 4.6试分析图所示电路的逻辑功能。 习题4.6图 解：（1）ABC C B A F )(++= 10

(2) 电路逻辑功能为：“判输入ABC 是否相同”电路。 4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。 习题4.7图 解：（1）根据波形图得到真值表： C AB BC A C B A F ++= 4.8、设∑=)14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简 单。 1）用与非门实现。 2）用或非门实现。 3) 用与或非门实现。 F C B A

《数字逻辑》考试答案

中国石油大学（北京）远程教育学院 《数字逻辑》期末复习题 一、单项选择题 1. TTL 门电路输入端悬空时，应视为( A ) A. 高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ D ） A ．ABCD B ．D B C A C ．C D AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( D ) A. i i i C B A ⊕⊕ B.i i i i i C B A B A )(⊕+ C.i i i C B A ++ D.i i i B C A )(⊕ 4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量 A. 4 B. 5 C. 10 D. 16 5. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码 A. 4 B. 7 C. 78 D. 10 6. 十进制数25用8421BCD 码表示为（B ） A.10 101 B.0010 0101 C.100101 D.10101 7. 常用的BCD 码有（C ） A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（C ） A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ D ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的 10. 逻辑函数的真值表如下表所示，其最简与或式是（C ）

A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。 A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则 12．已知函数E)D (C B A F +?+=的反函数应该是( A ) 。 A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?= D. [] )E D (C B A F +?+?= 13．组合逻辑电路一般由（ A ）组合而成。 A 、门电路 B 、触发器 C 、计数器 D 、寄存器 14．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。 A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换 B 、原变量换成反变量，反变量换成原变量 C 、变量不变 D 、常数中的“0”换成“1”，“1”换成“0” 15．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。 A. AB+AC+AD+AE B. A+BCED C. (A+BC)(A+DE) D. A+B+C+D+E 16．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 17．逻辑表达式A+BC=（ C ）

数字电路组合逻辑电路

模块6 组合逻辑电路 一、判断题 1. 组合逻辑电路具有记忆功能。（） 2. 组合逻辑电路是由集成运放大器所组成的。（） 3. 组合逻辑电路的读图就是分析电路所能实现的逻辑功能。（） 4. 组合逻辑电路的设计就是根据功能要求设计逻辑电路。（） 5. 组合逻辑电路读图的第一步是根据实际问题建立真值表。（） 6. 组合逻辑电路的输出取决于该时刻的输入。（） 7. 触发器是一种常见的组合逻辑电路。（） 8. 编码器属于组合逻辑电路。（） 9．编码器的功能是将输入端的各种信号转换为二进制数码。 ( ) 10．译码器的功能是将二进制码还原成给定的信息符号。 ( ) 11. 在3位二进制编码器中，输入信号为8位二进制代码，输出为3个特定对象。( ) 12.在8421BCD编码器中，其输出端为BCD码。（） 13. 8421BCD编码器，有10个输入端，BCD码由4个输出端口输出。（） 14. 在编码器中，两个输入信号同时有效时，必须采用优先编码器。（） 15. 编码器的输入端与输出端的数量是相同的。（） 16. BCD编码器的输出，是以二进制形式表达十进制数码。（） 17.普通编码器允许同时输入多个输入信号。（） 18. 显示译码器的功能是将二进制码复原为十进制码。（） 19. 显示器的作用仅显示数字。（） 20. 译码器是由逻辑门电路所构成的。（） 21. 在输入端信号消失后，译码器的输出仍然维持不变。（） 22. 74LS138集成电路是3线—8线译码器。（） 23. 数码管某几个发光二极管损坏，会引起显示缺段的现象。（） 24. 2位二进制代码可以表示4种输入组合。（） 25. 显示译码器的作用是将输入端的BCD码译成驱动数码管的信号。（）二、单项选择题 1. 组合逻辑电路的功能是。 A．放大数字信号 B．实现一定的逻辑功能 C．放大脉冲信号 D．存储数字信号 2．组合逻辑电路中一般不包括以下器件。 A．与门 B．非门 C．放大器 D．或非门3．不属于组合电路表达方式的一项是。 A．真值表 B．逻辑电路 C．逻辑函数表达式 D．二进制代码 4．关于组合逻辑电路不正确的表述是。 A．组合逻辑电路是由逻辑门电路所组成 B. 组合逻辑电路不可以作为存储信号的记忆元件 C. 组合逻辑电路的输出取决于输入状态 D. 组合逻辑电路的输出与以前状态有关 5．组合逻辑电路是属于。 A．数字电路 B. 模拟电路与门电路的组合 C. 模拟电路 D. 数字与模拟电路的组合 6．优先编码器同时有两个输入信号时，是按的输入信号编码。 A．高电平 B．低电平 C．高优先级 D．高频率7．要完成二进制代码转换为十进制数，应选择的电路是。 A．译码器 B．编码器 C．数据选择器 D．数据分配器 8．半导体数码管是由排列成显示数字。 A．小灯泡 B．液态晶体 C．辉光器件 D．发光二极管 9. 一个输出n位代码的二进制编码器，可以表示种输入信号。 A. 2n B. 2n C. n2 D. n

东师《数字电路与数字逻辑》19春在线作业1

(单选题)1: 下列不属于简单PLD的是（） A: PLA B: PAL C: GAL D: CPLD 正确答案: (单选题)2: 无论是那一种ADC，都是要把() A: 离散的模拟量转换成连续的数字量 B: 离散的模拟量转换成离散的数字量 C: 连续的模拟量转换成离散的数字量 D: 连续的模拟量转换成连续的数字量 正确答案: (单选题)3: ISP工程KIT是基于（）编程接口实现的 A: PC串行I/O B: PC并行I/O C: 端口号 D: 存储器地址 正确答案: (单选题)4: 一个容量为1K*8的存储器有（）个存储单元 A: 8 B: 8K#8000 C: 8192 正确答案: (单选题)5: 在外加触发信号有效时，电路可以触发翻转，实现()。A: 置0 B: 置1 C: 置0或置1 正确答案: (单选题)6: 多余输入端可以悬空使用的门是（）。 A: 与非门 B: TTL与非门 C: 或非门 D: 亦或门 正确答案: (单选题)7: 寄存器是用来暂存数据的()部件。 A: 物理 B: 物理和逻辑 C: 逻辑

(单选题)8: 二进制数100111011转换为八进制数是：() A: 164 B: 543 C: 473 D: 456 正确答案: (单选题)9: 组合电路是由（）。 A: 门电路构成 B: 触发器构成 C: A和B 正确答案: (单选题)10: 用二进制码表示指定离散电平的过程称为（） A: 采样 B: 量化 C: 保持 D: 编码 正确答案: (多选题)11: ROM的一般结构由哪几部分组成（） A: 地址译码器 B: 指令译码器 C: 存储矩阵 D: 读出电路 正确答案: (多选题)12: PLD编程连接点有哪几种形式() A: 固定连接 B: 不固定连接 C: 编程连接 D: 不连接 正确答案: (多选题)13: 基本RS触发器用两个输入端分别加有效信号（在这里低电平有效）可使触发器直接（）。 A: 置0 B: 置1 C: 置-1 正确答案: (多选题)14: 根据输出信号的特点可将时序电路分为()

数字逻辑电路汇总

(2分)正逻辑是指 C. 高电平用“1”表示，低电平用“0”表示 (2分)五个D触发器构成环形计数器，其计数长度为 B. 10 (2分)一个T触发器，在T=1时，来一个时钟脉冲后，则触发器（） D. 翻转 (2分)数字电路中的三极管工作在 C. 饱和区或截止区 (2分)当用异步I/O输出结构的PAL A. 组合逻辑电路 (2分)用输出低点平有效的3/8译码器和逻辑门实现某一逻辑函数 A. 一定用与门 (2分)按计数过程中数字增减趋势，计数器可分为加法计数器，可逆计数器和 A. 减法计数器 (2分)五个D A. 5 (2分)四位比较器（74LS85）的三个输出信号A〉B，A=B，A＜B中，只有一个是有效信号时，它呈现 B. 低电平 (2分)测试放大电路输出电压幅值与相位的变化，可以得到它的频率响应，条件是 A. 输入电压幅值不变，改变频率 (2分)下列说法正确的是（） D. 竞争－冒险一般是由于信号传输延迟时间不一致引起的 (2分)为实现将JK触发器转换为D A. J=D,K=D (2分)合逻辑电路的有 D. 寄存器 (2分)三态门输出端的三种状态分别是高电平状态，低电平状态和

C. 高阻抗输出状态 (2分)存在约束条件的触发器是 C. JK触发器 (2分)欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是（） B. 6 (2分)所谓三极管工作在饱和状态，是指三极管 C. 发射结反偏置，集电结正偏置 (2分)下列说法是正确的是 A. 施密特触发器的回差电压ΔU=UT+-UT- (2分)一个触发器可记录一位二进制代码它有（）个稳态 C. 2 (2分)一个8选一数据选择器的数据输入端有（）个 E. 8 (3分)欲使JK触发器按Qn + 1=Qn JK触发器的输入端 A. J=K=1 C. J=Q,K=Q D. J=Q,K=1 E. J=1,K=Q (3分)PLD器件的基本结构组成有 A. 与阵列 B. 或阵列 C. 输入缓冲电路 D. 输出电路 (3分)下列说法正确的是（） A. 存储器容量等于字线×位线 C. 试用1024×4位的RAM构成4096×4位的存储单元，需要进行字扩展 D. 试用1024×4位的RAM构成4096×16位的存储单元，需要16片RAM (3分)逻辑表达式Y=AB可以用（CD）实现 C. 正与门