阻抗制作规范 CAM
保证特性阻抗板工程设计和制作质量。
2.0 适用范围：
适用于特性阻抗板的工程设计和制作。
3.0 职责：
3.1 工程设计人员采用CITS25或SI6000软件进行辅助设计；
3.2 工程设计阻抗值应保证在阻抗要求值的+/-5%之内，不在公差范围之内的均不合格；
3.3 工程人员负责阻抗板工程制作处理；
3.4 工程QA人员负责对阻抗设计和制作的检查；
3.5 资料室人员负责菲林的检查。
4.0 阻抗测试合格标准：
4.1阻抗要求值50以下，则其允许公差为+/-5欧姆；
4.2阻抗要求值50以上，则其允许公差为+/-10%；
4.3不在公差范围之内的均判定为不合格；
4.4测试有效位置为测试附连片的3-7 INCH处，单点均在范围内视为合格。
5.0 制作程序：
5.1工程人员根据顾客资料中提供的设计参数，采用CITS25或SI6000进行阻抗值计算，确定能否满足顾客阻抗值要求，若能满足其要求，按正常制作程序进行即可；若不能满足顾客阻抗值要求，则需要考虑重新设计及与顾客沟通确认设计参数，其具体的操作参照《非常规合同评审规范》；
5.2工程人员确定好各参数，则在制作工程文件时按顾客要求的参数或经顾客确认的参数和《工程MI制作规范》制作工程资料，并填写《制造说明》、《特性阻抗制造说明》中的相应项目。
6.0 规范内容：
6.1阻抗设计相关参数：
6.1.1介质层厚度与介电常数(生益材料):
6.1.1.1半固化片的厚度参数表：
介质厚度HOZ
Copper/Gnd Gnd/Gnd Copper/Signal Gnd/Signal Signal/Signal
1080 2.8 2.6 2.5 2.4 2.2
2116 4.6 4.4 4.2 4.0 3.8
7628 7.3 7.0 6.8 6.7 6.6
1OZ
1080 2.8 2.6 2.5 2.4 2.2
2116 4.5 4.3 4.1 3.9 3.7
7628 7.1 6.8 6.6 6.5 6.4
如果介质在HOZ和1OZ铜箔之间，其厚度按HOZ情况计算。
介质厚度2OZ
Copper/Gnd Gnd/Gnd Copper/Signal Gnd/Signal Signal/Signal
1080 2.6 2.4 2.3 2.1 1.9
2116 4.2 4 3.8 3.5 3.3
7628 6.8 6.5 6.3 6.1 6
1080 2.4 2.2 2.1 1.8 1.6
2116 4 3.8 3.6 3.2 3
7628 6.5 6.2 6 5.7 5.6
备注:GND层为大约占铜面积65%以上之大铜面层。
6.1.1.2芯板厚度参数表：(按35um厚度基铜时的计算值)
芯板0.13 0.21 0.25 0.36 0.51 0.71 0.80 1.0 1.2 1.6 2.0 2.4 2.5
厚度(mm)(((mm) 0.13 0.21 0.25 0.36 0.51 0.71 0.73 0.93 1.13 1.53 1.93 2.33 2.43
mil 5.12 8.27 9.84 14.17 20.08 27.95 28.74 36.61 44.49 60.24 75.98 91.73 95.67
6.1.1.3介电常数：
不同的组合介质、厚度介电常数：
对介电常数的取值，关键看其介质的厚度（H值）来查找其对应的介电常数，可以按最接近的原则进行选择。如果顾客提供板材，则按顾客提供板材的介电常数取值。
芯板厚度（mm）配料结构介电常数
0．10 2116*1 4．5
0．13 4．3
0．15 1080*2 4．2
0．18 1080*1+2116*1 4．3
0．20 2116*2 4．5
0．25 1080*1+7628*1 4．4
0．30 2*2116+1080*1 4．3
0．36 2*7628 4．6
0．46 2*7628+2116*1 4．5
0．51 4．5
0．66 7628*3+1080*2 4．4
0．71 4．4
0．8 4．5
1．0 4．7
1．2 4．7
1．5 4．7
1．6 4．7
2．0 4．7
2．4 4．7
2．5 4．7
6.1.2线宽/线距
常规下侧蚀因子在2.0—2.5左右。为了方便计算，在常规板制作计算时，使用计算线宽如下表：（对于非常规铜厚时则需要参考侧蚀因子进行计算及与工艺人员进行确认）。使用计算间距为顾客设计间距或经顾客确认后调整的间距。
层线宽基铜厚(um) 上线宽(mil) (W) 下线宽(mil)(W1)
内层18 W0-0.5 W0
35 W0-1 W0
外层18 W0-1 W0
35 W0-0.8 W0-0.5
（注：W0为顾客原设计线宽或经顾客确认后调整的线宽）
6.1.3铜厚
常规下，内层基铜厚为1OZ、.15dl，外层基铜铜厚为HOZ。
外层基铜铜厚（mil）0.7 1.37 2.75
计算铜厚（mil）1.9 2.56 3.94
常规情况下内层铜厚的计算考虑到刷板等因素对铜厚的影响，按以下方式取值：内层基铜铜厚（mil）0.7 1.4 2.75
计算铜厚（mil）0.6 1.2 2.55
阻焊厚度为10um对单端的阻抗值影响为1—3ohm（4%—6%），计算时定为减小2ohm，外层设
计计算时采用不盖阻焊的方法进行软件计算，再减去阻焊对阻抗值的影响而得到设计阻抗值。阻焊厚度对差分阻抗影响较大，减小为5—12ohm，计算时采用不盖阻焊的模式来进行计算。阻抗设计模式的选择：
设计模式及判断方法
单端外层不盖阻焊设计模式，软件计算后的值减去2ohm即为设计值
单端内层若单端其叠层上下均存在PLANE层，则采用两PLANE层不对称的内层单端设计模式（Offset Stripline），两PLANE层之间其他的信号层忽略（但在计算H 值时，应包括两PLANE层之间所有信号层的铜厚）；若仅一方向上存在PLANE层，则采用一PLANE层内层单端(Embedded Microstrip)。
差分外层按不盖阻焊设计模式,软件计算后的值减去8ohm即为设计值。
差分内层同单端内层判断，区别仅在于其为差分。
6.2制作阻抗附连片用于阻抗测试：
6.2.1阻抗附连片设计在板边，方向与阻抗线布线方向平行，若阻抗线两个方向，原则上选用短边，但若
短边长度不足9英寸或出现特殊情况如金手指等则将其设计在长边。如图示。
100mil
100mil
6.2.2 阻抗附连片与板平行，距离成品板间距100mil。
6.2.3 测试线设计不小于
7.5英寸,测试孔为PTH孔,钻孔孔径为1.45mm，一般线路焊盘为80mil,而其阻焊盘为88mil,内层隔离焊盘和花焊盘按相关规范设定，要求阻抗最靠近板边的测试焊盘距离板边距离为30mil左右。
6.2.4单端测试要求：测试线对应的测试的孔与PLANE层对应测试的孔中心间距X和Y方向上均为100mil。不可使用差分测试上的一组来设计成为单端测试线。如图示
6.2.5差分测试要求：两差分测试线对应的孔中心间距为200mil，与PLANE层对应的孔中心间距在X和Y方向上均为100mil。
如图示：
6.2.6 一般将外层阻抗线设计靠近板内，单端与差分的阻抗测试线要分开设计。
6.2.7将对应的要求阻抗线的线宽标注在线路旁，方便工序控制及阻抗测试。
6.2.8设计在板边的附连片上的线宽按照下表进行补偿，资料室检查底片线宽保证在+/-0.5mil公差范围内。
基铜厚（um）板内线路补偿值（mil）附连片补偿值（mil）
内层线路18 不补偿0.2
35 0.4 0.4
70 1.0 1.0
外层线路18 0.8-1.0 1.0-1.2
35 1.5 1.7
70 3 3.2
6.2.9附连片上外层线路在不影响阻抗电性能的基材区加入分流块，建议采用方形、80mil大小与间距，但各分流块不可互相连接。
6.2.10附连片上内层信号层有测试要求的孔，设计对应焊盘及测试线连接，其他位置均设计焊盘即可，而接参考PLANE层的孔应与相邻的两个PLANE层都应相连，在其余各PLANE层均应隔离。对于不同信号层共用PLANE层的情况，按不加隔离带处理。
6.2.11附连片的设计注意与板内一致原则，特别是内层正片和外层大铜面的效果。
6.2.12附连片上字符层上应注明板的产品编号，各测试孔所对应连通的层，各层阻抗线的线宽，
以方便测试，并加上实心字符块2个，大小一般为200mil*100mil,用于测试记录理论值与实际测量值。板内与附连片字符层上增加序列号及空心长方框SERIAL NO. ，此长方框的大小为25*10mm，多拼板时每一拼板都要求有，以便板与附连片一一对应追溯。字符层无空间、无字符层及顾客不接受此做法的不增加序列号及长方框。
6.2.13对内层各层其二个屏蔽层都要接上，各层的信号线必须要完全屏蔽。单端的附连边其每端只做一个接屏蔽层接口。
6.2.14对附连边的标注要清楚，所做标记要紧靠测试点处，使其清楚指示位置；在阻抗线组数较少时将各组测试线交叉错开排放，其测试端接口不全放在同一列上；在阻抗线组数较多时，将各组测试线的测试端接口放在同一列上，分两列排放，排列方式的选择遵循总的原则：以设计最小附连片尺寸为佳。
6.2.15外层附连边要加上分流块；附连边与板有效图形的间距不能大于120mil，在板上位置要与内外层的大铜面区保持在同一方向，不能将附连边放在基材空白区多的位置，以防止层压时树脂填充不好，铜箔延展性受阻，板起皱。
7.0 相关文件
7.1非常规合同评审规范
7.2工程MI制作规范
8.0 相关记录
8.1制造说明
8.2特性阻抗制造说明
压合设计制作规范
文件撰写及修订履历
1.0 目的 规范压合工序设计规范,确保压合工序品质。 2.0 范围 适用于深圳崇达多层线路压合工序，主要是指层压能力、板边留边、SET边设计、假铜添加、
压合工具孔设计、半固化片选择、层压结构设计、压合粗锣模制作、成型防爆槽制作、烘板流 程要求。 3.0 权责 工艺部：更新制作能力，制定并不断完善设计规范，解决该规范执行过程中出现的问题。 设计部：按照工艺要求设计并制作相关工具，及时反馈执行过程中出现的问题；负责对工程设计及成型锣带进行监控，及时提出相关意见或建议。 品保部：发行并保存最新版文件。 制造部：依照设计部设计资料进行生产制作，及时反馈生产过程中出现的问题。 4.0 作业内容 4.1 层压 4.1.1 层压能力（缺失） 4.1.2 完成板厚及公差: 4.1.3 翘曲度：≤0.75%，最小0.5%。（这里表达什么意思） 注：对于不对称结构（包括芯板、PP、残铜率等因素）的板，出MI时须通知研发确认层压结构。如一款板中 存在多种不对称因素问题，制作难度不累加。 4.2 板边留边
4.2.1 多层板板边规定： 注： 1、负片流程制作的板、HDI 、机械盲孔板不需按上表规定制作，板边宽度设计保证尺寸留大（只 大不小原则） 2、用PIN-LAM 压合的板子最大留边不做限制。 3、假盲孔结构设计的四层板板边按5-6层标准设计板边留边。 4、模冲板时加边不能超过20mm ，防止冲板时被模具导柱挡住而不能冲板。 5、多层板板边尺寸留边如果在上述规定减少1-2MM 可提升利用率8%以上需提出研发评估。 4.3 SET 边设计 4.3.1 层偏测试模块（Coupon ） 4.3.1.1 层偏测试模块的位置：在板的两个对应角上做模块 图5：层偏测试模块位置图 4.3.1.2 层偏测试模块（Coupon ）尺寸： 最大4mm × 15mm 4.3.1.3 层偏测试模块（Coupon ）具体设计内容 A. 设计图案如下图6： 图6：层偏测试模块 B. 用于测试层偏的7个孔孔径为1.06mm ； C. 内层Clearance 单边依次为0、0.076mm 、0.1mm 、0.125mm 、0.15mm 、0.175mm 、0.2mm 。所有层
PCB的阻抗设计
PCB的阻抗设计 1、阻抗的定义: 在某一频率下，电子器件传输信号线中，相对某一参考层，其高频信号或电磁波在传播过程中所受的阻力称之为特性阻抗，它是电阻抗，电感抗，电容抗……的一个矢量总和。 当信号在PCB导线中传输时，若导线的长度接近信号波长的1/7，此时的导线便成为信号传输线，一般信号传输线均需做阻抗控制。PCB制作时，依客户要求决定是否需管控阻抗，若客户要求某一线宽需做阻抗控制，生产时则需管控该线宽的阻抗。 当信号在PCB上传输时，PCB板的特性阻抗必须与头尾元件的电子阻抗相匹配，一但阻抗值超出公差，所传出的信号能量将出现反射、散射、衰减或延误等现象，从而导致信号不完整、信号失真。 2、计算阻抗的工具： 目前大部分人都用Polar软件：Polar Si8000、Si9000等。 常用的软件阻抗模型主要有三种: （1）特性阻抗，也叫单端阻抗；（2）差分阻抗，也叫差动阻抗；（3）共面阻抗，也叫共面波导阻抗，主要应用于双面板阻抗设计当中。
选择共面阻抗设计的原因是：双面板板厚决定了阻抗线距离，下面的参考面比较远，信号非常弱，必须选择距离较近的参考面，于是就产生了共面阻抗的设计。 3、安装软件Polar Si9000，然后打开Polar Si9000软件。熟悉一下常用的几个阻抗模型： （1）下图是外层特性阻抗模型（也叫单端阻抗模型）：
（2）下图是外层差分阻抗模型： （3）内层差分阻抗模型常用以下三种：
下面是共面的常用模型： （4）下图是外层共面单端阻抗模型： （5）下图是外层共面差分阻抗模型：
4、怎样来计算阻抗？ 各种PP及其组合的厚度，介电常数详见PP规格表，铜厚规则按下图的要求。
阻抗板生产制作规范
制作工艺H1变化较小，对阻抗的波动影响不大。一般情况下基材25um时成品厚度为 23-25um之间。 ⑥C1、C2、C3是覆盖膜压合后在信号线及信号信层基材PI表面的厚度。对阻抗有一定的 影响。由材料厚度决定,对改善阻抗关系帮助较小。 5.2.2 B类，阻抗线背面主为为PI基材，没有铜皮或网格 此类结构阻抗值比A类明显大很多。此类结构的差分阻抗模型中，台虹无胶基材Er1取 3.5计算。CEr取3.8进行模拟计算。模拟计算时，覆盖膜FHT0520时 H1取24um，T1取17um，
6.3.1沉铜后需检查背光，背光级数要求9.5级以上。 6.3.2闪镀铜需要检首挂板的输出电流，要求与设定电流一致，偏差在±10%之内可接受。每个缸 均需要测量。 6.3.3闪镀铜后，需抽测5%的面铜厚度，要求控制在2--6um之间。同时首板需要检测孔铜厚度。 6.3.4图形电镀时，需严格控制二次铜厚度，要求孔铜总厚度在8-15um即可（特殊要求除外）。 因此二次镀铜只需电6-10um即可，要防止二次镀后孔环位置的高低差过大，导致做线路时， 孔环位置断颈而开路。一次铜与二次铜之间的高低差不得超过15um。首板需要检测此数据。 取1PNL测5个点。取4个角及中间测量，优先取切片孔。 6.3.5电镀阻抗板每款更换型号时需进行首挂板随机抽取1PNL、3个切片确认孔铜、面铜及孔环 高低差是否合格,不合格时需及时调整参数。 6.4流程(菲林房)及湿流程(DES)： 6.4.1贴膜： 6.4.1.1贴膜需根据板的最小线间距选择干膜，线间距≤60um时，选用20或25um厚的干膜。反 闪镀菲林时选用25或30um干膜. 6.4.1.2贴膜人员需要将选用的干膜规格厚度标注在流程卡贴膜位置，以便显影人员根据干膜厚 度设定显影速度。 6.4.2曝光： 6.4.21针对阻抗板，干流程需先要做首板，首板取2PNL经曝光、显影、蚀刻后测量阻抗值后才 算完成，显影后需要测量线宽及线间距,要求线宽在菲林值正±10%之内。线间距在菲林要 求值的±0.015mm之内。D1在±0.015mm.之内。阻抗值合格后可方批量对位曝光。工程需 在蚀刻后注明要求的阻抗值范围。此首板的目的是确认菲林及研发设计是否正确。 6.4.2.2曝光生产过程中，每生产1PNL板用粘尘辘清洁菲林一次；每生产曝光5次用酒精对曝光 玻璃、麦拉清洗一次，每生产50PNL菲林进行检查一次、每生产100PNL更换一次沾尘纸。 每1小时清浩一次对位光台。
PCB的阻抗控制
浅谈PCB的阻抗控制 随着电路设计日趋复杂和高速，如何保证各种信号（特别是高速信号）完整性，也就是保证信号质量，成为难题。此时，需要借助传输线理论进行分析，控制信号线的特征阻抗匹配成为关键，不严格的阻抗控制，将引发相当大的信号反射和信号失真，导致设计失败。常见的信号，如PCI总线、PCI-E总线、USB、以太网、DDR内存、LVDS信号等，均需要进行阻抗控制。阻抗控制最终需要通过PCB设计实现，对PCB板工艺也提出更高要求，经过与PCB厂的沟通，并结合EDA软件的使用，我对这个问题有了一些粗浅的认识，愿和大家分享。 多层板的结构： 为了很好地对PCB进行阻抗控制，首先要了解PCB的结构： 通常我们所说的多层板是由芯板和半固化片互相层叠压合而成的，芯板是一种硬质的、有特定厚度的、两面包铜的板材，是构成印制板的基础材料。而半固化片构成所谓的浸润层，起到粘合芯板的作用，虽然也有一定的初始厚度，但是在压制过程中其厚度会发生一些变化。 通常多层板最外面的两个介质层都是浸润层，在这两层的外面使用单独的铜箔层作为外层铜箔。外层铜箔和内层铜箔的原始厚度规格，一般有0.5OZ、1OZ、2OZ（1OZ约为35um 或1.4mil）三种，但经过一系列表面处理后，外层铜箔的最终厚度一般会增加将近1OZ左右。内层铜箔即为芯板两面的包铜，其最终厚度与原始厚度相差很小，但由于蚀刻的原因，一般会减少几个um。 多层板的最外层是阻焊层，就是我们常说的“绿油”，当然它也可以是黄色或者其它颜色。阻焊层的厚度一般不太容易准确确定，在表面无铜箔的区域比有铜箔的区域要稍厚一些，但因为缺少了铜箔的厚度，所以铜箔还是显得更突出，当我们用手指触摸印制板表面时就能感觉到。 当制作某一特定厚度的印制板时，一方面要求合理地选择各种材料的参数，另一方面，半固化片最终成型厚度也会比初始厚度小一些。下面是一个典型的6层板叠层结构： PCB的参数： 不同的印制板厂，PCB的参数会有细微的差异，通过与上海嘉捷通电路板厂技术支持的沟通，得到该厂的一些参数数据： 表层铜箔：
阻抗控制设计归类
阻抗控制设计 1.常见的单端(线)阻抗计算模式 1）Surface Micro strip：外层阻焊前阻抗计算(外层到VCC/GND) 2）Coated Microstrip：外层阻焊后阻抗计算(外层到VCC/GND) 3)Embedded Microstrip：与外层相邻的第二个线路层阻抗计算（例如一个6层板,L1、L2均为线路层,L3为GND或VCC层,则L2层的阻抗用此方式计算.） 4)Offset stripling：两个VCC/GND夹一个线路层之阻抗计算 5)Offset stripline：两个VCC/GND夹两个线路层之阻抗计算; 例如一个6层板，L2,L5层为GND/VCC，L3,L4层为线路层需控制阻抗. 2.常见的差分(动)阻抗计算模式： 1)Edge-coupled Surface Microstrip:外层阻焊前差动阻抗计算(外层到VCC/GND) 2)Edge-coupled Coated Microstrip:外层阻焊后差动阻抗计算(外层到VCC/GND) 3)Edge-coupled Embedded Microstrip:与外层相邻的第二个线路层差动阻抗计算(外层，阻抗层，VCC/GND) 4）Edge-coupled Offset stripline：两个VCC/GND夹一个线路层之阻抗计算 5）Edge-coupled Offset stripline：两个VCC/GND夹两个线路层之阻抗计算:例如一个6层板,L2、L5层为GND/VCC,L3、L4层为线路层需控制阻抗 6）Edge-coupled Offset stripline：两个VCC/GND夹两个线路层之阻抗计算:例如一个6层板,L2、L5层为GND/VCC,L3、L4层为线路层需控制阻抗（含线间填充树脂） 3.常见的共面阻抗计算模式： 1）Surface coplanar waveguide：外层蚀刻后单线共面阻抗，参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。而次外层（innerlayer2）为线路层，非GND/VCC（即非参考层）。 2）Coated coplanar strips：：阻焊后单线共面阻抗，参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。而次外层（innerlayer2）为线路层，非GND/VCC（即非参考层）。 3）Surface coplanar waveguide with ground：外层蚀刻后单线共面阻抗，参考层为同 一层面的GND/VCC和次外层GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。 4）Coated coplanar waveguide with grond：阻焊后单线共面阻抗，参考层为同一层面 的GND/VCC和次外层GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。 5）Embedded coplanar waveguide：内层单线共面阻抗，参考层为同一层面的GND/VCC（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。而与其邻近层为线路层，非GND/VCC。6）Embedded coplanar waveguide with ground：内层单线共面阻抗,参考层为同一层面的GND/VCC及与其邻近GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。 7）Offset coplanar waveguide：内层单线共面阻抗,参考层为同一层面的GND/VCC及与其
盖板涵设计规范
盖板涵设计规范
盖板涵设计规范 篇一：钢筋混凝土盖板涵设计规范 设计说明 一、技术标准与设计规范： 1、交通部部颁标准《公路工程技术标准》JTJ 001-97 2、交通部部颁标准《公路桥涵设计通用规范》JTJ 021-89 3、交通部部颁标准《公路砖石及混凝土桥涵设计规范》JTJ 022-85 4、交通部部颁标准《公路桥涵地基及基础设计规范》JTJ 024-85 5、交通部部颁标准《公路桥涵施工技术规范》JTJ 041-2000 二、技术指标 1、净跨径：1.5、2.0、2.50、3.00、4.00米 2、斜度：0o、10o、20o、30o、40o（涵洞轴线与路线法线之夹角） 3、荷载等级：汽车——20级，挂车——100；汽车——超20级，挂车——120 4、涵洞净跨径、净空及地基土的容许承载力： 三、主要材料 四、设计要点 1、盖板采用简支板计算图式进行设计。按承载能力极限
状态和正常使用极限状态分别 进行计算和验算。 2、盖板的计算高度按d1计，为提高盖板强度在盖板跨中加厚为d2。预制盖板宽度为 99cm。 3、盖板底层设受力主筋，顶层设架立钢筋，各种钢筋沿板长和板宽方向均匀布置。 4、当涵洞为斜交时，涵身部分中板以正交预制板铺设，二端洞口部分以梯形现浇钢筋混凝土板构成，梯形板支撑端短边长度99Ld50(cm)，钢筋构造见相应图纸。 5、路面车辆活荷载对涵顶的压力按30 o 角进行分布；填土内摩擦角为35 o，土容重 18KN/m。 6、涵台的计算按四铰框架模式进行。 7、当涵洞跨径L<2.0M时，支撑梁可采用块石砌筑。L=2.0M时宜采用钢筋混凝土浇 筑。 8、当涵洞过水流量按无压力式涵洞设计。确定涵底坡度时，一般应小于本图册水力计 算表中设定流速下的最大坡度imax，同时应大于表中的临界坡度Ik。当设计涵底坡度小于临界坡度时，泄水能力应予折减。 9、图册中涵洞洞口形式均采用八字墙式，如采用其它形
金手指板设计规范
金手指板设计规范 1.最小金手指距离：6mil； 2.最大板尺寸：21.5" X 24.5"，最小板尺寸：8" X 11"； 3.斜边角度公差：+/-5度，余厚公差：+/-5mil；
二、询问时，检查的项目 1.若不确定哪些区域需要斜边需问客 2.有无定义斜边角度及余厚； 3.注意检查斜边时是否会伤及非斜边区域；最小和最大的斜边刀具分别为 3.0mm&6.35mm.如果斜边区域周围凹槽宽度小于3.00mm。则建议允许伤及非斜边 区域 4.检查客户设计的外形排板图，斜边区域要朝外，两单元之间要在同一平面视图180 度旋转放置。以利于斜边。 5.内、外层斜边露铜时必须问客，当客户无特殊要求且金手指已延伸到板外，原则上 按客户的资料做,金手指斜边允许露铜.除非客户有特殊要求。 6.注意短手指是否能镀上金，一般客户设计的短手指时都是通过孔与其他引线相连镀 金，若短手指须加引线时必须问客； 7.金手指边与VIA孔的小距离≥0.8mm，可以保证VIA孔不会镀上金，如果小于 0.8mm时则应出Query给客确认是否允许VIA孔上金。否则需要采用插架烘压或 者蓝油丝印等特殊做法，需特别注明。 8.若贴胶纸区域有设计光学点时，建议客户改表面处理为沉金+金手指，或允许光学 点不做表面处理。 9.金手指间设计有绿油桥时建议客户取消； 10.若设计为重钻电镀引线检查重钻后是否伤及金手指。 三、MI时应注意的项目 1.注意金手指在生产panel拼图时能否镀上金，需要满足以下两个条件： （1）目前公司能力为：有效镀槽深的高度为：10"(max.)，也就是说处 在液面下最上排手指顶端距离下面板边≤9″范围内的金手指才 可以镀上金。 （2）夹板区高度为：10"(min.)。处在液面下的最上排手指顶到上板边 的距离≥10＂才可以镀上金。
PCB阻抗控制
PCB阻抗 PCB阻抗控制，在PCB设计中经常遇到阻抗计算，但是我不明白阻抗计算是计算整板PCB的阻抗还是几个部分的阻抗PCB阻抗，在PCB设计中经常遇到阻抗计算，但是我不明白阻抗计算是计算整板PCB的阻抗还是几个部分的阻抗：如我有差分阻抗，单线阻抗。那到底该采用哪些数值呢？可能几个部分的阻抗都不一样在同一PCB板上？这样的话该计算哪个阻抗来作为PCB的阻抗呢！ 针对不同的PCB布线部分有不同的阻抗设计要求；如DDR与DSP的接口连线，其数据线，时钟线，控制线等，均有相应的阻抗设计要求，需要根据相应元件特性及数据传输速度等要求，通过SIMULATION获得相应的线径及线长，使得前后级连线阻抗匹配，使信号完整性最佳。 是不是每个地方阻抗不一样，我得告诉PCB厂商，这个地方阻抗做多少，哪个地方阻抗做多少啊，比如：USB2.0差分做成90欧姆，DDR与DSP连接线做成多少欧姆，和时钟线做成多少欧姆等等啊?这样的话是不是要详细说明多处的阻抗要求。 关键布线部分是要给出详细的设计要求的，设计时的阻抗大小，是通过仿真软件，使信号完整性达到最好状态下，得到的。根据仿真结果，可以得到该信号线的线长，线宽，线间距，在那层布线，串接多大的匹配电阻等要求，然后仿真设计人员将此仿真结果交给PCB LAUOUT设计人员，PCB LAUOUT设计人员会根据此要求进行PCB布线设计，设计完毕后的PCB文件生成为GERBER文件，送给PCB制造厂商即可制造出相应的PCB。 1.阻抗控制是控制信号线的阻抗，不是整板PCB的阻抗 2.差分阻抗是两条差分信号的阻抗，单线阻抗是单一信号的阻抗。如USB 2.0要做差分90欧姆，射频信号线一般做单线50欧姆等等。哪些线要做阻抗控制，控制为多少，一般每个硬件平台都有自己的要求。 3.没有PCB阻抗这种说法，只有信号的阻抗。 电路设计中，差分信号的两条差分线能不能交换顺序？ 题目说的有些笼统，主要是想知道哪些是可以交换的，为什么，哪些是不可以交换的，又是为什么？还有差分线之间跨加100ohm或12 0ohm的电阻的作用是什么，是阻抗匹配还是将电流转换为电压？各位大牛，ths了 差分信号实际传输是电压还是电流，什么差分信号，说的通俗一点,差分信号时属于数字信号吗
手机射频之阻抗控制
阻抗控制的目的，便是希望讯号能完全由Source端，传送到Load端，毫无反射，阻抗控制作得越好，其反射就越少[1]。 以RF而言，单端讯号控制为50奥姆，差分讯号控制为100奥姆。至于为何RF 特征阻抗要定为50奥姆? 主要是最大传送功率(30奥姆)与最小Loss(77奥姆)的折衷[2]。
在做阻抗控制之前，要先向PCB厂要迭构数据，才能知道PCB参数。以手机而言，多半为8层板或10层板，8层板多半为3-2-3迭构 或Any Layer
10层板多半为4-2-4迭构 或Any Layer 当然Any Layer在走在线的弹性最大，但是价格最贵。
Trace型式 RF讯号在阻抗控制的型式，多半有4种，单端讯号走表层 单端讯号走内层
差分讯号走表层 差分讯号走内层 将上述四种型式的参数，整理如下: 单端讯号走表层 单端讯号走内层 差分讯号走表层差分讯号走内层 H1 覆膜厚度较大的与参考层距离覆膜厚度较大的与参考层距离H 与参考层距离两层参考层距离与参考层距离两层参考层距离W1 Trace下方宽度Trace下方宽度Trace下方宽度Trace下方宽度 W Trace上方宽度Trace上方宽度Trace上方宽度Trace上方宽度 S 与GND间距与GND间距差分线间距差分线间距 T Trace厚度Trace厚度Trace厚度Trace厚度
单端讯号多半会用Coplanar结构计算，因为与GND的间距，会影响阻抗。而差分讯号与GND的间距，对阻抗影响不大，反而是差分线间距影响较大，所以单端讯号的S，是与GND的间距，而差分讯号的S，是差分线间距。 至于线宽，因为制程缘故，所以洗出来会变梯型，而一般说的线宽，是指W1，而W多半以下式估算阻抗 W = W1 - 1 要注意的是，上式用的单位为mil，而一般计算阻抗时，也多半用mil 。 在此我们利用10层板Any layer来作阻抗控制，
两层板双面板如何控制50欧特性阻抗的设计技巧
两层板（双面板）如何控制50欧特性阻抗的设计技巧 我们都知道，在射频电路的设计过程中，走线保持50欧姆的特性阻抗是一件很重要的事情，尤其是在Wi-Fi产品的射频电路设计过程中，由于工作频率很高（2.4GHz或者5.8GHz），特性阻抗的控制就显得更加重要了。如果特性阻抗没有很好的控制在50欧姆，那么将会给射频工程师的工作带来很大的麻烦。 什么是特性阻抗? 是指当导体中有电子”讯号”波形之传播时，其电压对电流的比值称为”阻抗Impedance”。由于交流电路中或在高频情况下，原已混杂有其它因素(如容抗、感抗等)的”Resistance”，已不再只是简单直流电的”欧姆电阻”(OhmicResistance)，故在电路中不宜再称为”电阻”，而应改称为”阻抗”。不过到了真正用到”Impedance阻抗”的交流电情况时，免不了会造成混淆，为了有所区别起见，只好将电子讯号者称为”特性阻抗”。电路板线路中的讯号传播时，影响其”特性阻抗”的因素有线路的截面积，线路与接地层之间绝绿材质的厚度，以及其介质常数等三项。目前已有许多高频高传输速度的板子，已要求”特性阻抗”须控制在某一范围之内，则板子在制造过程中，必须认真考虑上述三项重要的参数以及其它配合的条件。 两层板如何有效的控制特性阻抗？ 在四层板或者六层板的时候，我们一般会在顶层（top）走射频的线，然后再第二层会是完整的地平面，这样顶层和第二层的之间的电介质是很薄的，顶层的线不用很宽就可以满足50欧姆的特性阻抗（在其他情况相同的情况下，走线越宽，特性阻抗越小）。 但是，在两层板的情况下，就不一样了。两层板时，为了保证电路板的强度，我们不可能用很薄的电路板去做，这时，顶层和底层（参考面）之间的间距就会很大，如果还是用原来的办法控制50欧姆的特性阻抗，那么顶层的走线必须很宽。例如我们假设板子的厚度是
PCB阻抗控制解决方案
PCB阻抗控制解决方案 随着PCB 信号切换速度不断增长，当今的PCB 设计厂商需要理解和控制PCB 迹线的阻抗。相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。 在实际情况中，需要在数字边际速度高于1ns或模拟频率超过300Mhz时控制迹线阻抗。PCB 迹线的关键参数之一是其特性阻抗（即波沿信号传输线路传送时电压与电流的比值）。印制电路板上导线的特性阻抗是电路板设计的一个重要指标，特别是在高频电路的PCB设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。这就涉及到两个概念：阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。 阻抗控制 阻抗控制（eImpedance Controling），线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为阻抗控制。 PCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。影响PCB走线的阻抗的因素主要有：铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。PCB 阻抗的范围是25 至120 欧姆。 在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。迹线和板层构成了控制阻抗。PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定： 信号迹线的宽度和厚度 迹线两侧的内核或预填材质的高度
印制电路板DFM设计技术要求
深圳市博敏电子有限公司PCB制程能力及设计规范建议 PCB设计规范建议 本文所描述参阅背景为深圳市博敏电子有限公司PCB工艺制程、控制能力；所描述之参数为客户PCB 设计的建议值；建议PCB设计最好不要超越文件中所描述的最小值，否则无法加工或带来加工成本过高的现象。 一、前提要求 1、建议客户提供生产文件采用GERBER File ，避免转换资料时因客户设计不够规范或我司软件版本 的因素造成失误，从而诱发品质问题。 2、建议客户在转换Gerber File 时采用“Gerber RS-274X”、“2：5”格式输出，以确保资料精度； 有部分客户在输出Gerber File时采用3：5格式，此方式会造成层与层之间的重合度较差，从而影响PCB的层间精度； 3、倘若客户有Gerber File 及PCB资料提供我司生产时，请备注以何种文件为准； 4、倘若客户提供的Gerber File为转厂资料，请在邮件中给予说明，避免我司再次对资料重新处理、 补偿，从而影响孔径及线宽的控制范围；
二、资料设计要求 ：
三、制程能力 四、Protel设计注意 1、层的定义 1.1、层的概念 1.1.1、单面板以顶层（Top layer）画线路层（Signal layer）,则表示该层线路为正视面。 1.1.2、单面板以底层（bottom layer）画线路层（Signal layer），则表示该层线路为透视面。 我司建议尽量以1.2方式来设计单面板。 1.1.3、双面板我司默认以顶层（即Top layer）为正视面，topoverlay丝印层字符为正。 1.2、多层板层叠顺序： 1.2.1、在protel99/99SE及以上版本以layer stack manager为准（如下图）。 1.2.2、在protel98以下版本需提供层叠标识。因protel98无层管理器，如当同时使用负性电地层（Plane1）和正性 （Mid layer1）信号层时，无法区分内层的叠层顺序。 2、孔和槽的表达 2.1、金属化孔与非金属化孔的表达： 一般没有作任何说明的通层（Multilayer）焊盘孔，都将做孔金属化，如果不要做孔金属化请在该孔Pad属性菜单中的advance子菜单下的Plated后面的选项√去掉或用箭头和文字标注在Mech1层上对于板内的异形孔、方槽、方孔等如果边缘有铜箔包围，请注明是否孔金属化常规下孔和焊盘一样大或无焊盘的且又无电气性能的孔视为非金属化孔。 2.2、元件脚是正方形时如何设置孔尺寸： 一般正方形插脚的边长小于3mm时，可以用圆孔装配，孔径应设为稍大于（考虑动配合）正方形的对角线值，千万不要大意设为边长值，否则无法装配对较大的方形脚应在Mech1绘出方孔的轮廓线 2.3、焊盘上开长孔的表达方式：
阻抗板工程设计规范
1.0 目的：保证特性阻抗板工程设计和制作质量。。 2.0 适用范围：适用于特性阻抗板的工程设计和制作。 3.0 职责： 3.1 工程设计人员采用CITS25软件进行辅助设计； 3.2 工程设计阻抗值应保证在阻抗要求值的+/-5%之内，不在公差范围之内的均不合格。 3.3 工程人员负责阻抗板工程制作处理； 3.4 工程QA人员负责对阻抗设计和制作的检查； 3.5 资料室人员负责菲林的检查。 4.0 规范说明 4.1阻抗板最终测试合格标准： 4.1.1阻抗要求值50以下，则其允许公差为+/-5欧姆； 4.1.2阻抗要求值50以上，则其允许公差为+/-10%； 4.1.3不在公差范围之内的均判定为不合格； 4.1.4其中测试有效位置为测试附连片的3-7INCH处，单点均在范围内视为合格。 4.2阻抗设计合格标准+/-5％。 4.3 制作程序： 4.3.1工程人员根据顾客资料确定阻抗设计阻抗值要求及提供的参数要求； 4.3.2工程人员采用CITS25进行阻抗设计计算，根据要求确定各对应参数；若有参数与顾客提供 参数要求有所到之处不符则需要重新考虑设计或与顾客沟通确认设计参数； 4.3.3工程人员确定好各参数则在制作工程文件时按顾客要求参数和《工程MI制作规范》制作工 程资料，并填写《特性阻抗制作说明》。 5.0 规范内容： 5.1阻抗设计相关参数： 5.1.1介质层厚度与介电常数(生益材料): 如果介质在内层HOZ和1OZ铜箔之间，其厚度按HOZ情况计算。
对于相邻外层的半固化片的厚度取值，以对内层的铜箔为准；对于光板情况，在计算其相邻半固化片厚度时，将光面看作Copper。 5.1.1.3介电常数：
PCB板设计制作大纲(课程标准)
*************** 电子CAD及PCB板制作课程标准 课程代号：107102 学时数：64 理论教学时数：0 实践教学时数：64 适用对象：应用电子技术专业学生开课单位： 编写人：编写时间： 一、课程概述 （一）课程性质 本课程是应用电子技术专业的职业基础课，该课程以“电路分析基础”“数字电子技术”、“模拟电子技术”课程的学习为基础，通过本课程的学习，让学生掌握电路原理图绘制、原理图库编辑与管理、布局、布线、印制电路板（PCB）封装库编辑与管理的基本方法，使学生熟悉PCB板制作的工艺流程，能按照相关要求和标准绘制电路原理图，能根据要求绘制相应的印刷板图，能根据印刷板图制作电气功能完整的PCB板。从而为培养学生电子产品设计与制作技能打下基础。本课程是进一步学习“微控制器的选择与应用”、“小型智能电子产品开发”等课程的基本保障。 （二）课程基本理念 本课程教学的指导思想是：采用任务驱动法的教学方式，以任务为主线，教师为主导，学生为主体，将学生的学习活动与任务相结合，围绕任务展开学习，以任务的完成情况作为检验的重要依据，使学生主动探究、实践、思考后，运用相关知识解决问题的综合能力。本课程要求使Protel DXP 2004为设计工具，完成PCB板的设计、布局、布线规划；然后在PCB制板实训室里，采用相应仪器，通过曝光、显影、蚀刻、打扎、焊接、检验测试等工艺完成PCB板的制作与检测。 （三）课程设计思路 本课程是依据“PCB设计与制作工程师”工作领域设置的。其总体设计思路是采用任务驱动教学模式，突出工业应用领域的电子技术特色，使学生掌握电路原理图设计绘制的基本方法，掌握电路原理图库编辑与管理的基本方法，掌握PCB布局的基本方法与规则，掌握PCB布线的基本方法与规则，掌握PCB封装库编辑与管理的基本方法，使得学生能按照相关要求和标准绘制电路原理图；能根据要求绘制相应的印刷板图；能根据印刷板图制作PCB 板，且电气功能完整。 在工作任务实施过程中，注重促进学生的自主创新意识，在工作任务确定的知识领域中引导学生进行自主性的电子产品单元电路设计、规划。在引导学生自主创意设计的过程中，把握学生设计思路的难易程度、理论范围，充分体现学生的创新思想，丰富学生制作的多样性，提升学生设计制作的兴趣和积极性。同时，通过创新思考、设计、电路规划及实训报告思考中，体现学生的学习效果。评价采用分阶段分评价的模式，重点评价学生的综合职业能力。
高速PCB设计中的阻抗控制
高速数字电路PCB设计中的阻抗控制（转载） 随着半导体工艺的飞速发展，IC器件集成度和工作时钟频率不断提高。以往在一块比较复杂的PCB上的高速网线只有几根或几十根，现在则是在一块PCB上只有几根或几十根网线不是高速信号线；以往认为数字电路设计只要把握逻辑正确，物理连线似乎只要连接上就能使电路正常工作；而现在越来越多的电子产品设计体现出高速、高性能、高密度和高复杂度的特点，尤其在通讯、计算机、航空航天以及图象处理等领域。系统的主频越来越高，更加严重的挑战来自半导体工艺技术的进步，日渐精细的工艺技术使得晶体管尺寸越来越小，因而器件的信号跳变沿也就越来越快，从而导致更加严重的高速数字电路系统设计领域的信号完整性问题：传输线效应(反射、时延、振铃、及信号的过冲与欠冲)、信号问串扰等。为此，电子系统设计师必须从传统的设计方法向现代的电子系统设计方法转变，这既是形势需要，也是发展的必然趋势。 1 高速数字电路概念 1．1 什么是高速数字电路 ??? PCB上的高速电路设计，主要是以器件和连接器件的印制线为主要分析对象的。以往在器件的时钟频率不是很高、时钟的上升或下降沿变化不是很陡的情形下，可以用集总参数的形式来表示印制线，而当器件的时钟频率变得很高时(比如：超过50MHz)，时钟的上升或下降沿很小时(一般地在1ns～5ns之间)，这时就不能将印制线用集总参数来表示，必须引入分布参数来表示印制线特性，这就是传输线的概念(图1)。关于传输线的分析是高速PCB 设计当中最基本也是最核心的部分，下面简要介绍传输线的定义和高速电路设计相关的一些概念。 ??? 国际上通常对PCB上的传输线没有确切的具体定义，现在被大家普遍接受的约定如下：即当信号从驱动端到接收端的印制线上的延时大于等于上升或下降沿的l/ 时(即Tpd≥0.5Trist(Tfdl))。这时就必须将此印制线当成传输线来分析，更为保守一点的定义是信号在走 线上传播延时或。
阻抗板制作设计指引汇总
目录 序号内容页数 1.0 目的 3 2.0 范围 3 3.0 定义 3 4.0 职责 3 5.0 程序3-12 6.0 相关文件12 7.0 参考文件12 8.0 记录表格12 9.0 附录12 1.0目的 建立PE-MI对阻抗板进行阻抗设计时的规范设计方法。
2.0范围 本指引适用于上海美维电子有限公司所有有阻抗要求的线路板。本指引规定MI对阻抗板进行阻抗设计时的计算公式，标准设计参数，及根据反馈调整设计的方法。 3.0定义 无 4.0职责 4.1PE负责执行,维护和更新本程序。 4.2ME负责确认程序中需要的相关参数及修正反馈计算方法。 4.3生产部负责控制介质厚度、线宽、间距及铜厚。 4.4QM负责反馈相关的测试数据。 4.5 QM负责批准本程序。 5.0程序 5.1检查客户资料，明确客户的阻抗线路层，阻抗类别, 阻抗要求值及公差，接地参考层， 介质材料，介质厚度要求，线宽间距及公差等基本信息。 5.2根据阻抗类别，使用软件CITS25中对应的公式，输入对应的相关参数进行核算调整。 5.2.1 材料的介电常数：根据阻抗反馈的实际统计结果, 阻抗计算时材料的介电常数按下表 进行，可能与原材料供应商提供的标称介电常数有所不同。特殊材料的介电常数必须提出讨论。 5.2.2 阻抗计算铜层厚度：阻抗计算时线路铜的厚度按下表计算，与层压计算板厚时采用的 参数有所不同。
5.2.3 线宽顶部与底部宽度差值：根据内外层铜厚不同按下表设定线宽差值。 内层铜厚10um 15um 25um 30um 61um 线底线顶差值5um 10um 20um 20um 38um 外层线路铜厚35um 43um 61um 81um 96um 线底线顶差值25um 30um 38um 43um 51um 中外层线路铜厚。当线路铜厚不在表中所列时按表中最接近的线路铜厚计算。 5.2.4 介质厚度计算：新产品及没有介质厚度反馈的产品，层与层之间的介质厚度按DPM-27201-19层压工序指示规程中所指定的计算方法计算（含铜厚计算方法）；但当内层有电镀层时，电镀层铜厚按上表二计算。 5.2.5 计算公式：选择对应的计算公式，输入对应的参数，采用插值法调整参数，注意各参数所用单位保持一致。选取一组能获得目标阻抗值的同时符合客户要求的最佳数据（线宽，介厚，铜厚，介电常数）作为过程控制目标中值，控制目标公差：内层线宽+/-0.4mil (10um). 介质厚度+/-10%且在+/- 1.0 mil (25um)内，外层线宽参考公差+/-0.4 mil, 铜厚公差+/-0.32 mil (8um)，当阻抗可测时控制阻抗值优先于控制阻抗线线宽。 5.2.5.1 表面特性阻抗计算： 图一表面特性阻抗计算公式 根据阻焊前后阻抗值变化规律及阻抗计算公式偏差特点，外层阻抗计算按图一公式计算，
阻抗
阻抗设计 附件三1. 阻抗定义及分类： 1.1阻抗(Zo): 对流经其中已知频率之交流电流,所产生的总阻力称为阻抗(Zo)，对印刷电路板而言,是指在高频讯号之下，某一线路层( signal layer)对其最接近的相关层(reference plane)总合之阻抗. 1.2特性阻抗: 在传输讯号线中,高频讯号或电磁波传播时所遭遇的阻力称之为特性阻抗 1.3差动阻抗: 由两根差动信号线组成的控制阻抗的一种复杂结构,驱动端输入的信号为极性相反的两个信号波形,分别由两根差动线传送，在接收端这两个差动信号相减,这种方式主要用于高速数模电路中以获得更好的信号完整性及抗噪声干扰 1.4 Coplanar阻抗： 当阻抗线距导体的距离小于等于最近对应层的距离时即为Coplanar阻抗. 1.5介质常数(Dielectric Constant)，又称透电率(Permittivity): 指介质材料的电容ε,与相同条件下以真空为介质之电容εo,两者之比值(ε/εo). 即. Εr=ε/εo. 1.6介质: 原指电容器两极板之间的绝缘材料而言,现已泛指任何两导体之间的绝缘物质,如各种树脂与配合的棉纸以及玻纤布. 1.7 影响阻抗之要素相对于阻抗变化之关系(其中一个参数变化, 假设其余条件不变) 1.7.1 阻抗线宽：阻抗线宽与阻抗成反比, 线宽越细, 阻抗越高, 线宽越粗,阻抗越低. 1.7.2 介质厚度：介质厚度与阻抗成正比, 介质越厚则阻抗越高, 介质越薄则阻抗越低. 1.7.3 介电常数：介电常数与阻抗成反比, 介电常数越高,阻抗越低,介电常数越低,阻抗越高. 1.7.4 防焊厚度：防焊厚度与阻抗成反比.在一定厚度范围内,防焊厚度越厚,阻抗越低,防焊厚 度越薄,阻抗越高. 1.7.5 铜箔厚度：铜箔厚度与阻抗成反比, 铜厚越厚,阻抗越低,铜厚越薄, 阻抗越高. 1.7.6 差动阻抗：间距与阻抗成正比.间距越大,阻抗越大. 其余影响因素则与特性阻抗相同. 1.7.7 Coplanar阻抗：阻抗线距导体的间距与阻抗成正比,间距越大,阻抗越大.其它影响因素 则与特性阻抗相同. 2. 作业内容: 2.1 客户数据确认 2.1.1. 确认客户有无阻抗要求,有无阻抗类型及迭构要求,是否为厂内打样的第一个版本,若 不是确认阻抗.迭构等是否与前版相同. 2.1.2. 如有阻抗及迭构要求且为厂内打样的第一个版本则需模拟确认阻抗能否达到规格中
PCB板制程能力及设计通用规范参考
PCB板制程能力及设计通用规范参考 1、开料 最大开料尺寸：530H530mm 最大厚度：< 3.2mm最小厚度： >0.15mm 2、钻孔 最小孔径：> 0.2mm（钻孔刀具0.25mm）最小槽孔： > 0.65mm刀具0.8MM） 最大孔 径： <6.4mm（> 6.5的孔扩孔或改锣） 孔径公 差： PTH : > 0.075mm, NPTH : 0.05mm 孔位公差：0.075-0.1 mm 同网络的孔边到孔边间距最小0.3MM,否则钻孔容易断刀 不同网络的孔边到孔边间距最小0.5MM,否则容易孔壁微短 PCB板制程能力 3、沉铜（PTH ） 最薄板：> 0.2mm板厚汛径> 5:1 4、线路 最小线径/线距：金板：4/4mil，锡或沉金：5/5mil过孔焊环单边：0.12-0.15mm 最小插件孔环宽：金板：单边 > 0.2mm锡板：单边》0.25mm 椭圆焊盘：窄边做0.15mm 以上焊环 设计建议：线路到贴片及贴片到地线铜皮安全间距> 0.25mm若设计0.15以下很容易短路
内层独立孔距铜皮：> 0.35mm内层孔到线0.3 MM 过孔焊盘到地线 > 0.2mm 5、阻焊 最大铜厚：30z，焊盘开窗：单边0.1 （BG倖0.05 ）mm，厚度：10-15um 绿油桥最小宽度：0.12mm，绿油到线安全距： > 0.15mm 丝印最小网格：0.35 X）.35mm 6、字符 字符宽：> 0.15mm字符距PAD : > 0.17mm 字符距外形：> 0.2mm 字高：> 0.9 mm字符不要设计在开窗焊盘上丝印位号及字符框到焊盘 > 0.2mm 7、啤板 最大板面：200X300mm 外型公差：+/-0.1mm （精密模+/-0.05） 最大板厚：2.0mm孔边到外形安全距离：〉0.3mm ,板越厚距离越大 线到外形安全距离：大于0.4mm 8、锣板 最小槽孔：0.8mm 最小线或PAD 到边距离：0.3mm 最大锣板尺寸：550X650mm （小机 550 >410） 孔到边距离：最小0.3mm 外形公差：+/-0.13 定位销钉：最小1.5mm （若无工艺边拼版时一定要在板内设计大于 1.5的定位孔） 9、V-cut 角度：30°、20°板厚：0.4-2.0mm （0.4 板厚只能单面V-CUT） V 割安全间距：即安全间距内不能布线和放置贴片 板厚：① 0.2-0.6mm X）.3mm ② 0.8-1.0mm X）.4mm ③ 1.2-1.6mm 为.5mm ④2.0mm 为.7mm 最小横尺寸：40?380mm纵尺寸：> 80mm客户自已拼版时一定要注意此尺寸，即V-CUT方向的尺寸必须大于80MM）横向最大不可超过：380mm 若横众向都要V-CUT则拼版都需> 80mm 10、板厚公差：±10% （工艺增厚约：0.08-0.1mm,H/H OZ 计） 0.4 ±0.08mm 0.6 0±.08mm 0.8 ±0.1mm 1.0 0±.1mm 1.2 ±0.12mm 1.6 0±.16 mm 2.0 0±.2mm 3.0 0±.25 mm 11、飞测：最大面积：520 >00mm;治具测：最大板长：580MM 12．其它建议：
阻抗设计指引
阻抗设计指引 1.0、目的 确定阻抗控制的要求，规范阻抗计算方法，拟定阻抗测试Coupon设计之准则,确保产品能够满足生产的需要及客户要求。 2.0、范围 所有需要阻抗控制产品的设计、制作及审核。 2.1、定义 特性阻抗的定义：在某一频率下，电子器件传输信号线中，相对某一参考层，其高频信号或电磁波在传播过程中所受的阻力称之为特性阻抗，它是电阻抗，电感抗，电容抗……的一个矢量总和。 2.2、特性阻抗的分类：目前我司常见的特性阻抗分为：单端(线)阻抗、差分(动) 阻抗、共面阻抗此三种情况。 2.2.1、单端(线)阻抗：英文Single Ended Impedance ,指单根信号线测得的阻抗。 2.2.2、差分(动)阻抗：英文Differential Impedance,指差分驱动时在两条等宽等间 距的传输线中测试到的阻抗。 2.2.3、共面阻抗：英文Coplanar Impedance ,指信号线在其周围GND/VCC(信号 线到其两侧GND/VCC间距相等)之间传输时所测试到的阻抗。 3.0、职责 3.1、工程部负责本文件的编制及修订。 3.2、MI设计人员负责对客户资料中阻抗要求的理解及转换，负责编写阻抗控制 的流程指示、菲林修改指示及阻抗测试Coupon的设计。MI在生产使用过程中负责解释相关条款内容。 3.3、品保部QAE负责对工程资料的检查及认可。 4.0、内容
4.1、阻抗设计流程： 测量阻抗是否符合客户要求 4.2、阻抗控制需求的决定条件： 当信号在PCB导线中传输时，若导线的长度接近信号波长的1/7，此时的导线便成为信号传输线，一般信号传输线均需做阻抗控制。PCB制作时，依客户要求决定是否需管控阻抗，若客户要求某一线宽需做阻抗控制，生产时则需管控该线宽的阻抗。 4.3、阻抗匹配的三个要素： 4.3.1、输出阻抗(原始主动零件) 特性阻抗(信号线) 输入阻抗(被动零件) （PCB板） 阻抗匹配 4.3.2、当信号在PCB上传输时，PCB板的特性阻抗必须与头尾元件的电子阻抗相