数字电压表设计实验报告

《数字电路》课程设计报告

课题：数字电压表

专业：电子信息工程

班级：

姓名：

学号：

指导老师：

日期：2013年12月10日

一、摘要 (2)

二、设计任务及要求 (2)

三、设计总体方案 (2)

四、单元电路的设计 (3)

五、调试过程及结果分析 (6)

六、心得感悟 (7)

七、参考文献 (7)

八、附录(整机逻辑电路图、实物图、PCB板图) (8)

一、摘要

本文主要介绍的是基于ICL7107数字电压表的设计的设计，ICL7107是目前广泛应用于数字测量系统是一种集三位半转换器段驱动器位驱动器于一体的大规模集成电路，ICL7107是目前广泛应用于数字测量系统的一种3位半A/D转换器，能够直接驱动共阳极数字显示器，够成数字电压表，此电路简洁完整，稍加改造就可以够成其他电路，如数字电子秤、数字温度计的等专门传感器的测量工具。ICL7107是目前广泛应用于数字测量系统是一种集三位半转换器段驱动器、位驱动器于一体的大规模集成电路，官地方官方主要用于对不同电压的测量和许多工程上的应用，调频接口电路，它采用的是双积分原理完成A/D转换，全部转换电路用CMOS大规模集成电路设计。应用了ICL7107芯片数码管显示器等，芯片第一脚是供电，正确电压时DC5V，连接好电源把所需要测量的物品连接在表的两个端口，从而可以在显示器上看到所需要的结果。在软件设计上，主要编写了实现计数频率的调节和单片机功能的相关程序，,最后把软件设计和硬件设计结合到一起，然后进行调试。

二、设计任务及要求

1. 设计一个数字电压表电路，能够实验电压测量；

2.测量范围：通过小数点驱动电路，直流电压0V到1.999V，0V到19.99V,0V 到199.9V,0V到1999V.

3.画出数字电压表电路原理图，并作出PCB图；

4.利用芯片ICL7107来实现电路功能；

5.选择合适的电阻、电容、液晶显示器等器件；

6.完成全电路理论设计、制作、调试，制板锡焊；

7.上交制作产品一件。

8.撰写设计报告；

三、设计总体方案

（1）.方案介绍

主要芯片有ICL7107和共阳极半导体数码管LED组成。

本方案的主要特点是：

1.能够直接驱动共阳极的LED显示器，不需要外加驱动原件，使整机线路简化。

2.采用+5V和-5V两组电源供电。

3.LED属于电池控制原件，芯片本身功耗较小。

4.显示亮度较高。

（2）.系统框图

四、单元电路的设计

4.1换挡电路

换档电路图如下：

3.1换挡电路

该模块通过配置如图所示的“基准电阻”来采用“比例法”实现多量程电压表，同时采用跳帽来实现换挡，从上到下的档位依此是：200mV档，2V档，20V档，

200V 档，1000V 档。

4.2双积分模数转换器（ICL7107）的基本工作原理

当输入电压为Vx 时，在一定时间T1内对电量为零的电容器C 进行恒流（电流大小与待测电压Vx 成正比）充电，这样电容器两极之间的电量将随时间线性增加，当充电时间T1到后，电容器上积累的电量Q 与被测电压Vx 成正比；然后让电容器恒流放电（电流大小与参考电压Vref 成正比），这样电容器两极之间的电量将线性减小，直到T2时刻减小为零。所以，可以得出T2也与Vx 成正比。如果用计数器在T2开始时刻对时钟脉冲进行计数，结束时刻停止计数，得到计数值N2，则N2与Vx 成正比。

双积分AD 的工作原理就是基于上述电容器充放电过程中计数器读数N2与输入电压Vx 成正比构成的。现在我们以实验中所用到的3位半模数转换器ICL7107为例来讲述它的整个工作过程。ICL7107双积分式A/D 转换器的基本组成如图1所示，它由积分器、过零比较器、逻辑控制电路、闸门电路、计数器、时钟脉冲源、锁存器、译码器及显示等电路所组成。下面主要讲一下它的转换电路，大致分为三个阶段：

第一阶段，首先电压输入脚与输入电压断开而与地端相连放掉电容器C 上积累的电量，然后参考电容Cref 充电到参考电压值Vref ，同时反馈环给自动调零电容CAZ 以补偿缓冲放大器、积分器和比较器的偏置电压。这个阶段称为自动校零阶段。

第二阶段为信号积分阶段（采样阶段），在此阶段Vs 接到Vx 上使之与积分器相连，这样电容器C 将被以恒定电流Vx/R 充电，与此同时计数器开始计数，当计到某一特定值N1（对于三位半模数转换器，N1=1000）时逻辑控制电路使充电过程结束，这样采样时间T1是一定的，假设时钟脉冲为TCP ，则T1=N1*TCP 。在此阶段积分器输出电压Vo=-Qo/C(因为Vo 与Vx 极性相反)，Qo 为T1时间内恒流（Vx/R ）给电容器C 充电得到的电量，所以存在下式： Qo=dt R

Vx T *1

=1T R Vx Vo=-C Qo =-1T RC Vx

2. 双积分AD 内部结构图

第三阶段为反积分阶段（测量阶段），在此阶段，逻辑控制电路把已经充电至

ref

V 的参考电容

ref

C 按与X V 极性相反的方式经缓冲器接到积分电路，这样电容

器C 将以恒定电流

V ref 放电，与此同时计数器开始计数，电容器C 上的电量

线性减小，当经过时间T2后，电容器电压减小到0，由零值比较器输出闸门控制信号再停止计数器计数并显示出计数结果。此阶段存在如下关系：

Vo+C 1dt R Vref T *20

?=0 (3)

把（2）式代入上式，得： T2=

Vref

T 1

Vx (4) 从（4）式可以看出，由于T1和Vref 均为常数，所以T2与Vx 成正比，从图2可以看出。若时钟最小脉冲单元为CP T ,则CP T N T *=11，CP T N T *=22，代入（4），即有：

N2= Vx (5)

可以得出测量的计数值N2与被测电压Vx 成正比。

对于ICL7107，信号积分阶段时间固定为1000个CP T ,即N1的值为1000不变。而N2的计数随Vx 的不同范围为0～1999，同时自动校零的计数范围为2999～1000，也就是测量周期总保持4000个CP T 不变。即满量程时N2max=2000=2*N1,所以Vxmax=2Vref ，这样若取参考电压为100mV ，则最大输入电压为200mV ；若

参考电压为1V，则最大输入电压为2V。

4.3显示部分

显示部分由共阳数码管组成，所以当输入为低电平时候，段选的那一段将会点亮从而显示字符。

小数点显示部分：由跳帽来点亮，通过串联一个680Ω的电阻分流来实现。

数码管显示：

五、调试过程及结果分析

5.1测试仪器：

直流稳压电源、数字万用表

5.2测试方法：

用直流稳压电源给系统提供±5V的直流电，将跳帽接在200mV档，然后通过调节滑动变阻器调节使Vref值为100mV。

检查步骤：

（1）零电压测量：将正极输入端与负极输入端短接，仪表显示为“0000”。

（2）基准电压测量：将正极输入端与V REF+短接，读数为100.0±1。

（3）数码管段位全亮测试：将TEST端与V

短接，读数为“1888”。

调试完毕，将直流稳压愿的输出端调制 5.0V，然后接入到电压表输入端，观察数码管上面的显示。

5.3整机测试数据

次数实际值（V）测量值(V) 误差

1 0.6 0.59 1.6%

2 8.2 8.5 3.66%

3 15.8 15.

4 2.5%

4 22.6 22.8 0.9%

5 25.7 25.7 0%

6 30.8 30.1 2.3%

六、心得感悟

通过本次课程设计，让我对AD软件的使用更加熟练了，也了解了一些在画板子当中应该注意到的问题吗，比如说线距，如果线距没有处理得恰当，那么在焊接的时候就可能会出现一些不必要的损失，比如说两根线会在焊接的时候连接到一起，如果没注意到后期的调试工作也必然不会顺利的进行。

还有就是在调试的工程，懂得了一些怎么去处理问题的能力。比如说在调试过程中，一开始数码管根本一个都不会亮，一开始也没有弄清楚到底是什么原因，在后来通过看原理图以及PCB图，然后在对照自己所焊接的板子，发现是连接数码管的那个电源线出现了问题，然后通过使用万用表的测试，发现那个线出现了断路，之后用锡丝连接上之后，数码管就全部都点亮了。

在本次课程设计中，学到了很多知识。比如ILC7107芯片是怎么实现AD（模数转换）的。

七、参考文献

[1] 庚华光《电子技术基础》数字部分

[2] 梁德厚《数字电子技术及应用》机械工业出版社

[3] 周长源《电路理论基础》高等教育出版社

[4]《常用电子测量仪器的使用》，【英】A. M.L鲁特金著，谢瑞和、黄志良、谢

白关、王关兰译电子工业出版社1999.

[5] 《数字电路与逻辑设计》，刘浩斌（主编）汪良能、刘鑫、刘炜（编著），电

工业出版社2001.

八、附录（包括：整机逻辑电路图、实物图、PCB板图）

8.1整机逻辑电路图

8.2 PCB图

8.3实物图

正面图背面图

基于Libero的数字逻辑设计仿真和验证实验报告(实验1)

实验报告 1、基本门电路一、实验目的 1、熟悉EDA工具的使用；仿真基本门电路。掌握基于Verilog的基本门电路的设计及其验证。 2、熟悉利用EDA工具进行设计及仿真的流程。基本门电路的程序烧录及验证。 3、学习针对实际门电路芯片74HC00、74HC02、74HC0 4、74HC08、74HC32、74HC86进行VerilogHDL设计的方法。二、实验环境 Libero仿真软件。三、实验内容 1、掌握Libero软件的使用方法。 2、进行针对74系列基本门电路的设计，并完成相应的仿真实验。 3、参考教材中相应章节的设计代码、测试平台代码（可自行编程），完成74HC00、74HC02、74HC0 4、74HC08、74HC32、74HC86相应的设计、综合及仿真。 4、提交针对74HC00、74HC02、74HC04、74HC08、74HC32、74HC86（任选一个．．．．）的综合结果，以及相应的仿真结果。四、实验结果和数据处理 1、所有．．模块及测试平台代码清单 //74HC00代码-与非门 // module HC00(A,B,Y); input [4:1]A,B;

assign Y=~(A&B); endmodule //74HC00测试平台代码 // `timescale 1ns/1ns module testbench(); reg [4:1]a,b; wire [4:1]y; HC00 u1(a,b,y); initial begin a=4'b0000;b=4'b0001; #10 b=b<<1; #10 b=b<<1; #10 b=b<<1; a=4'b1111;b=4'b0001; #10 b=b<<1; #10 b=b<<1; #10 b=b<<1; end endmodule //74HC02代码-或非门 // module HC02(A,B,Y);

数字钟设计报告——数字电路实验报告

. 数字钟设计实验报告专业:通信工程 :王婧班级:111041B 学号:111041226 .

数字钟的设计目录一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １

一、前言此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。２

二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。三、设计任务设计一个可以显示星期、时、分、秒的数字钟。要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成）四、设计方案一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生器、“时、３

数字钟设计报告——数字电路实验报告

数字钟设计实验报告专业:通信工程姓名:王婧班级:111041B 学号:111041226

数字逻辑实验报告。编码器

数字逻辑实验实验报告脚分配、1）分析输入、输出，列出方程。根据方程和IP 核库判断需要使用的门电路以及个数。 2）创建新的工程，加载需要使用的IP 核。 3）创建BD 设计文件，添加你所需要的IP 核，进行端口设置和连线操作。 4）完成原理图设计后，生成顶层文件（Generate Output Products）和HDL 代码文件（Create HDL Wrapper）。 5）配置管脚约束（I/O PLANNING），为输入指定相应的拨码开关，为输出指定相应的led 灯显示。

6）综合、实现、生成bitstream。 7）仿真验证，依据真值表，在实验板验证试验结果。

实验报告说明数字逻辑课程组实验名称列入实验指导书相应的实验题目。实验目的目的要明确，要抓住重点，可以从理论和实践两个方面考虑。可参考实验指导书的内容。在理论上，验证所学章节相关的真值表、逻辑表达式或逻辑图的实际应用，以使实验者获得深刻和系统的理解，在实践上，掌握使用软件平台及设计的技能技巧。一般需说明是验证型实验还是设计型实验，是创新型实验还是综合型实验。实验环境实验用的软硬件环境（配置）。实验内容（含电路原理图/Verilog程序、管脚分配、仿真结果等；扩展内容也列入本栏）这是实验报告极其重要的内容。这部分要写明经过哪几个步骤。可画出流程图，再配以相应的文字说明，这样既可以节省许多文字说明，又能使实验报告简明扼要，清楚明白。实验结果分析数字逻辑的设计与实验结果的显示是否吻合，如出现异常，如何修正并得到正确的结果。实验方案的缺陷及改进意见在实验过程中发现的问题，个人对问题的改进意见。心得体会、问题讨论对本次实验的体会、思考和建议。

数字电压表的设计实验报告

课程设计 ——基于51数字电压表设计物理与电子信息学院电子信息工程 1、课程设计要求使用单片机AT89C52和ADC0832设计一个数字电压表，能够测量0－5V之间的直流电压值，两位数码显示。在单片机的作用下，能监测两路的输入电压值，用8位串行A/D转换器，8位分辨率，逐次逼近型，基准电压为 5V；能用两位LED进行轮流显示或单路选择显示，显示精度0.1伏。 2、硬件单元电路设计 AT89S52单片机简介 AT89S52是一个低功耗，高性能CMOS 8位单片机，片内含8k Bytes ISP(In-system programmable)的可反复擦写1000次的Flash只读程序存

储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS -51指令系统及80C51引脚结构，芯片内集成了通用8位中央处理器和ISP Flash存储单元，功能强大的微型计算机的AT89S52可为许多嵌入式控制应用系统提供高性价比的解决方案。 AT89S52具有如下特点：40个引脚，8k Bytes Flash片内程序存储器，256 bytes的随机存取数据存储器（RAM），32个外部双向输入/输出（I/O）口，5个中断优先级，2层中断嵌套中断，2个16位可编程定时计数器,2个全双工串行通信口，看门狗（WDT）电路，片内时钟振荡器。 ADC0832模数转换器简介 ADC0832 是美国国家半导体公司生产的一种8 位分辨率、双通道A/D转换芯片。由于它体积小，兼容性强，性价比高而深受单片机爱好者及企业欢迎，其目前已经有很高的普及率。学习并使用ADC0832 可是使我们了解A/D转换器的原理，有助于我们单片机技术水平的提高。图1 芯片接口说明：〃 CS_ 片选使能，低电平芯片使能。〃 CH0 模拟输入通道0，或作为IN+/-使用。

数字电路实验报告

数字电路实验报告姓名：张珂班级：10级8班学号：2010302540224

实验一：组合逻辑电路分析一．实验用集成电路引脚图 1．74LS00集成电路 2．74LS20集成电路二、实验内容 1、组合逻辑电路分析逻辑原理图如下：

U1A 74LS00N U2B 74LS00N U3C 74LS00N X1 2.5 V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V GND 图1.1组合逻辑电路分析电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平；逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 表1.1 组合逻辑电路分析真值表实验分析：由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。 2、密码锁问题：密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。

试分析下图中密码锁的密码ABCD 是什么？密码锁逻辑原理图如下： U1A 74LS00N U2B 74LS00N U3C 74LS00N U4D 74LS00N U5D 74LS00N U6A 74LS00N U7A 74LS00N U8A 74LS20D GND VCC 5V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V X1 2.5 V X2 2.5 V 图 2 密码锁电路分析实验真值表记录如下：实验真值表 A B C D X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 表1.2 密码锁电路分析真值表实验分析：由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD 为1001.因而，可以得到：X1=ABCD ，X2=1X 。

北京邮电大学数字电路实验报告

北京邮电大学数字电路与逻辑设计实验实验报告实验名称：QuartusII原理图输入法设计与实现学院：北京邮电大学班级：姓名：学号：

一．实验名称和实验任务要求实验名称：QuartusII原理图输入法设计与实现实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑门设计实现一个半加器，生成新的半加器图像模块。 ⑵用实验内容（1）中生成的半加器模块以及逻辑门实现一个全加器，仿真验证其功能，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。 ⑶用3线—8线译码器（74L138）和逻辑门实现要求的函数：CBA F+ C + =,仿真验证其 + B C B A A A B C 功能，，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。二．设计思路和过程半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。 a表示加数，b表示被加数，s表示半加和， co表示向高位的进位。

⑵由数字电路与逻辑设计理论知识可知 b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能，并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构成。全加器有三个输入值a,b,ci ，两个输出值s,co ：a 为被加数，b 为加数，ci 为低位向高位的进位。 ⑵全加器的逻辑表达式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)( ⑶利用全加器的逻辑表达式和半加器的逻辑功能，实现全加器。用3线—8线译码器（74L138）和逻辑门设计实现函数 CBA A B C A B C A B C F +++= 设计实现过程：⑴利用QuartusII 选择译码器（74L138）的图形模块

华中科技大学数字逻辑实验报告

华中科技大学数字逻辑实验报告姓名: 专业班级: 学号: 指导老师：完成时间：

实验一：组合逻辑电路的设计一、实验目的： 1．掌握组合逻辑电路的功能测试。 2．验证半加器和全加器的逻辑功能 3．学会二进制的运算规律。二、实验所用组件：二输入四与门74LS08,二输入四与非门74LS00,二输入四异或门74LS86,六门反向器74LS04芯片，三输入三与非门74L10，电线若干。三、实验内容：内容A：全加全减器。实验要求：一位全加/全减法器，如图所示：电路做加法还是做减法运算是由M决定的，当M=0做加法，M=1做减法。当作为全加法起时输入A.B和Cin分别为加数，被加数和低位来的进位，S和数，Co位向上位的进位。当作为全减法器时输入信号A,B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上的借位。实验步骤： 1．根据功能写出输入/输出观察表：

2． 3．做出卡诺图，确定输出和激励的函数表达式：

4．根据逻辑表达式作出电路的平面图： 5．检查导线以及芯片是否完好无损坏，根据平面图和逻辑表达式连接电路。实验结果：电路连接好后，经检测成功实现了一位全加/全减法器的功能。内容B：舍入与检测电路的设计：试验要求：用所给定的集合电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四

舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大宇或等于（5）10时，电路的输出F1=1；其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如下所示：（1）按照所设计的电路图接线，注意将电路的输入端接试验台的开关，通过拨动开关输入8421代码，电路输入按至试验台显示灯。（2）每输入一个代码后观察显示灯，并将结果记录在输入/输出观察表中。实验步骤 1．按照所给定的实验要求填写出F1，F2理论上的真值表。 2．根据真值表给出F1和F2的卡诺图。

51单片机数字电压表实验报告

微控制器技术创新设计实验报告姓名：学号：班级：一、项目背景使用单片机AT89C52和ADC0808设计一个数字电压表，能够测量0－5V之间的直流电压值，四位数码显示。在单片机的作用下，能监测两路的输入电压值，用8位串行A/D转换器，8位分辨率，逐次逼近型，基准电压为 5V；显示精度伏。二、项目整体方案设计 ADC0808 是含8 位A/D 转换器、8 路多路开关，以及与微型计算机兼容的控制逻辑的CMOS组件，其转换方法为逐次逼近型。ADC0808的精度为 1/2LSB。在AD 转换器内部有一个高阻抗斩波稳定比较器，一个带模拟开关树组的256 电阻分压器，以及一个逐次通近型寄存器。8 路的模拟开关的通断由地址锁存器和译码器控制，可以在8 个通道中任意访问一个单边的模拟信号。

三、硬件设计四、软件设计#include<> #include""

#define uchar unsigned char #define uint unsigned int sbit OE = P2^7; sbit EOC=P2^6; sbit START=P2^5; sbit CLK=P2^4; sbit CS0=P2^0; sbit CS1=P2^1; sbit CS2=P2^2; sbit CS3=P2^3; uint adval,volt; uchar tab[]={0xC0,0xF9,0xA4,0xB0,0x99,0x92,0x82,0xF8, 0x80,0x90,0x88,0x83,0xC6,0xA1,0x86,0x8E}; void delayms(uint ms) {

数字电子钟课程设计实验报告

中北大学信息与通信工程学院通信工程专业《电子线路及系统》课程设计任务书2016/2017 学年第一学期学生姓名：张涛学号：李子鹏学号：课程设计题目：数字电子钟的设计起迄日期：2017年1月4日～2017年7月10日课程设计地点：科学楼指导教师：姚爱琴 2017年月日课程设计任务书

中北大学信息与通信工程学院通信工程专业《电子线路及系统》课程设计开题报告2016/2017 学年第一学期题目：数字电子钟的设计学生姓名：张涛学号：李子鹏学号：

指导教师：姚爱琴 2017 年 1 月 6 日中北大学信息与通信工程学院通信工程专业《电子线路及系统》课程设计说明书2016/2017 学年第二学期题目：数字电子钟的设计学生姓名：张涛学号：李子鹏学号：指导教师：姚爱琴 2017 年月日

目录 1 引言 (6) 2 数字电子钟设计方案 (6) 2.1 数字计时器的设计思想 (6) 2.2数字电路设计及元器件参数选择 (6) 2.2.2 时、分、秒计数器 (7) 2.2.3 计数显示电路 (8) 2.2.5 整点报时电路 (10) 2.2.6 总体电路 (10) 2.3 安装与调试 (11) 2.3.1 数字电子钟PCB图 (11) 3 设计单元原理说明 (11) 3.1 555定时器原理 (12) 3.2 计数器原理 (12) 3.3 译码和数码显示电路原理 (12) 3.4 校时电路原理 (12) 4 心得与体会 (12) 1 引言数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 2数字电子钟设计方案 2.1 数字计时器的设计思想要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。值得注意的是：任何记时装置都有误差，因此应考虑校准时间电路。校时电路一般

数字秒表的设计与实现实验报告

电子科技大学《数字秒表课程设计》姓名: xxx 学号：学院：指导老师：xx

摘要 EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。关键词：FPGA, VHDL, EDA, 数字秒表

目录第一章引言 (4) 第二章设计背景 (5) 2.1 方案设计 (5) 2.2 系统总体框图 (5) 2.3 -FPGA实验板 (5) 2.4 系统功能要求 (6) 2.5 开发软件 (6) 2.5.1 ISE10.1简介 (6) 2.5.2 ModelSim简介 (6) 2.6 VHDL语言简介 (7) 第三章模块设计 (8) 3.1 分频器 (8) 3.2 计数器 (8) 3.3 数据锁存器 (9) 3.4 控制器 (9) 3.5 扫描控制电路 (10) 3.6 按键消抖电路 (11) 第四章总体设计 (12) 第五章结论 (13) 附录 (14)

第一章引言数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。

数字逻辑实验报告(数字时钟设计)

数字逻辑实验报告

实验三、综合实验电路一、实验目的：通过一个综合性实验项目的设计与实现，进一步加深理论教学与实验软硬件平台的实践训练，为设计性实验做好充分准备。二、实验原理：根据要求的简单设计性的电路设计实验，应用基本器件与MSI按照电路设计步骤搭建出初级电路；设计型、综合型的较复杂实验电路三、实验设备与器件：主机与实验箱四、实验内容：（1）实验任务：根据所学习的器件，按照电路开发步骤搭建一个时钟，要求实现的基本功能有计时功能、校对时间功能、整点报时、秒表等功能。（2）实验任务分析：完成该数字时钟，采用同步时序电路，对于计时的的功能，由于时间的秒分时的进位分别是60、60、24，所以可以应用74LS163计数器分别设计2个模60计数器以及一个模24计数器，那么需要有7个秒输出，7个分输出，6个小时的输出；对于校对时间的功能，由74LS163的特性可知，当该器件处于工作状态时，每来一个CLK脉冲，计数值加1，所以可以手动控制给CLK脉冲，来进行时间的校对；对于整点报时功能，可以采用一个比较电路，当时间的分秒数值全部为零时，那么此时可以接通报时装置，可以在电路中设置报时的的时间；对于秒表功能，有两种方案，可以单独重新设计一个秒表装置，采用模100计数器以及两个模60计数器，可以进行优化，使用原先的两个模60计数器，这样可以简化电路，是电路简洁。（3）实验设计流程：

（4）输入输出表：（5）各个功能模块的实现： A、计时功能模块的实现（电路图及说明）秒表部分及说明

说明：该部分是实现功能正常计时中的秒部分的计时工作。如图所示，图中采用两个74LS163来做一个模60计时器，计数的起止范围是0~59，（第一个74LS163采用模10计数，起止为0~9，第二个74LS163的计数起止范围是0~5），两个器件采用级联方式，用预置位方法实现跳转；该部分有7个秒输出，接到BCD译码显示器。注解：第一个163器件： LDN端统一接到清零端ABCD端接地 ENP端接到VCC高电平ENT接高电平VCC 第二个163器件： LDN端统一接到清零端ABCD端接地 ENP端接到VCC高电平ENT接高电平第一个163的预置位段分钟部分以及说明：

51单片机数字电压表实验报告

微控制器技术创新设计实验报告：学号：班级：一、项目背景使用单片机AT89C52和ADC0808设计一个数字电压表，能够测量0－5V之间的直流电压值，四位数码显示。在单片机的作用下，能监测两路的输入电压值，用8位串行A/D转换器，8位分辨率，逐次逼近型，基准电压为5V；显示精度0.001伏。二、项目整体方案设计 ADC0808 是含8 位A/D 转换器、8 路多路开关，以及与微型计算机兼容的控制逻辑的CMOS组件，其转换方法为逐次逼近型。ADC0808的精度为1/2LSB。在AD 转换器内部有一个高阻抗斩波稳定比较器，一个带模拟开关树组的256 电阻分压器，以及一个逐次通近型寄存器。8 路的模拟开关的通断由地址锁存器和译码器控制，可以在8 个通道中任意访问一个单边的模拟信号。

三、硬件设计四、软件设计 #include #include"intrins.h" #define uchar unsigned char #define uint unsigned int sbit OE = P2^7; sbit EOC=P2^6; sbit START=P2^5; sbit CLK=P2^4;

sbit CS0=P2^0; sbit CS1=P2^1; sbit CS2=P2^2; sbit CS3=P2^3; uint adval,volt; uchar tab[]={0xC0,0xF9,0xA4,0xB0,0x99,0x92,0x82,0xF8, 0x80,0x90,0x88,0x83,0xC6,0xA1,0x86,0x8E}; void delayms(uint ms) { uchar j; while(ms --) { for(j=0;j<120;j++); } } void ADC_read() { START=0; START=1; START=0; while(EOC==0); OE=1;

数字电路组合逻辑电路设计实验报告

数字电路组合逻辑电路设计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020

实验三组合逻辑电路设计（含门电路功能测试）

一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测

出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。整个测试过程包括静态、动态和主要参数测试三部分。表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。

数字逻辑设计实验报告-实验13教材

浙江大学城市学院实验报告课程名称数字逻辑设计实验实验项目名称实验十二数据选择器应用学生姓名专业班级学号实验成绩指导老师（签名）日期注意： ● 务请保存好各自的源代码，已备后用。 ● 完成本实验后,将实验项目文件和实验报告，压缩为rar 文件，上传ftp 。如没有个人文件夹，请按学号_姓名格式建立。 ftp://wujzupload:123456@10.66.28.222:2007/upload ● 文件名为：学号_日期_实验XX ，如30801001_20100305_实验0 1 一. 实验目的和要求 1. 掌握数据选择器的逻辑功能和使用方法。 2. 学习用数据选择器构成组合逻辑电路的方法。二. 实验内容、原理及实验结果与分析 1、用74LS151实现逻辑函数要求实现BC A AC C B A Y ++=，自己写出设计过程，画出接线图，并验证其逻辑功能。计算得到m0=m7=0，m2=m4=m5=m6=1，m1=m3=D (1) 设计原理图 (2) 仿真，模拟验证，若组合成总线显示时，需要注意高低位

(3)组合输出信号 (4)配置管脚 (5)下载到FPGA

(6) 74LS151的输入端接逻辑电平输出（拨位开关），输出端Z 接逻辑电平显示（发光二极管）。逐项测试电路的逻辑功能，记录测试结果。 2、用74LS151实现逻辑函数要求实现逻辑函数C B CD A B A F ++=，自己写出设计过程，画出接线图，并验证其逻辑功能。芯片插法，电源、地线接法与实验内容1相同，这里只需要自己实现逻辑函数，然后连线实现其功能。 (1) 设计原理图 (2) 仿真，模拟验证，若组合成总线显示时，需要注意高低位

简易电压表设计实验报告

数字电路与逻辑设计实验实验报告课题名称：简易数字电压表的设计学院：信息与通信工程学院班级：姓名：学号：班内序号：

一.设计课题的任务要求设计并实现一个简易数字电压表，要求使用实验板上的串行AD 芯片ADS7816。 1.基本要求：（1）测量对象：1~2 节干电池。（2）AD 参考电压：2.5V。（3）用三位数码管显示测量结果，保留两位小数。（4）被测信号超过测量范围有溢出显示并有声音提示。（5）按键控制测量和复位。 2. 提高要求：（1）能够连续测量。（2）自拟其他功能。二. 系统设计（包括设计思路、总体框图、分块设计） 1.设计思路本次实验利用ADS7816作为电压采样端口，FPGA作为系统的核心器件，用LED数码管进行已测电压值的显示，先把读取的12位串行二进制数据转换成并行的12位二进制数据，然后再把并行的12位二进制数据转换成便利于输出的3位十进制BCD码送给数码管，以显示当前测量电压值。这些工作由ADS7816转换控制模块、数据转换控制模块、译码显示模块完成。 2. 总体框图

3. 分块设计 3.1 ADS7816转换控制模块（1）ADS7816工作原理在ADS7816的工作时序中,串行时钟DCLK用于同步数据转换,每位转换后的数据在DCLK 的下降沿开始传送。因此,从Dout引脚接收数据时,可在DCLK的下降沿期间进行,也可以在DCLK的上升沿期间进行。通常情况下，采用在DCLK的上升沿接收转换后的各位数据流。CS 的下降沿用于启动转换和数据变换，CS有效后的最初1至2个转换周期内，ADS7816采样输入信号，此时输出引脚Dout呈三态。DCLK的第2个下降沿后,Dout使能并输出一个时钟周期的低电平的无效信号。在第4个时钟的上升沿，Dout开始输出转换结果，其输出数据的格式是最高有效位(B11位)在前。当最低有效位(B0位)输出后,若CS变为高电位,则一次转换结束,Dout显三态。（2）元件设计： en：A/D转换启动键，输入。输入高电平时开始转换。 clk：时钟输入。 ad_dat：ADS7816转换结束后的12位串行二进制数据输入端。 cs：A/D转换结束信号，输出，当A/D转换结束时，此端输出一个高电平（转换期间一直为低电平）。 data_out[11..0]：12位并行二进制数据输出端。 3.2 数据转换控制模块

北邮-数字电路与逻辑设计实验-实验报告(上)

北京邮电大学电路实验中心<数字电路与逻辑设计实验（上）> 实验报告班级： xxxx 学院： xxx 实验室： xxx 审阅教师：姓名（班内序号）： xxx 学号： xxx 实验时间： xxx 评定成绩：

目录实验1 Quartus II 原理图输入法设计与实现 (3) 一、实验目的 (3) 二、实验所用器材 (3) 三、实验任务要求 (3) 四、实验原理图 (3) 五、实验仿真波形图及分析 (4) 实验2 用VHDL 设计与实现组合逻辑电路 (5) 一、实验目的 (5) 二、实验所用器材 (5) 三、实验任务要求 (5) 四、VHDL代码 (5) 五、实验仿真波形图及分析 (7) 实验3 用VHDL 设计与实现时序逻辑电路 (8) 一、实验目的 (8) 二、实验所用器材 (8) 三、实验任务要求 (8) 四、模块端口说明及连接图 (8) 五、VHDL代码 (9) 六、实验仿真波形图及分析 (10) 实验4 用VHDL 设计与实现数码管动态扫描控制器 (10) 一、实验目的 (10) 二、实验所用器材 (11) 三、实验任务要求 (11) 四、模块端口说明及连接图 (11) 五、VHDL代码 (11) 六、实验仿真波形图及分析 (15) 故障及问题分析 (16) 总结和结论 (17)

实验1 Quartus II 原理图输入法设计与实现一、实验目的（1）熟悉用Quartus II原理图输入法进行电路设计和仿真；（2）掌握Quartus II 图形模块单元的生成与调用；（3）熟悉实验板的使用。二、实验所用器材（1）计算机；（2）直流稳压电源；（3）数字系统与逻辑设计实验开发板。三、实验任务要求（1）用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。（2）用（1）中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。（3）用3线-8线译码器（74LS138）和逻辑门设计实现函数+CBA，仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。四、实验原理图（1）半加器原理图（2）全加器原理图

数字系统设计软件实验报告

实验一QuartusⅡ9.1软件的使用一、实验目的： 1、通过实现书上的例子，掌握QUARTUSII9.1软件的使用； 2、编程实现3-8译码电路以掌握VHDL组合逻辑的设计以及QUARTUSII9.1软件的使用。二、实验流程： 1、仔细阅读书上的操作指南，学会在QuartusⅡ9.1中创建新的工程，创建过程如下所示： 1）、建立新设计项目： ①启动QuartusⅡ9.1软件，在软件的管理器窗口选File下拉菜单，即File→New Project Wizard，则出现新建工程向导窗口。如下所示： ②点击Next按钮，将弹出新建工程设置窗口，如下图所示。在新建工程设置窗口中设置好工程的存放路径、工程名称等。

③点击Next进入添加文件窗口，如下图。由于尚未创建文件，跳过该步骤。 ④点击Next按钮，进入选择目标芯片窗口。在这里我们选择Cyclone系列的EP1C6Q240C8，如下图：

⑤点击Next按钮，进入EDA工具设置窗口，通常选择默认的“None”，表示选择QuartusⅡ自带的仿真器和综合器。如下图： ⑥点击Next按钮，弹出New Project Wizard概要对话框，在这个窗口中列出了所有前面设置的结果。若有错误则点击Back回去修改，否则点击Finish结束，即完成新工程的设定工作。如下图：

2）、文本设计输入： ①在QuartusⅡ主界面菜单栏中选择File下拉菜单中的New，弹出新建设计文件窗口，选择VHDL File项，点击OK按钮即可打开VHDL文本编辑窗口，其默认文件名为“Vhdl.vhd”。 ②出现文本编辑窗口后，我们可以直接在空白界面中键入所设计的VHDL文本。这时我们将书本中的程序输入到文本编辑环境中去。程序如下： library IEEE; use IEEE.std_logic_1164.all; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity count10 is port(clk,load,en:in std_logic; data_in:in std_logic_vector(3 downto 0); seg:out std_logic_vector(6 downto 0)); end count10; architecture beha of count10 is signal qout:std_logic_vector(3 downto 0); signal q_temp:std_logic_vector(3 downto 0); begin process(clk,load) begin

EDA数字逻辑实验报告

实验报告课程名称_数字逻辑及系统设计实验学生学院____计算机____________ 专业班级软件2012（2）班 _ 学号 3112006177 学生姓名陈海兵指导教师_____林小平 _________ 2013年 12 月24 日

一、实验目的 1. 熟练掌握基本门电路的主要用途以及验证它们的逻辑功能。 2. 熟练掌握常用组合逻辑电路的基本原理及其逻辑电路功能。 3. 熟练掌握常用时序逻辑电路的基本原理及其逻辑电路功能。 4. 掌握Libero IDE 基于FPGA 的设计流程。 5. 熟悉FPGA 的设计与开发流程。熟悉芯片烧录的流程及步骤。二、实验要求 1. 要求每人能独立完成实验。严禁抄袭。 2. 能独立搭建Libero IDE 软件基础环境，掌握FPGA 的开发流程。 3. 按照实验指导书中P56-69的实验步骤进行设计，每一步骤均需要截图显示。 4. 完成3次仿真（综合前，综合后，布局布线后），并将仿真波形截图显示。 5. 将程序烧录到Actel Proasic3 A3P030 FPGA 核心板，在数字逻辑及系统实验箱上完成连线，验证代码的正确性。 6. 纸制版的封面单面打印，其他页面必须双面打印。全班刻一张光盘。三、实验内容 1. 设计题目：用3-8译码器74HC138实现举重比赛的裁判表决电路的组合逻辑函数，写出模块代码和测试平台代码。 2. 74HC138功能表参照教材中P53表2-9，引脚图参照实验指导书中P30图2-16。 3. 把每一个步骤的实验结果截图，按实验指导书中P6图1-7中所列FPGA 引脚，手工分配引脚，最后通过烧录器烧录至FPGA 核心板上。 4. 按分配的引脚连线，实测相应功能并记录结果。四、实验结果与截图 1. 模块及测试平台代码清单。模块代码 // 74HC138.v module decoder3_8_1(DataIn,Enable1,Enable2,Enable3,Eq,y); input [2:0]DataIn; input Enable1,Enable2,Enable3; output [7:0]Eq; reg [7:0]Eq; output y; reg y; integer I; always @(DataIn or Enable1 or Enable2 or Enable3) begin if(Enable1||Enable2||!Enable3) Eq=0; AC BC AB Y ++=

数字电压表课程设计实验报告

自动化与电气工程学院电子技术课程设计报告题目数字电压表的制作专业班级学号学生姓名指导教师二○一三年七月

一、课程设计的目的与意义 1.课程设计的主要目的，是通过电子技术综合设计，熟悉一般电子电路综合设计过程、设计要求、完成的工作内容和具体的设计方法。 2.同时了解双积分式A/D转换器ICL7107的性能及其引脚功能，熟悉集成电路ICL7107构成直流数字电压表的使用方法，并掌握其在电路中的工作原理。 3.通过设计也有助于复习和巩固以往的模电、数电内容，达到灵活应用的目的。在完成设计后还要将设计的电路进行安、调试以加强学生的动手能力。在此过过程中培养从事设计工作的整体观念。 4.利用双积分式A/D转换器ICL7107设计一数字电压表，量程为-1.99—+1.99，通过七段数码管显示。二、电路原理图数字电压表原理图

三、课程设计的元器件 1.课程设计所使用的元器件清单： 2.主要元器件介绍（1）芯片ICL7107： ICL7107的工作原理双积分型A/D转换器ICL7107是一种间接A/D转换器。它通过对输入模拟电压和参考电压分别进行两次积分，将输入电压平均值变换成与之成正比的时间间隔，然后利用脉冲时间间隔，进而得出相应的数字性输出。它的原理性框图如图所示，它包括积分器、比较器、计数器，控制逻辑和时钟信号源。积分器是A/D转换器的心脏，在一个测量周期内，积分器先后对输入信号电压和基

准电压进行两次积分。比较器将积分器的输出信号与零电平进行比较，比较的结果作为数字电路的控制信一号。时钟信号源的标准周期Tc 作为测量时间间隔的标准时间。它是由内部的两个反向器以及外部的RC组成的。其振荡周期Tc=2RCIn1.5=2.2RC 。 ICL7106A/D转换器原理图计数器对反向积分过程的时钟脉冲进行计数。控制逻辑包括分频器、译码器、相位驱动器、控制器和锁存器。分频器用来对时钟脉冲逐渐分频，得到所需的计数脉冲fc和共阳极LED数码管公共电极所需的方波信号fc。译码器为BCD-7段译码器，将计数器的BCD码译成LED数码管七段笔画组成数字的相应编码。驱动器是将译码器输出对应于共阳极数码管七段笔画的逻辑电平变成驱动相应笔画的方波。控制器的作用有三个：第一，识别积分器的工作状态，适时发出控制信号，使各模拟开关接通或断开，A/D转换器能循环进行。第二，识别输入电压极性，控制LED 数码管的负号显示。第二，当输入电压超量限时发出溢出信号，使千位显示“1" ，其余码全部熄灭。钓锁存器用来存放A/D转换的结果，锁存器的输出经译码器后驱动LED 。它的每个测量周期自动调零（AZ）、信号积分（INT）和反向积分（DE）三个阶段。