数字电子时钟

数字电子时钟

Document serial number【UU89WT-UU98YT-UU8CB-UUUT-UUT108】

吉林建筑大学

电气与计算机学院

数字电子技术课程设计报告

设计题目：数字电子时钟（仿真）

专业班级：自动化151

学生姓名：赵鑫国

学号：

指导教师：韦大川

设计时间：

(3)

(4)

第3章电路设计的计算与分析 (5)

(5)

(6)

(9)

(10)

(11)

(12)

第4章方案的制作与安装 (15)

(15)

(15)

(16)

第5章电路的仿真与调试 (18)

总结 (19)

参考文献 (21)

元件清单 (22)

第1章绪论

多功能电子时钟简介

多功能数字电子钟实际上是一个标准频钟表作为一种定时工具被广泛的使用在生产生活的各方面。人类最初依靠太阳的角度来进行定时，所以受天气的影响比较大，为了克服依靠自然现象定时的缺点人们发明的机器钟表，电子钟表一系列的定时工具。而电子钟表具有价格便宜，质量轻，定时误差小等优点，被广泛的应用在生产，生活的各个方面。由于电子钟的能提供精确又被广泛的运用在测量之中。此数字电子钟采用555定时器提供定时脉冲，74160,74290集成块作为计时模块，8段数码显示管作为显示工具。其设计的产品可以广泛的用于公共场所，匾额装饰，以及教学等方面。

率计数的计数电路，它的计时周期为二十四小时。数字电子钟主要由时钟信号源、秒计数器、分计数器、时计数器、译码显示管组成。其中电路系统由时钟信号源，时、分、秒计数器，译码器及显示器电路组成。秒信号产生器是整个系统的时基信号，一般多用555定时器来实现，将标准时基信号送入秒计数器，秒计数器采用六十进制计数器，每累计六十秒发出一个“分脉冲”信号，该信号将作为分计数器的计数脉冲，分计数器同样采用六十进制计数器，每累计六十分钟，发出一个时脉冲信号，而该信号将被送到式计数器，时计数器采用十二进制计数器，可以实现对一天二十四小时的计时。译码显示电路将时、分、秒的计数器输出状态通过显示驱动电路，七段显示译码器译码，在经过六位LED七段显示器显示出来。

发展前景

随着人类社会步入高度发达的信息化时代，电子信息类产品日益广泛地应用于各个领域。市场需求的变化使产品更新换代越来越快，能否尽快开发出适应市场需求的产品已成为企业生存发展的关键。定时器在实际工作中用到的场合很多，它成为今天工业控制领域、通讯设备、信息处理以及日常生活中最广泛使用的电路之一，在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、游戏中的倒时器，交通信号灯、红绿灯、行人灯、交通纤毫控制机、还可以用来做为各种药丸，药片，胶囊在指定时间提醒，用于各种竞赛的计时器、竞赛用定时器、数控电梯、数控机床、交通灯管理系统、各种智能医疗器械等，定时器是家用电器中的常用产品。电子技术的高速发展和计算机技术的普遍应用，电子设计也越来越普遍地应用于整个电子行业中。电子设计是人们进行电子产品设计、开发和制造过程中十分关键的一步，其核心就是电子电路的设计。

电子技术课程设计能巩固电子技术的理论知识，提高电子电路的设计水平，加强综合分析问题和解决问题的能力，进一步培养我们的实验技能和动手能力，启发我们的创新意识及创新思维。课程设计是针对一些课程的要求，对我们综合性的训练，培养我们的独立能力，能够运用课程中所学到的理论与实践紧密结合地去独立地解决实际问题，使我们灵活应用电路原理和电子技术的有关知识。我们通过自己动脑动手解决实际问题，巩固和运用在“模拟电子技术”、“数字电子技术”及“电路分析”等课程中所学的理论知识和实验技能，基本掌握常用电子

电路的一般设计方法，提高设计能力和实验技能，通过从原理图的设计和仿真到具体电子系统的安装和调试，全面提高了我们的实际动手能力、安装调试能力、科学试验能力等方面的综合素质，对进行毕业设计及毕业后从事电子技术方面的工作都有很大的帮助

第2章设计任务和要求

设计任务

1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。

2.具有校准“时”、“分”的功能。

3.整点自动报时：在整点时自动发出鸣叫声并有指示灯闪烁。

4.闹钟功能：可按设定的时间报时。

设计要求

1.用Multisim画出整个系统电路图，并列出所需器件清单。

2.调试振荡电路，用Multisim提供的示波器观察其输出波形是否复合要求。

3.实现整个数字电子钟电路各项任务的正常工作

总体设计方案

干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，用555定时器接成的多谐振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用六十进制计数器，每累计六十秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制计数器，每

累计六十分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用二十四进制计时器，可实现对一天二十四小时的累计。指示器部分是由T触发器构成的，每有一个脉冲进入T触发器，其输出端状态就会发生改变，与原态相反。译码显示电路将“时”、“分”、“秒”计数器的输出状态由七段显示译码器译码，通过四位LED七段显示器显示出来。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。校准部分是将单次脉冲转换为二进制代码，再经过译码器对输出端进行选择，从而形成对电路的校准的可控制。

总体结构总共分为六个小部分：时间显示部分，译码部分，分频器部分，调时部分，稳压电路部分以及信号发生电路部分，此设计各部分由统一电源集中供电。电阻选择时，应考虑到受温度影响较小的固态铝质电解电容确保定时的精确性分频器采用74160使用方便，而其容易购买显示部分采用LED七段数码显示管，具有显示明亮，容易识别，价格便宜等优点，调时部分采用普通的按建开关。

各部分电路功能的简单介绍

秒脉冲信号发生器

秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。

分频器电路

分频器:分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号

校时电路

当数字钟刚接通电源或走时出现误差时，需要对其进行时间的校准，实用校时电路很多。校时电路包括校准小时电路、校准分钟电路和校准秒电路，但校准信号频率必须要大，可手动较时或脉冲校时，可用普通机械开关或由机械开关与门电路构成无抖动开关来实现校时。

时间计数器电路

时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为六十进制计数器,而根据设计要求,时个位和时十位计数器为二十四进制计数器。数字显示电路

计数器实现了对时间的累计以8421BCD码形式输出,选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流,选用DCD_HEX作为显示译码电路。

第3章电路设计的计算与分析

振荡电路

多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。用555定时器构成的多谐振荡器电路如图①：图中电容C、电阻R2和R4作为振荡器的定时元件，决定着输出矩形波正、负脉冲的宽度。定时器的触发输入端（2脚）和阀值输入端（6

脚）与电容相连；集电极开路输出端（7脚）接R1、R2相连处，用以控制电容C的充、放电；外界控制输入端（5脚）通过电容接地。

图1

通过仿真，示波器XSC1输出图2所示波形。

图2

从图1一中得知：R4=100K,R2=20K,C3=100Nf,C4=10nF。因此其输出频率为1HZ。可以作为电子时钟电路的秒脉冲信号。

时间计数电路

十进制计数器74160

计数器是对CP脉冲进行计数的时序逻辑电路。如果组成计数器中的各个触发器的CP不是同一信号，这样的计数器称异步计数器。本次设计采用6片十进制同步计数器74160组成两个六十进制的计数器（分、秒）和一个二十四进制计数器（时）。74160如图③所示。74160是中规模集成的同步十进制加法计数器，有着同步预置数、异步置零和保持的功能。其功能表如表1所示。

图3

电子时钟的“分”和“秒”由六十进制计数器实现，“时”由二十四进制计数器实现。因此，就需要用74160接成两个六十进制和一个二十四进制计数器。多片计数器组合，各级之间的连接方式分串行进位方式、并行进位方式。本次设计采用串行进位的方式。在串行进位方式中，以低位片的进位输出信号作为高位片的时钟输入信号。两片74160

的EP和ET恒为1，都工作在计数状态，第一片每计到9（1001）时，C 端输出变为高电平，经反相器后使第二片的CLK端为低电平。下一个计数输入脉冲到达后，第一片记成0(0000)状态，C端跳回低电平，经反相器后使第二片的输入端产生跳变，于是，第二片计入1。从而，将两片十进制计数器74160串联成一个百进制计数器。得到百进制计数器后，应用整体置零的方法接成六十进制和二十四进制计数器。当计数器从全0状态开始计数，计入60个脉冲时，经与非门产生低电平信号，立即将两片74160同时置零，于是便得到一个六十进制计数器，如图4。同理，当计入24个脉冲时，经与非门产生的低电平信号立即将两片74160同时置零，得到二十四进制计数器，如图5。

图4

图5

按“秒”、“分”、“时”的顺序，将两片六十进制计数器和一片二十四进制计数器串联，便得到完整的电子时钟计时电路，如图6。

图6

显示电路

数码管按照其发光二极管的连接方式不同，可分为共阳极和共阴极两种。共阴极是指数码管中所有发光二极管的阴极连在一起接低电平，而阳极分别由a、b、c、d、e、f、g输入信号驱动，当某个输入为高电平时，相应的发光二极管点亮；共阳极数码管则相反，它的所有发光二极管的阳极连在一起接高电平，而阴极分别由a、b、c、d、e、f、g输入信号驱动，当某个输入为低电平时，相应的发光二极管点亮。由于计数

器输出的是8421BCD码，数码管不能直接显示成数字，为了让数数码管显示人们能看懂的数字，就需要把计数器输出的8421BCD码转换

成数码管显示的阿拉伯数字，这就需要译码器的翻译。

图7

本设计采用DCD_HEX七段发光二极管译码显示器。DCD_HEX为共阳极LED数码管。显示器引脚从右到左依次为：1,2,3,4。该显示包含了译码功能，所以无需专门的译码器。正确的引脚连接方式为：QA接1，QB接2，QC接3，DQ接4。如图7。

校时电路

数字钟应具有分校正和时校正功能，因此，应截断分十位和时十位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

本设计的校时电路的关键，是通过开关，控制电路中“秒”到“分”、“分”到“时”的进位输入端的高低电平的变化，从而实现手动调节“分”和“时”。

现以分校时电路为例，如图8。

正常时刻，与非门U17的一端接高电平，另一端接秒十位的进位输出端，即U13。此时，若秒十位的进位输出端输出低电平，则分个位的CLK 有低电平信号输入，得到进位。若秒十位的进位输出端输出高电平，则分个位的CLK有高电平信号输入，因此，无进位。

当接通开关J1，与非门一端接地，即为低电平，另一端还是接到秒十位的进位输出端。此时，无论秒十位的进位输出端输出高电平还是低电

平，经与非门U17输出的均为高电平，经非门U19得到低电平，并输入到分个位的CLK，使其得到进位，实现“分”加1。J1为单刀双掷的跳变开关，即按下M键开关闭合，松开M键开关随之断开。所以，可以通过连续按下M键连续增加“分”。时校时与分校时同理，连续按下H键（控制开关J2的闭合与断开）便可连续增加“时”。因此，通过控制开关J1和J2的断开与闭合，便可得到想要校正的时刻。要强调的是，此种校时方法是可以实现进位的。即，当“分”显示为59时，再按M，“时”显示便会加1，同时“分”显示清零。但当“时”显示为23时，再按H，“时”清零，但“分”显示会继续按原状态计数。

图8

整点报时电路

该部分电路的关键是通过开关J3的闭合与断开来控制信号源信号输入到蜂鸣器，从而使嗡鸣器发出声音。本设计用灯泡X1的闪烁来代替蜂鸣器的发声。电路如图⑧所示。

当电路计时到59分50秒时，电路经三个与门U21、U22、U23，输出高电平，使得电压控制开关J3中获得电流（J3的开启电压设置要小于信号源电压值），从而控制开关闭合，灯泡与信号源接通，电灯亮起。又由于信号源与提供秒脉冲信号源的信号一致，均是多谐振荡器产生的频率为1HZ的脉冲信号，因此，开关J3闭合后，因秒脉冲信号的作用，电灯X1出现闪烁状态，闪烁持续到“时”得到进位（持续10秒）。“时”得到进位后，经三个与门输出为低电平，因此，开关J3断开，灯泡X1与

信号源断开，闪烁停止，等待下一次高电平的出现（×时59分50秒）。

图9

闹钟功能电路

4位数值比较器74LS85 在一些数字系统当中经常要求比较两个数

图10

值的大小。为完成这一功能所设计的逻辑电路称为数值比较器。

如图10为1位数值比较器。

AB’为A>B；A⊙B为A=B；A’B为A

在比较两个多位数时，必须自高到低地逐级比较，而且只有在高位相等时才需比较低位。例如，A、B是两个4位二进制数A3A2A1A0和

B3B2B1B0。进行比较时应首先比较A3和B3。如果A3>B3，那么不管其他几位数各位何值，可定是A>B，反之A

A=B的逻辑函数表达式为：

Y=(A3⊙B3)(A2⊙B2)(A1⊙B1)(A0⊙B0)I（A=B）

图11为4为数值比较器74LS85

图11

可以将两片以上的74LS85可以组合成位数更多的数值比较器电路。只要将两个数的高4位接到第二片75LS85上，而将低4位接到第一片74LSA85上，同时把第一片的Y接到第二片的I上就行了（即：OAGTB接AGTB，OAEQB接AEQB，OALTB接ALTB）。

如图12为两片74LS85组成的8为数值比较器。

图12

第4章方案制作与安装

完整闹钟电路

闹钟电路要完成对所设置闹钟时刻与时钟显示时刻的比较。比较的数值包括时十位、是个位、分十位、分个位，并按从高到低的顺序逐级比较。因此，本次设计采用4片74LS85和4个拨码开关构成闹钟电路。将时钟电路显示十进制数对应的二进制数A与拨码开关所设置的闹钟时刻B

做比较。从时十位到分个位，逐级比较，若均分别相等，即为A=B，此时从最低位（分个位）对应的比较器74LS85

图13

（U27）的OAEQB输出高电平。高电平是开关J8闭合，灯泡X2与脉冲信号相连，闪烁（开关J8的功能和要求与整点报时电路中J3的功能相同）。

完整闹钟功能电路如图13所示。

完整电路

含有以上所述功能的完整的数字电子钟 Multisim 仿真电路图如图14所示。

图14

设计校准电路

在实际生活中，由于各种各样的原因，可能会使数字钟计时不

准。当数字钟计时出现误差时，必须对时间进行校正，通常称为“校时”。校时是数字钟应

图15

该具备的基本功能，要求能对时和分进行校对。

对校时电路的设计要求是，在进行小时校正时，不影响分和秒计数器的正常计数。这时就要进行手动或者自动的校准，若采用自动校准，由于脉冲一直存在，所以校准的时候会带来不便。因此本次设计采用手动校准。校准脉冲即为秒进位脉冲或者分进位脉冲。图15所示电路为校“时”电路、校“分”电路，其中J1为校“分”控制开关，J2为校“时”控制开关，J3为总的校时开关。其中当总校时开关打到校准档时手动校准开始。校准时总开关接5V直流电源，输入为高电平，经过一个反相器输出低电平，输入的信号经过三个与非门低电平 0，送到分计时

器的个位计数器，就可以进行校分。，同理也可以进行校时。设计的校准电路如图16所示。

图16

第5章电路的仿真与调试

1可以先将系统划分为多谐振荡器、计数器、校准电路、译码显示等部分对它们分别进行设计与调试最后联机统

调。

2各部件调试完毕后用示波器或频率计观察石英晶体振荡器的输出频率

3将频率为1Hz的标准秒脉冲信号分别送入“时“分”、“秒”计数器检查各级计数器的工作状况。

4各部件调试正常后进行组装联调检查校准电路是

否可以实现快速校时最后对系统进行微调。

5仿真调试完毕后得电子时钟总电路如图17所示。

图17

总结

通过这次课程设计，加强了我们动手、思考和解决问题的能力。经过两周的努力，基本上完成了课题，在完成课题过程中，同时我们的实践能力增强了许多，而且在理论上也有了更深的认识。实习的过程实际上就是能力提高的过程。我沉得做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，而且考试内容有限，所以在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。平时看课本时，有时问题老是弄不懂，做完课程设计，那些问题就迎刃而解了。而且还可以记住很多东西。比如一些芯片的功能，平时看