北邮数电实验电子沙漏实验报告

数字电路与逻辑设计实验报告

选题：电子沙漏的设计与实现

班级：

学号：

姓名：

序号：

2014年11月12日

一、任务要求：

1、相关知识：

沙漏是一种古老的计时工具，也是一种玩具。电子沙漏用发光二极管表示沙粒，模拟沙漏的运动过程。电子沙漏会像真正的沙漏一样，上部的沙粒（点亮的发光二极管）一粒一粒往下掉，下部的沙粒一粒一粒堆起来。

在结构上，两组各16 个发光二极管分别排列成为两个三角形，如图1 所示。其中：VD0 ～VD15位于上部，排列成倒三角形；VD0'～VD15'位于下部，排列成正三角形。两个三角形的顶尖相对，组成沙漏形状。当上部有一个发光二极管熄灭时，相应地下部就有一个发光二极管点亮，模拟了沙粒的运动。

2、基本要求：

①采用8*8双色点阵显示电子沙漏的开机界面，如图2所示。其中红色LED代表沙漏的上半部分沙粒VD0～VD15，绿色LED代表沙漏的下半部分VD0'～VD15'。

②用拨码开关SW1模拟重力感应器。当SW1为低电平时，沙粒从VD0～VD15向VD0'～VD15'移动；当SW1为高电平时，沙粒从VD0'～VD15'向VD0～VD15移动。

③按键BTN0作为计时启动停止按键，启动后沙粒即可按照SW1设定的方向移动，以SW1为低电平时为例，LED移动的顺序与对应关系如图3的1～16所示（若SW1为高电平，则点阵显示移动顺序为16～1）。每颗沙粒的移动时间为1秒，当移动到图3的16时，若SW1仍为低电平，则保持沙粒不动，但计时继续，直到SW1的电平发生变化或者BTN0计时停止。

④设计实现一个60秒计时器，当按键BTN0启动时开始工作，用于在沙粒移动过程中进行计时校准，并用数码管DISP0～DISP1显示计时结果。

3、提高要求：

①可以调节控制电子沙漏的流动速度。

②用多种方式呈现电子沙漏界面。

③自行设定沙粒的移动路径，显示每颗沙粒的移动过程。

④外接重力感应器，实现真实的电子沙漏功能。

⑤自拟其它功能。

二、系统设计：

总体框图：

分块设计：

①输入模块：由btn按钮和拨码开关构成。采用序列存储的方式存储相应的输入。

②输入译码模块：将输入的符号序列转化成先用状态，以便选取对应的计算方法；将输入的8421bcd码转化成相应的两位十进制数。

③数码管、点阵显示模块：将寄存器内的数进行输出到数码管上。

④防抖模块：在用按键输入时，所得到的信号可能会有抖动，因此加入此抖动电路。

流程图：

三、仿真波形及波形分析：

点阵显示采用行扫描模式

北京邮电大学数电实验一实验报告

北京邮电大学数字电路与逻辑设计实验学院：班级：作者：学号：

实验一 Quartus II原理图输入法设计一、实验目的： (1)熟悉Quartus II原理图输入法进行电路设计和仿真 (2)掌握Quartus II 图形模块单元的生成与调 (3)熟悉实验板的使用二、实验所用器材： (1)计算机 (2)直流稳压电源 (3)数字系统与逻辑设计实验开发板三、实验任务要求 (1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。 (2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。 (3)用3线-8线译码器（74LS138）和逻辑门设计实现函数 ,仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。四、设计思路和过程（1）半加器的设计半加器电路是指对两个输入数据位进行加法，输出一个结果位和进位，不产生进位输入的加法器电路。是实现两个一位二进制数的加法运算电路。数据输入AI被加数、BI加数,数据输出SO和数(半加和)、进位C0。在数字电路设计中，最基本的方法是不管半加器是一个什么样的电路，按组合数字电路的分析方法和步骤进行。 1．列出真值表半加器的真值表见下表。表中两个输入是加数A0和B0，输出有一个是和S0，另一个是进位C0。

2 该电路有两个输出端，属于多输出组合数字电路，电路的逻辑表达式如下函数的逻辑表达式为：SO=AI⊕BI CO=AB 所以，可以用一个两输入异或门和一个两输入与门实现。

模电实验报告

模拟电子技术实验报告实验题目：放大电路的失真研究学院：电子信息工程学院专业：姓名：学号：指导教师：【2017年】

目录一、实验目的与知识背景 (3) 1.1实验目的 (3) 1.2知识背景 (3) 二、实验内容及要求 (3) 2.1基本要求 (3) 2.2发挥部分 (4) 三、实验方案比较及论证 (5) 3.1理论分析电路的失真产生及消除 (5) 3.2具体电路设计及仿真 (8) 四、电路制作及测试 (12) 4.1正常放大、截止失真、饱和失真及双向失真 (12) 4.2交越失真 (13) 4.3非对称失真 (13) 五、失真研究思考题 (13) 六、感想与体会 (16) 6.1小组分工 (16) 6.2收获与体会 (16) 6.3对课程的建议 (17) 七、参考文献 (17)

一、实验目的与知识背景 1.1实验目的 1. 掌握失真放大电路的设计和解决电路的失真问题——针对工程问题，收集信息、查阅文献、分析现有技术的特点与局限性。提高系统地构思问题和解决问题的能力。 2. 掌握消除放大电路各种失真技术——依据解决方案，实现系统或模块，在设计实现环节上体现创造性。系统地归纳模拟电子技术中失真现象。 3. 具备通过现象分析电路结构特点——对设计系统进行功能和性能测试，进行必要的方案改进，提高改善电路的能力。 1.2知识背景 1.输出波形失真可发生在基本放大、功率放大和负反馈放大等放大电路中，输出波形失真有截止失真、饱和失真、双向失真、交越失真，以及输出产生的谐波失真和不对称失真等。 2.基本放大电路的研究、乙类功率放大器、负反馈消除不对称失真以及集成运放的研究与应用。 3.射极偏置电路、乙类、甲乙类功率放大电路和负反馈电路。二、实验内容及要求 2.1基本要求 1.输入一标准正弦波，频率2kHz，幅度50mV，输出正弦波频率2kHz，幅度1V。

北邮模电简易晶体管图示仪实验报告

模拟综合实验实验报告课题名称：简易晶体管图示仪学院：信息与通信工程学院专业：班级：：学号：指导老师：王丹志

2016.04.15 摘要本报告主要介绍了简易晶体管图示仪的设计原理、部结构、设计框图及仿真电路图；并且给出了各个分块电路和总体电路的设计原理、功能说明、电路图等；同时展示了实验中示波器上的波形和其他重要数据；最后分析了实际操作中遇到的问题并提出了解决办法，还有对本次实验的结论与总结。关键词：阶梯波、三角波、晶体管、输出特性曲线

一．设计任务要求： 1.基本要求： 1)设计一个阶梯波发生器，f≥500Hz，Uopp≥3V，阶数 N=6； 2)设计一个三角波发生器,三角波Vopp≥2V; 3)设计保护电路，实现对三极管输出特性的测试。 2.提高要求： 1)可以识别NPN，PNP管，并正确测试不同性质三极管； 2)设计阶数可调的阶梯波发生器。二．设计思路及总体结构框图： 1.设计思路：本实验要求用示波器稳定显示晶体管的输出特性曲线，因此可用阶梯波和三角波对晶体管进行周期性扫描，并将结果以图示的方式显示在示波器上。具体思路如下： 1)首先利用NE555时基振荡器产生符合条件的方波； 2)将方波输入到双运算放大器LF353中，其中一个运放作为积分器产生锯齿波，另一个运放构成反相放大电路得到合适幅值的三角波； 3)将方波作为时钟信号输入到四位同步二进制计数器 74LS169中，取其低三位输出作为地址输入到CD4051

的地址端，通过分压在CD4051的数据输入端输入等间隔的电位值，CD4051作为数据选择器，根据输入的地址对数据进行选择性输出，从而获得阶梯波； 4)将三角波输入到三极管的集电极，阶梯波作为基极电位输入到三极管的基极作为扫描电压。通过示波器两通道分别接集电极和射极，以X-Y模式显示晶体管的输入输出特性曲线。 2.总体结构框图：三．分块电路和总体电路设计： 1.方波电路： 1)原理:

北邮数字电路综合实验报告

数字电路综合实验报告简易智能密码锁一、实验课题及任务要求设计并实现一个数字密码锁，密码锁有四位数字密码和一个确认开锁按键，密码输入正确，密码锁打开，密码输入错误进行警示。基本要求： 1、密码设置：通过键盘进行4 位数字密码设定输入,在数码管上显示所输入数字。通过密码设置确定键（BTN 键）进行锁定。 2、开锁：在闭锁状态下，可以输入密码开锁，且每输入一位密码，在数码管上显示“-”，提示已输入密码的位数。输入四位核对密码后，按“开锁”键，若密码正确则系统开锁，若密码错误系统仍然处于闭锁状态，并用蜂鸣器或led 闪烁报警。 3、在开锁状态下，可以通过密码复位键（BTN 键）来清除密码，恢复初始密码“0000”。闭锁状态下不能清除密码。 4、用点阵显示开锁和闭锁状态。提高要求： 1、输入密码数字由右向左依次显示，即：每输入一数字显示在最右边的数码管上,同时将先前输入的所有数字向左移动一位。 2、密码锁的密码位数（4~6 位）可调。

3、自拟其它功能。二、系统设计 2.1系统总体框图 2.2逻辑流程图

2.3MDS图 2.4分块说明程序主要分为6个模块：键盘模块，数码管模块，点阵模块，报警模块，防抖模块，控制模块。以下进行详细介绍。 1.键盘模块本模块主要完成是4×4键盘扫描，然后获取其键值，并对其进行编码，从而进行按键的识别，并将相应的按键值进行显示。键盘扫描的实现过程如下：对于4×4键盘，通常连接为4行、4列，因此要识别按键，只需要知道是哪一行和哪一列即可，为了完成这一识别过程，我们的思想是，首先固定输出高电平，在读入输出的行值时，通常高电平会被低电平拉低，当当前位置为高电平“1”时，没有按键按下，否则，如果读入的4行有一位为低电平，那么对应的该行肯定有一个按键按下，这样便可以获取到按键的行值。同理，获取列值也是如此，先输出4列为高电平，然后在输出4行为低电平，再读入列值，如果其中有哪一位为低电平，那么肯定对应的那一列有按键按下。由此可确定按键位置。

北京邮电大学数字电路实验报告

北京邮电大学数字电路与逻辑设计实验实验报告实验名称：QuartusII原理图输入法设计与实现学院：北京邮电大学班级：姓名：学号：

一．实验名称和实验任务要求实验名称：QuartusII原理图输入法设计与实现实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑门设计实现一个半加器，生成新的半加器图像模块。 ⑵用实验内容（1）中生成的半加器模块以及逻辑门实现一个全加器，仿真验证其功能，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。 ⑶用3线—8线译码器（74L138）和逻辑门实现要求的函数：CBA F+ C + =,仿真验证其 + B C B A A A B C 功能，，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。二．设计思路和过程半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。 a表示加数，b表示被加数，s表示半加和， co表示向高位的进位。

⑵由数字电路与逻辑设计理论知识可知 b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能，并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构成。全加器有三个输入值a,b,ci ，两个输出值s,co ：a 为被加数，b 为加数，ci 为低位向高位的进位。 ⑵全加器的逻辑表达式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)( ⑶利用全加器的逻辑表达式和半加器的逻辑功能，实现全加器。用3线—8线译码器（74L138）和逻辑门设计实现函数 CBA A B C A B C A B C F +++= 设计实现过程：⑴利用QuartusII 选择译码器（74L138）的图形模块

模电仿真实验报告。

模拟电路仿真实验报告张斌杰生物医学工程141班 MUltiSim软件使用一、实验目的 1、掌握MUltiSim软件的基本操作和分析方法。二、实验内容 1、场效应管放大电路设计与仿真 2、仪器放大器设计与仿真 3、逻辑电平信号检测电路设计与仿真 4、三极管Beta值分选电路设计与仿真 5、宽带放大电路设计与仿真三、MUItiSim软件介绍 MUItiSim是美国国家仪器(NI)有限公司推出的以WindOWS为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。工程师们可以使用MUItiSinl交互式地搭建电路原理图，并对电路进行仿真。MUltiSiIn提炼了SPICE 仿真的复杂内容,这样工程师无需懂得深入的SPlCE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。通过MUItiSiIn和，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到和测试这样一个完整的综合设计流程。实验名称:

仪器放大器设计与仿真二、实验目的 1、掌握仪器放大器的设计方法 2、理解仪器放大器对共模信号的抑制能力 3、熟悉仪器放大器的调试功能 4、掌握虚拟仪器库中关于测试模拟电路仪器的使用方法，如示波器，毫伏表信号发生器等虚拟仪器的使用三、设计实验电路图：四、测量实验结果: 出为差模放大为399mvo 五、实验心得：应用MUIti S im 首先要准备好器件的PSPiCe 模型，这是最重要的，没有这个东西免谈，当然SPiCe 高手除外。下面就可以利用MUItiSinl 的元件向导功能制作差模分别输入信号InW 第二条线与第三条线: 共模输入2mv 的的电压，输出为2mv 的电压。第一条线输

2016年北邮数电实验报告

数字电路与逻辑设计实验报告学院：电子工程学院班级：姓名：学号：班内序号：

目录（一）实验名称及实验任务要求 (1) （二）模块端口说明及连接图 (2) 1.1实验三(3)模块端口说明 (2) 1.2实验三(3)连接图 (2) 2.1实验四模块端口说明 (2) 2.2实验四连接图 (2) （三）原理图或VHDL代码 (3) 1.实验一(2)原理图 (3) 2.实验三(3)VHDL代码 (4) 3.实验四VHDL代码 (7) （四）仿真波形 (10) 1.实验一(2)仿真波形 (10) 2.实验三(3)仿真波形 (11) 3.实验四仿真波形 (11) （五）仿真波形分析 (11) 1.实验一(2)仿真波形分析 (11) 2.实验三(3)仿真波形分析 (11) 3.实验四仿真波形分析 (11) （六）故障及问题分析 (12) （七）总结和结论 (13)

（一）实验名称及实验任务要求实验一名称：QuartusII原理图输入法设计与实现实验任务要求：EDA基础实验1（1）、（2）、（3）必做，选做VHDL 实现加法器。实验二名称：用VHDL设计与实现组合逻辑电路实验任务要求：四人表决器、8421码转格雷码、数码管译码器（下载测试）。实验三名称：用VHDL设计与实现时序逻辑电路实验任务要求：分频器、8421十进制计数器、将分频器/8421十进制计数器/数码管译码器3个电路进行连接并下载。实验四名称：用VHDL设计与实现相关电路实验任务要求：数码管动态扫描控制器、点阵扫描控制器。

（二）模块端口说明及连接图 1.1实验三(3)模块端口说明 cp：时钟信号输入； rst：8421十进制计数器异步置位； c[6...0]：七段二极管数码管显示； cat[7...0]：数码管显示。 1.2实验三(3)连接图 2.1实验四模块端口说明 cp：时钟信号输入； rst：8421计数器异步复位； lgt[6...0]：七段二极管数码管显示； cat[7...0]：数码管显示。 2.2实验四连接图

北邮arduino实验报告

电子电路综合实验设计实验名称：基于 Arduino 的电压有效值测量电路设计与实现学院：班级：学号：姓名：班内序号：

实验基于Arduino 的电压有效值测量电路设计与实现一. 摘要 Arduino是一个基于开放原始码的软硬件平台，可用来开发独立运作、并具互动性的电子产品，也可以开发与PC 相连的周边装置，同时能在运行时与PC 上的软件进行交互。为了测量正弦波电压有效值，首先我们设计了单电源供电的半波整流电路，并进行整流滤波输出，然后选择了通过Arduino设计了读取电压有效值的程序，并实现使用此最小系统来测量和显示电压有效值。在频率和直流电压幅度限定在小范围的情况下，最小系统的示数基本和毫伏表测量的值相同。根据交流电压有效值的定义，运用集成运放和设计的Arduino最小系统的结合，实现了运用少量元器件对交流电压有效值的测量。关键字:半波整流整流滤波 Arduino最小系统读取电压有效值二. 实验目的 1、熟悉Arduino 最小系统的构建和使用方法； 2、掌握峰值半波整流电路的工作原理； 3、根据技术指标通过分析计算确定电路形式和元器件参数； 4、画出电路原理图（元器件标准化，电路图规范化）； 5、熟悉计算机仿真方法； 6、熟悉Arduino 系统编程方法。三. 实验任务及设计要求设计实现 Arduino 最小系统，并基于该系统实现对正弦波电压有效值的测量和显示。 1、基本要求（1）实现Arduino 最小系统，并能下载完成Blink 测试程序，驱动Arduino 数字13 口LED 闪烁；（2）电源部分稳定输出5V 工作电压，用于系统供电；（3）设计峰值半波整流电路，技术指标要求如下：

北邮数电实验报告

北京邮电大学实验报告实验名称：数字电路与逻辑设计实验报告学院：信息与通信工程学院班级：姓名：学号：序号：日期：

实验三:用VHDL语言设计与实现逻辑电路一、实验内容 1. 用VHDL语言设计实现一个带异步复位的8421码十进制计数器，仿真验证其功能，并下载到实验版测试。要求用按键设定输入信号，发光二极管显示输出信号； 2.用VHDL语言设计实现一个分频系数为12，分频输出信号占空比为50%的分频器，仿真验证其功能； 3.将（1），（2）和数码管译码器3个电路进行连接，并下载到实验板显示计数结果。二、模块端口说明及连接图 1.分频器 2. 计数器 clk: 时钟输入信号 clk: 时钟信号输入 clear: 复位信号输入 clear: 复位信号输入 clk_out: 时钟分频后的信号输出 q: 计数器的输出 3.数码管显示 b: 数码管的输入信号 seg: 译码显示输出 onoff: 数码管的输出控制

4.连接图三、实验分析 1.设计思路本实验将之前的分频器和计数器以及数码管显示模块组合起来，实现了单个数码管现显示0~9，每隔0.5s切换一次显示内容。 COMPONENT div_12实现了时钟分频，将50MHz的单片机晶振时钟进行分频，输出频率2HZ占空比50%的方波时钟，以此时钟作为内部时钟驱动计数器。 COMPONENT jishuqi是一个十进制计数器，NUM从“0000”到“1001”循环变化，模为10。计数器的输出传递给数码管译码显示电路。 COMPONENT seg7_1是数码管译码显示电路，将收到的信号NUM译码并控制数码管的段锁存来控制数码管的显示。整体来看，div-12提供了分频后2Hz的时钟，驱动计数器计数，计数的结果作为数码管译码显示模块的输入，根据计数器实时的数进行数码管的显示。综合起来就实现了设计的功能。在进行电路的连接时，可直接在代码中分成三个进程来实现，也可通过为每个模块建立符号，连接电路图来实现。 2. 具体代码如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY fenpinjishu IS PORT( clear2 :IN STD_LOGIC; clk1:IN STD_LOGIC; b1:OUT STD_LOGIC_VECTOR(6 downto 0); CAT:OUT STD_LOGIC_VECTOR(7 downto 0) );

数电实验实验报告

数字电路实验报告

实验一组合逻辑电路分析一．试验用集成电路引脚图 74LS00集成电路 74LS20集成电路四2输入与非门双4输入与非门二．实验内容 1.实验一自拟表格并记录: 2.实验二密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD 是什么？ X1 2.5 V A B C D 示灯：灯亮表示“1”，灯灭表示“0” ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平

ABCD 接逻辑电平开关。最简表达式为：X1=AB ’C ’D 密码为： 1001 A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 三.实验体会： 1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。 2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片，和使用仿真软件来设计和构造逻辑电路来求解。实验二组合逻辑实验（一）半加器和全加器一．实验目的 1. 熟悉用门电路设计组合电路的原理和方法步骤二．预习内容 1. 复习用门电路设计组合逻辑电路的原理和方法步骤。 2. 复习二进制数的运算。 3. 用“与非门”设计半加器的逻辑图。 4. 完成用“异或门”、“与或非”门、“与非”门设计全加器的逻辑图。 5. 完成用“异或”门设计的3变量判奇电路的原理图。三．元件参考 U1A 74LS00D U1B 74LS00D U1C 74LS00D U1D 74LS00D U2A 74LS00D U2B 74LS00D U2C 74LS00D U3A 74LS20D X1 2.5 V X2 2.5 V VCC 5V A ＢＣ D

北邮模电综合实验-简易电子琴的设计与实现.

电子测量与电子电路实验课程设计题目: 简易电子琴的设计和制作姓名孙尚威学院电子工程学院专业电子信息科学与技术班级学号班内序号指导教师陈凌霄 2015年 4 月目录一、设计任务与要求 (3) 1.1 设计任务与要求 (3) 1.2 选题目的与意义 (3) 二、系统设计分析 (3) 2.1系统总体设计 (3) 2.2 系统单元电路设计 (4) 2.2.1 音频信号产生模块 (4) 2.2.2 功率放大电路 (7) 2.2.3 开关键入端（琴键） (8) 三、理论值计算 (9) 3.1 音阶频率对应表 (9) 3.2 键入电路电阻计算 (9) 四、电路设计与仿真 (10) 4.1 电路设计 (10) 4.2 Multisim仿真 (11) 五、实际电路焊接 (11) 六、系统调试 (13)

6.1 系统测试方案 (13) 6.2 运行结果分析 (14) 七、设计体会与实验总结 (15) 一、设计任务与要求 1.1 设计任务与要求了解由555定时器构成简易电子琴的电路及原理。设计并利用NE555集成运算电路以及外加电阻，电容在第一级产生不同频率的音乐，再利用LM386功率放大电路对音乐信号进行放大，最后通过扬声器产生21个音符。 1.2 选题目的与意义（1）培养理论联系实际的正确设计思想，训练综合运用已经学过的理论和生产实际知识去分析和解决工程问题的能力。（2）学习较复杂的电子系统设计的一般方法，了解和掌握模拟，数字电路等知识解决电子信息方面常见实际问题的能力。（3）学习调试电子电路的方法，提高实际动手能力。了解由555定时器构成简易电子琴的电路及原理。二、系统设计分析 2.1系统总体设计由555电路组成的多谐振荡器，它的振荡频率可以通过改变振荡电路中的RC元件的数值进行改变。根据这一原理，通过设定一些不同的RC数值并通过控制电路，按照一定的规律依次将不同值的RC组件接入振荡电路，就可以使振荡电路按照设定的需求，有节奏的发出已设定的音频信号，再利用LM386功率放大电路对音乐信号进行放大，最后通过扬声器产生音符。图1：系统组成框图 2.2 系统单元电路设计 2.2.1 音频信号产生模块利用NE555集成运算电路以及外加电阻，电容在第一级产生不同频率的音乐。555定时器是一种中规模集成电路，外形为双列直插8脚结构，体积很小，使用起来方便。只要在外部配上几个适当的阻容元件，就可以构成史密特触发器、单稳态触发器及自激多谐振荡器等脉冲信号产生与变换电路。它在波形的产生与变换、测量与控制、定时电路、家用电器、电子玩具、电子乐器等方面有广泛的应用。

北邮-数电实验报告

数字电路实验报告学院：信息与通信工程专业：信息工程班级：2013211125 学号：2013210681 姓名：袁普

②：仿真波形图以及分析波形图：波形分析：通过分析ab ci三个输入在8中不同组合下的输出，发现与全加器的真值表吻合，说明实现了全加器的逻辑功能。同时看见波形中出现了毛刺（冒险），这也与事实一致。 ③：故障及问题分析第一次在做全加器的时候发现找不到已经生成的半加器模块，后来发现是因为在建立工程时这两个项目没有建在同一个文件夹里，在调用的时候就找不到。后来我将全加器工程建在同一个文件夹里解决了此问题。

实验二：用VHDL设计和实现组合逻辑电路一：实验要求 ①：用VHDL设计一个8421码转换为格雷码的代码转换器，仿真验证其功能。 ②：用VHDL设计一个4位二进制奇校验器，要求在为奇数个1时输出为1，偶数个1时输出为0，仿真验证其功能。 ③：用VHDL设计一个数码管译码器，仿真验证其功能，下载到实验板测试，要求用拨码开关设定输入信号，数码管显示输出信号，并且只使一个数码管有显示，其余为熄灭状态。二：故障及问题分析在刚开始实现让一个数码管显示的时候，我本来准备再设置6个输入和输出，通过实验板上的拨码来输入信息分别控制不同的数码管的的开闭状态，但是后来发现这样效率很低而且实验板上的拨码开关数量根本不够。在老师的提醒下，我最终在VHDL里直接增加了一个向量输出”011111”来直接控制cat0~5六个管脚，从而达到了实验的要求。

实验三：用VHDL设计和实现时序逻辑电路一：实验要求 ①：用VHDL语言设计实现一个8421十进制计数器，要求有高电平复位功能，仿真验证其功能。 ②：用VHDL语言设计实现一个分频系数为12，输出为占空比50%方波的分频器，有高电平复位功能，仿真验证其功能。 ③：将（1），（2）和数码管译码器三个电路进行连接，仿真验证其功能，并下载到实验板进行测试，要求第三个数码管显示数字。二：报告内容 ①实验三（3）模块端口说明及模块代码模块一：div12为一个有高电平复位功能的分频系数为12的分屏器，其输出是一个占空比50%的方波。此模块输入连接一个时钟输入，即可在输出端得到一个周期更大的方波输出。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity div12 is port( clear,clk:in std_logic; clk_out:out std_logic ); end div12; architecture struct of div12 is signal temp:integer range 0 to 5; signal clktmp:std_logic; begin process(clk,clear) begin if(clear='1') then

北邮数电实验报告

北京邮电大学实验报告实验名称：数电电路与逻辑设计实验学院：信息与通信工程学院班级：姓名：学号：班内序号：日期：

一．实验一：Quartus II 原理图输入法设计 1. 实验名称和实验任务要求 (1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块元。 (2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号入信号。 (3)用3线-8线译码器（74LS138）和逻辑门设计实现函数 F=A B C +A B C +A B C + A B C 。 2. 实验原理图及波形图（1）半加器（2）全加器

（3）74LS38 3.仿真波形图分析 (1)半加器：输入为a，b，输出S，CO（进位）。当ab都为0时，半加和s=0，进位端co=0。当ab都为1时，半加和s=0，进位端co=1。当a=1,b=0 或a=0,b=1时，半加和s=1，进位端co=0。 (2)全加器：

输入a，b，输出S，CO（进位），ci（低进位）。当a=0，b=0,ci=0,输出s=0，co=0。当a=0，b=1或a=1，b=0又 ci=0,输出s=1，co=0。当a=0，b=0,ci=1,输出s=1，co=0。 (3)74LS138 输入A,B,C,输出为3。四个输出对应F中的四个最小项，Y0、Y2、Y4、Y7，以实现函数功能。二．实验二：用 VHDL 设计与实现组合逻辑电路 1.实验名称和实验任务要求 (1)用VHDL语言设计实现一个共阴极7段数码管译码器，仿真验证其功能。要求用拨码开关设定输入信号，7段数码管显示输出信号。 (2) 用VHDL语言设计实现一个8421码转换为余3码的代码转换器，仿真验证其功能。要求用拨码开关设定输入信号，发光二极管显示输出信号。 (3) 用VHDL语言设计实现一个4位二进制奇校验器，输入奇数个’1’时，输出为’1’，否则输出’0’，仿真验证其功能。要求用拨码开关设定输入信号，发光二极管显示输出信号。 2．实验代码及波形图（1）共阴极7段数码管译码器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY GUAN IS PORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0); B:OUT STD_LOGIC_VECTOR(6 DOWNTO 0); C:OUT STD_LOGIC_VECTOR(5 DOWNTO 0)); END GUAN; ARCHITECTURE encoder_arch OF GUAN IS BEGIN PROCESS(A) BEGIN C<="011111"; CASE A IS WHEN"0000"=> B<="1111110";--0 WHEN"0001"=> B<="0110000";--1 WHEN"0010"=> B<="1101101";--2 WHEN"0011"=> B<="1111001";--3 WHEN"0100"=> B<="0110011";--4 WHEN"0101"=> B<="1011011";--5 WHEN"0110"=> B<="1011111";--6 WHEN"0111"=> B<="1110000";--7 WHEN"1000"=> B<="1111111";--8 WHEN"1001"=> B<="1111011";--9

北邮数电实验分析报告-信息

北邮数电实验报告-信息

————————————————————————————————作者：————————————————————————————————日期：

数字电路与逻辑设计实验姓名*** 学院信息与通信工程学院专业信息工程班级*** 学号**** 班内序号***

实验一一、实验名称和实验任务要求 1.实验内容：QuartusII原理图输入法设计与实现。 2.实验目的：（1）熟悉用QuartusII原理图输入法进行电路设计和仿真。（2）掌握QuartusII图形模块单元的生成与调用。（3）熟悉实验板的使用。 3.实验任务要求：（1）用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图像模块。（2）用实验内容1中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板上测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。（3）用3线—8线译码器（74LS138）和逻辑门实现函数 F=(/)(/)(/)+(/)(/)+(/)(/)+，仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。二、原理图半加器模块和逻辑门设计实现的全加器：三、仿真波形图及分析电路实现了全加器的功能。全加器是实现两个1位二进制数及低位来的进位相加求得和数及向高位进位的逻辑电路。由其原理可得逻辑表达式：sum=ain⊕bin⊕cin

cout = （ain⊕bin）cin + ain*bin。列出真值表：输入输出 ain bin cin cout sum 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 仿真波形对比真值表，可以看出波形图与理论值完全符合。四、故障及问题分析 1、问题：按照逻辑表达式连接了全加器电路后，仿真波形很乱。解决方法：思考后知道了应该把输入信号依次设成2的n次方，这样的仿真波形清楚容易分析。 2、问题：把代码下载到板子上的过程中，进行到37%的时候停了，等了2分钟也没继续下载。解决方法：再次重连USB尝试下载，手紧握着接线口，下载成功了，分析可能是接线口接触不好。实验二一、实验名称和实验任务要求 1.实验内容：用VHDL设计与实现组合逻辑电路。 2.实验目的：（1）熟悉用VHDL语言设计组合逻辑电路的方法。（2）熟悉用QuartusII文本输入法进行电路设计。 3.实验任务要求：（1）用VHDL语言设计实现一个4位二进制奇校验器，输入奇数个‘1’时，输出为‘1’，否则输出‘0’，仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。（2）用VHDL语言设计实现一个8421码转换为余3码的代码转换器，仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。

模电仿真实验报告。

模拟电路仿真实验报告张斌杰生物医学工程141班学号6103414032 Multisim软件使用一、实验目的 1、掌握Multisim软件的基本操作和分析方法。二、实验内容 1、场效应管放大电路设计与仿真 2、仪器放大器设计与仿真 3、逻辑电平信号检测电路设计与仿真 4、三极管Beta值分选电路设计与仿真 5、宽带放大电路设计与仿真三、Multisim软件介绍 Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。一、实验名称: 仪器放大器设计与仿真二、实验目的 1、掌握仪器放大器的设计方法 2、理解仪器放大器对共模信号的抑制能力 3、熟悉仪器放大器的调试功能 4、掌握虚拟仪器库中关于测试模拟电路仪器的使用方法，如示波器，毫伏表信号发生器等虚拟仪器的使用三、设计实验电路图：

北邮大二下数电实验报告

邮电大学数字电路与逻辑设计实验学院：班级：：学号：班序号：

实验一一、实验名称 Quartus II 原理图输出法设计（一）半加器二、实验任务要求用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。三、设计思路和过程 ◎设计思路半加器电路是指对两个输入数据位进行加法，输出一个结果位和进位，不产生进位输入的加法器电路，是实现两个一位二进制数的加法运算电路。数据输入：被加数AI、加数BI 数据输出：半加和SO、进位CO ◎设计过程 (1)列出真值表

01 1 0 10 1 0 110 1 *表中两个输入是加数AI和BI，输出有一个是和SO，另一个是进位CO。(2)根据真值表写出输出逻辑表达式该电路有两个输出端，属于多输出组合数字电路，电路的逻辑表达式如下： AI =。所以，可以用一个两输入异或门和一个两输入与门CO? SO⊕ BI AI =,BI 实现。 ◎实验原理图四、仿真波形图及分析

根据仿真波形对比半加器真值表，可以确定电路实现了半加器的功能。但我们也可以发现输出SO出现了静态功能冒险，要消除该冒险可以加入相应的选通脉冲。（二）全加器二、实验任务要求用实验容1中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。三、设计思路和过程 ◎设计思路全加器与半加器的区别在于全加器有一个低进位CI，从外部特性来看，它

是一个三输入两输出的器件。 ◎设计过程 (1)全加器的真值表如下 *其中AI 为被加数，BI 为加数，CI 为相邻低位来的进位数。输出本位和为SO ，向相邻高位进位数为CO 。 (2)根据真值表写出逻辑表达式： CI BI AI SO ⊕⊕=,BI AI CI BI AI CO ?+?⊕=)( 根据逻辑表达式，可以知道只要在半加器的基础上再加入一个异或门、一个两输入与门和两输入或门即可实现全加器。 ◎实验原理图

北京邮电大学数字电路实验报告

北京邮电大学数字电路与逻辑设计实验实验报告实验名称：QuartusII原理图输入法设计与实现学院：北京邮电大学班级：姓名：学号：

⑵由数字电路与逻辑设计理论知识可知b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能，并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。全加器的设计实现过程：⑴全加器能够由两个半加器和一个或门构成。全加器有三个输入值a,b,ci ，两个输出值s,co ：a 为被加数，b 为加数，ci 为低位向高位的进位。 ⑵全加器的逻辑表示式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)(

模电实验报告

实验一单级放大电路一、实验目的 1.熟悉电予元器问模拟电路实验箱的使用 2、学会测量和调整放大电路静态玉作点的方法，观察放大电路的非线性失真 3、学习测定放大电路的电压放大倍数。 4、掌握放大电路的输入阻抗、输出阻抗的测试方法。 5、学习基本交直流仪器仪表的使用方法二、实验仪器 1、示波器 2、信号发生器 3、万用表三、预习要求 1、学习三极管及单级放大电路的工作原理，明确实验目的。 2、学习放大电路动态反静态工作参数测量方法四、实验内容及步骤 1.连接线路按图连好线路 2.调整静态工作点将函数信号发生器的输出通过输出电缆线接至Us两端，调整函数倍号发生器输出的正弦被信号使fc=lkHz, Ui=10mV . (Ui是放大电路输入信号ui的有效值，用毫伏表测

量ui可得）。将示波器Y轴输入电缆线连接至放大电路输出端。然后调整基极电阻Rpl，在示波器上观察uo的波形，将uo调整到最大不失真输出。注意观察静态工作点的变化对输出波形的影响过程，观察何时出现饱和失真、截止失真，若出现双向失真应减小Ui，直至不出现失真。调好工作点后Rp1电位器不能再动。用万用表测量静态工作点记录数据于表1-1 （测量Uce和lc时，应使用万用表的直流电压档和直流电流档）。表1－1用万用表测量静态工作点 3.测量放大电路的电压放大倍数调节函数信号发生器输出为f=lkHz, Ui=10mV的正弦信号，用示波器观察放大器的输出波形。若波形不失真，用晶体管毫伏表测量放大器空载时的输出电压及负载时的输出电压Uo的实测值；调Ui=20mV，重复上述步骤，验证放大倍数的线性关系，填入数据记录表1-2中（测量输入电压、输出电压时，用晶体管毫伏表测量）。表1-2数据记录表1 (I) 输入阻抗的测量：用万用表的欧姆档测量信号源与放大器之间的电阻1R1, 用晶体毫伏表测量信号窑南端电压Us以及放大器输入电压Ui，可求得放大电路的输入阻抗。 (Ui * 1R1)/(Us-Ui) (2) 输出阻扰的测量：在放大器输出信号不失真的情况下，断开RL，用晶体管毫伏表测量输出电压Uo1；接上RL，测得Uo2，可求得放大电路的输出阻抗。（RL* (Uo1 -Uo2)）/Uo2 5、观察放大电路的非线性失真 (1 ）工作点合适，输入倍号过大引起的非线性失真：在静态工作点不变的情况下增大输入信号，用示波器观察输出波形的失真现象，用万用表测量Ic和Uce 的值。 (2）工作点不合适，引起的非线性失真：在放来器输入电压Ui不变的情况下，改变放大电路的静态工作点（调节Rp1的大小)用示波器观察输出电压Uo波形的变化，并用万用表测量lc和Uce的值。将上述结果填入表1-3中。表1-3 数据记录表2 在上述实验步骤中，需要对放大电路进行理论分析，而在分析中需要β的值，此时可以用万用表来测量。测量步骤如下：（1）判定基极b 和管型判断根据是从基极b 到集电极c 以及基极b 到发射集E，分别是两个PN 结。将万用表拨到欧姆档得R × lOO(R × lK ）位置，用红表笔触碰某个电极，黑表笔分别去接

北邮数电综合实验报告

数字电路与逻辑设计实验题目: 简易出租车计价器学号：姓名：班级：学院：时间：2013/11/4

一．设计课题的任务要求设计一台出租车计价器，不同情况具有不同的收费标准。基本要求： 1、行驶公里：用时钟2 秒钟表示出租车匀速行驶1 公里，在行车5 公里以内，按起步价13 元收费，超过5 公里部分，以每公里2 元收费。燃油附加费为每运次1 元。 2、途中等待：用按键控制中途等待，等待少于（包括）5 秒不收费，超过5 秒后每等待3 秒钟加收1 元。 3、用数码管分时显示计费金额、行驶里程和等候时间。字母A 表示当前处于显示计费金额状态，字母B 表示当前处于显示行驶里程状态，字母C 表示当前处于显示等候时间状态。 4、用按键控制出租车空驶、载客状态并用点阵显示空驶、载客状态。二、系统设计（包括设计思路、总体框图、分块设计） 1、设计思路：将整个计价器分为控制和计费模块，按键及防抖模块，数码管显示模块，点阵显示模块。其中控制和计费模块作为系统核心，负责给出所有控制和对外显示信号。按键及防抖模块提供输入按键信号，用于状态间切换。数码管用于显示计费金额、里程和等待时间信息。点阵模块用于显示出租车载客和空驶状态。

2、设计框图： 3、分块设计 ①控制和计费模块：采用状态机的设计方式，根据计费计时方式的不同，分为了S0、S1、S2、S3四个状态，四个状态的含义和状态转移图如图所示：

②按键防抖模块：如图：按键防抖模块的原理是利用信号延迟，每个防抖模块都有一个输入时钟，每按下一次按键后输出端将产生一个输入时钟宽度的脉冲，输入时钟频率与主控模块中的状态切换扫描时钟频率相同，使状态能够及时的切换。