电子设计自动化(eda)期末考试试题及答案

三、改错；找到5处错误并改正（10分）

LIBRARY IEEE ;

USE IEEE.STD_LOGIC_1164.ALL ;

ENTITY CNT4 IS

PORT ( CLK : IN STD_LOGIC ;

Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) )

END ;

ARCHITECTURE bhv OF CNT IS

SIGNAL Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0);

BEGIN

PROCESS (CLK)

BEGIN

IF CLK'EVENT AND CLK THEN

Q1 <= Q1 + 1 ;

END PROCESS ;

Q <= Q1 ;

END bhv;

四、设计，要求写出完整的vhdl代码。（65分）

1、16位硬件加法器，要求有进位输入和进位输出。（15分）

2、七段数码管译码显示电路设计（数码管共阳极接法）（12分）

要求输入BCD码，输出驱动数码管显示0到9

3、十进制加法计数器，要求有复位功能。（13分）

4、上升沿触发的D触发器，要求用三种方式描述，实体可只写一个。（15分）

B : IN STD_LOGIC_VECTOR(15 DOWNTO 0) ;

S : OUT STD_LOGIC_VECTOR(15 DOWNTO 0) ;

COUT : OUT STD_LOGIC ); END ADDER4B ;

ARCHITECTURE behav OF ADDER16 IS

SIGNAL SINT : STD_LOGIC_VECTOR(16 DOWNTO 0) ;

SIGNAL AA,BB : STD_LOGIC_VECTOR(16 DOWNTO 0) ; BEGIN

AA<='0'&A ;

BB<='0'&B ;

SINT <= AA + BB + CIN ;

S <= SINT(15 DOWNTO 0) ;

COUT <= SINT(16) ;

END behav ;

实体正确7分，能完成加法5分，进位正确3分

2、七段数码管译码显示电路设计（数码管共阳极接法）（12分）要求输入BCD码，输出驱动数码管显示0到9

LIBRARY IEEE ;

USE IEEE.STD_LOGIC_1164.ALL ;

ENTITY DECL7S IS

PORT ( A : IN STD_LOGIC_VECTOR(3 DOWNTO 0);

LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) ;

END ;

ARCHITECTURE one OF DECL7S IS

BEGIN

PROCESS( A )

BEGIN

CASE A IS

WHEN "0000" => LED7S <= "1000000" ;

WHEN "0001" => LED7S <= "1111001" ;

WHEN "0010" => LED7S <= "0100100" ;

WHEN "0011" => LED7S <= "1001111" ;