实验二 双端口存储器原理实验
实验二双端口存储器原理实验一、实验目的
（1）了解双端口静态随机存储器IDT7132的工作特性及使用方法。
（2）了解半导体存储器怎样存储和读出数据。
（3）了解双端口存储器怎样并行读写，产生冲突的情况如何。
二、实验电路
图7 双端口存储器实验电路图
图7示出了双端口存储器的实验电路图。这里使用了一片IDT7132（U36）(2048×8位)，两个端口的地址输入A8—A10引脚接地，因此实际使用存储容量为256字节。左端口的数据部分连接数据总线DBUS7—DBUS0，右端口的数据部分连接指令总线INS7—INS0。一片GAL22V10(U37)作为左端口的地址寄存器（AR１），内部具有地址递增的功能。两片４位的74HC298(U28、U27)作为右端口的地址寄存器（AR2H、AR2L），带有选择输入地址源的功能。使用两组发光二极管指示灯显示地址和数据：通过开关IR/DBUS 切换显示数据总线DBUS和指令寄存器IR的数据，通过开关AR1/AR2切换显示左右两个端口的存储地址。写入数据由实验台操作板上的二进制开关SW0—SW7设置，并经过SW_BUS三态门74HC244(U38)发送到数据总线DBUS上。指令总线INS的指令代码输出到指令寄存器IR(U20)，这是一片74HC374。
存储器IDT7132有6个控制引脚：CEL#、LRW、OEL#、CER#、RRW、OER#。CEL#、LRW、OEL#控制左端口读、写操作，CER#、RRW、OER#控制右端口读、写操作。CEL#为左端口选择引脚，低有效。当CEL# =1时，禁止左端口读、写操作；当CEL# =0 时，允许左端口读、写操作。当LRW为高时，左端口进行读操作；当LRW为低时，左端口进行写操作。当OEL#为低时，将左端口读出的数据放到数据总线DBUS上；当OEL#为高时，禁止左端口读出的数据放到数据总线DBUS上。CER#、RRW、OER#控制右端口读、写操作的方式与CEL#、LRW、OER#控制左端口读、写操作的方式类似，不过右端口读出的数据放到指令总线上而不是数据总线上。实验台上的OEL#由LRW经反相产生。当CEL#=0且LRW=1时，左端口进行读操作，同时将读出的数据放到数据总线DBUS上。当CER#=0且LRW=0时，在T3的上升沿开始进行写操作，将数据总线上的数据写入存储器。实验台上已连接T3到时序发生器的T3输出。实验台上OER#已固定接地，RRW固定接高电平，CER#由CER反相产生，因此当CER=1且LDIR=1时,右端口读出的指令在T4的上升沿打入IR寄存器。
存储器的地址由地址寄存器AR1、AR2提供，而AR1和AR2的内容根据数码开关SW0—SW7设置产生，并经三态门SW_BUS发送到数据总线时被AR1或AR2接收, 三态门的控制信号SW_BUS#是低电平有效。数据总线DBUS有5个数据来源：运算器ALU，寄存器堆RF，控制台开关SW0—SW7，双端口存储器IDT7132和中断地址寄存器IAR。在任何时刻，都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据,只允许1个(或者没有)数据源向数据总线DBUS输送数据。在本实验中，为了保证数据的正确设置和观察，请令RS_BUS# = 1, ALU_BUS = 0, IAR_BUS# = 1。AR1的控制信号是LDAR1和AR1_INC。当LDAR1 = 1时，AR1从DBUS接收地址；当AR1_INC =1时,使AR1中的存储器地址增加１；在T4的上升沿,产生新的地址；LDAR1和AR1_INC两者不可同时为１。AR2的控制信号是LDAR2和M3。当M3 =1 时，AR2从数据总线DBUS接收数据；当M3=0 时，AR2以PC总线PC0—PC7作为数据来源。当LDAR2=1时，在T2的下降沿，将新的PC值打入AR2。
三、实验设备
（1）TEC－４计算机组成原理实验系统1台
（2）双踪示波器一台
（3）直流万用表一只
（4）逻辑测试笔一支
四、实验任务
（1）按图7所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然后接通电源。
（2）将数码开关SW0—SW7（SW0是最低位）设置为00H，将此数据作为地址置入AR1；然后重新设置二进制开关控制，将数码开关SW0—SW7上的数00H写入RAM第0号单元。依此方法，在存储器10H单元写入数据10H，20H单元写入20H，30H单元写入30H，40H号单元写入40H。共存入5个数据。
使用双端口存储器的左端口，依次读出存储器第00H、10H、20H、30H、40H单元中的内容，观察上述各单元中的内容是否与该单元的地址号相同。请记录数据。注意：总线上禁止两个以上部件同时向总线输出数据。当存储器进行读出操作时，必须关闭SW_BUS三态门！而当向AR1送入地址时，双端口存储器不能被选中。
（3）通过双端口存储器右端口（指令端口），依次把存储器第00H、10H、20H、30H、40H单元中的内容置入指令寄存器IR，观察结果是否与（2）相同，并记录数据。
（4）双端口存储器的并行读写和访问冲突测试。
置CEL#=0且CER=１，使存储器左、右端口同时被选中。当AR1和AR2的地址不相同时，没有访问冲突；地址相同时，由于都是读出操作，也不冲突。如果左、右端口地址相同且一个进行读操作、另一个进行写操作，则发生冲突。要检测冲突，可以用示波器测试BUSYL和BUSYR插孔（分别是两个端口的“忙”信号输出）。BUSY为0时不一定发生冲突，但发生冲突时，BUSY一定为0。当某一个端口（无论是左端口还是右端口）的BUSY = 0时，对该端口的写操作被IDT7132忽略掉。
五、实验步骤及实验结果
（1）接线
IAR_BUS#接VCC，ALU_BUS接GND，RS_BUS#接VCC，禁止中断地址寄存器、运算器、多端口寄存器堆RF向数据总线DBUS送数据。AR1_INC接GND，M3接VCC，使地址寄存器AR1和AR2从数据总线DBUS 取得地址数据。
CEL#接K0，LRW接K1，CER接K2, LDAR1接K3，LDAR2接K4，SW_BUS#接K5，LDIR接K6。
置DP=1，DB=0，DZ=0，使实验台处于单拍状态。
合上电源。按复位按钮CLR#，使实验系统处于初始状态。
（2）向存储器写数，并读出进行检查。
1.令K0 (CEL#)=1，K1(LRW)=1，K2(CER)=0，K3(LDAR1)=1，K4(LDAR2)=0，K5 (SW_BUS#)=0，
K6(LDIR)=0。将IR/DBUS开关拨到DBUS位置，将 AR1/AR2开关拨到AR1位置。置SW7-SW0=00H，按一次QD按钮，将00H写入AR1，绿色的地址指示灯应显示00H。再令K3(LDAR1)=0，K0(CEL#)=0，K1(LRW)=0，按一次QD按钮，则将00H数据写入存储器的00H单元。依次重复进行，在存储器10H单元写入数据10H，20H单元写入20H，30H单元写入30H，40H单元写入40H，共存入5个数据。
2．令K0 (CEL#)=1，K1(LRW)=1，K2(CER)=0，K3(LDAR1)=1，K4(LDAR2)=0，K5 (SW_BUS#)=0，K6(LDIR)=0。将IR/DBUS开关拨到DBUS位置，将ARl/AR2开关拨到AR1位置。置SW7-SW0=00H，按一次QD按钮，将00H写入AR1，绿色的地址指示灯应显示00H。令K5(SW_BUS#)=1，然后令K3(LDAR1)=0，K0(CEL#)=0，K1(LRW) =l，则读出存储器的00H单元的数据，读出的数据显示在DBUS数据指示灯上，应为00H。照此方法，可依次读出存储器单元l0H、20H、30H、40H的数据。
（3）读出存储器的数据，写入IR。
令K0(CEL#)=l，K1(LRW)=l，K2(CER)=0，K3(LDAR1)=0，K4(LDAR2)=1，K5 (SW_BUS#)=0，K6(LDIR)=0。将IR/DBUS开关拨到IR位置，将ARl/AR2开关拨到AR2位置。置SW7-SW0=00H，按一次QD按钮，将00H 写入AR2，绿色的地址指示灯应显示00H。令K4(LDAR2)=0，K2(CER)=l，K6(LDIR)=1，按一次QD按钮，则从右端口读出存储器的00H单元的数据，读出的数据写入指令寄存器IR，显示在IR数据指示灯上，应为00H。照此方法，可从右端口依次读出存储器单元l0H、20H、30H、40H的数据，写入指令寄存器IR。
（4）双端口存储器的并行读写和访问冲突测试
1.令K0(CEL#)=l，K1(LRW)=l，K2(CER)=0，K3(LDAR1)=l，K4(LDAR2)=0，K5 (SW_BUS#)=0，K6(LDIR)=0。将ARl/AR2开关拨到AR1位置。置SW7-SW0=38H，按一次QD按钮，将38H写入AR1，绿色的地址指示灯应显示38H。令K3(LDAR1)=0，K4(LDAR2)= l，K5(SW_BUS#)=0将ARl/AR2开关拨到AR2位置。置
SW7-SW0=38H，按一次QD按钮，将38H写入AR2，绿色的地址指示灯应显示38H。
2. 先令K2(CER)=1，K0(CEL#)=1，用示波器探头(或逻辑笔)测试BUSYL插孔，BUSYL应为高电平。保持K2(CER)不变，将K0(CEL#)拨动到0位置，示波器上(逻辑笔)的BUSYL信号从高电平变为低电平; 再将K0(CEL#)拨到1位置，BUSYL信号从低电平变为高电平。
3. 先令K0(CEL#)=0，K2(CER)=0，用示波器探头(逻辑笔)测试BUSYR插孔，BUSYR应为高电平。保持K0(CEL#)不变，将K2(CER)拨动到1位置，示波器上(逻辑笔)的BUSYR信号也从高电平变为低电平; 再将K2(CER)拨到0位置，BUSYL信号也从低电平变为高电平。
通信原理实验报告
通信原理实验报告
作者: 日期:
通信原理实验报告 实验名称：实验一—数字基带传输系统的—MATLAB方真 实验二模拟信号幅度调制仿真实验班级：10通信工程三班_________ 学号：2010550920 ________________ 姓名：彭龙龙______________
指导老师：王仕果______________
实验一数字基带传输系统的MATLA仿真 一、实验目的 1、熟悉和掌握常用的用于通信原理时域仿真分析的MATLAB函数； 2、掌握连续时间和离散时间信号的MATLAB产生； 3、牢固掌握冲激函数和阶跃函数等函数的概念，掌握卷积表达式及其物理意义，掌握卷积的计算方法、卷积的基本性质； 4、掌握利用MATLAB计算卷积的编程方法，并利用所编写的MATLAB程序验证卷积的常用基本性质； 5、掌握MATLAB描述通信系统中不同波形的常用方法及有关函数，并学会利用MATLAB求解系统功率谱，绘制相应曲线。 基本要求：掌握用MATLAB描述连续时间信号和离散时间信号的方法，能够编写 MATLAB程序，实现各种常用信号的MATLA实现，并且以图形的方式再现各种信号的波形。 二、实验内容 1、编写MATLAB程序产生离散随机信号 2、编写MATLAB程序生成连续时间信号 3、编写MATLAB程序实现常见特殊信号 三、实验原理 从通信的角度来看，通信的过程就是消息的交换和传递的过程。而从数学的角度来看，信息从一地传送到另一地的整个过程或者各个环节不外乎是一些码或信号的交换过程。例如信源压缩编码、纠错编码、AMI编码、扰码等属于码层次上的变换，而基带成形、滤波、调 制等则是信号层坎上的处理。码的变换是易于用软件来仿真的。要仿真信号的变换，必须解 决信号与信号系统在软件中表示的问题。 3.1信号及系统在计算机中的表示 3.1.1时域取样及频域取样 一般来说，任意信号s(t)是定义在时间区间(-R, +R)上的连续函数，但所有计算机的CPU都只能按指令周期离散运行，同时计算机也不能处理( -R, + R)这样一个时间段。 为此将把s(t)按区间T, T截短为 2 2 S T(t)，再对S T(t)按时间间隔△ t均匀取样，得到取样 点数为: 仿真时用这个样值集合来表示信号 T Nt t s(t)。显然△ t反映了仿真系统对信号波形的分辨 率， (3-1) △ t越小则仿真的精确度越高。据通信原理所学，信号被取样以后，对应的频谱时频率的周期函数，其重复周期是—。如果信号的最高频率为f H，那么必须有f H W 丄才能保证不发 t 2 t 生频域混叠失真。设 1 B s 2 t 则称B s为仿真系统的系统带宽。如果在仿真程序中设定的采样间隔是△ (3-2) t,那么不能用
计算机原理实验二 静态随机存储器实验 操作步骤
2.1 静态随机存储器实验 2.1.1 实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法。 2.1.2 实验设备 PC机一台，TD-CMA实验系统一套。 2.1.3 实验原理 实验原理图如图2-1-3所示，存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED灯显示A7…A0的内容，地址由地址锁存器（74LS273，位于PC&AR单元）给出。数据开关（位于IN单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。 RD WR 图2-1-3 存储器实验原理图 实验箱中所有单元的时序都连接至时序与操作台单元，CLR都连接至CON单元的CLR 按钮。实验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中IOM 应为低（即MEM操作），RD、WR高有效，MR和MW低有效，LDAR高有效。 2.1.4 实验步骤 (1) 关闭实验系统电源，按图2-1-4连接实验电路，并检查无误，图中将用户需要连接的信号用圆圈标明。 (2) 将时序与操作台单元的开关KK1、KK3臵为运行档、开关KK2臵为‘单步’档（时序单元的介绍见附录二）。 (3) 将CON单元的IOR开关臵为1（使IN单元无输出），打开电源开关，如果听到有
‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。 图2-1-4 实验接线图 (4) 给存储器的00H、01H、02H、03H、04H地址单元中分别写入数据11H、12H、13H、14H、15H。由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动ST产生T3脉冲，即将地址打入到AR中。再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动ST产生T3脉冲，即将数据打入到存储器中。写存储器的流程如图2-1-5所示（以向00地址单元写入11H为例）： WR = 0 RD = 0 IOM = 0 IOR = 0 LDAR = 0 WR = 0 RD = 0 IOM = 0 IOR = 0 LDAR = 1 T3= WR = 0 RD = 0 IOM = 0 IOR = 0 LDAR = 0 WR = 1 RD = 0 IOM = 0 IOR = 0 LDAR = 0 T3= 图2-1-5 写存储器流程图 (5) 依次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行读操作时，应先关闭IN单元的输出（IOR=1），然后使存储器处于读状态（WR=0，RD=1，IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。读存储器的流程如图2-1-6所示（以从00地址单元读出11H为例）：
双端口存储器原理实验
华中科技大学实验报告实验名称双端口存储器原理实验成绩实验日期第 2 次试验指导老师陈国平专业计科班号组别 学生姓名同组学生 一、实验目的 1.了解双端口静态存储器IDT7132的工作特性及其使用方法 2.了解半导体存储器怎样存储和读取数据。 3.了解双端口存储器怎样并行读写，并分析冲突产生的情况。 二、实验电路
图3.2 双端口存储器实验电路图 图3.2示出了双端口存储器的实验电路图。这里使用一片IDT7132（2048×8位），两个端口的地址输入A8－A10引脚接地，因此实际使用的存储容量为256字节。左端口的数据输出接数据总线DBUS，右端口的数据输出端接指令总线IBUS。 IDT7132有六个控制引脚：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口的读写操作。CEL#为左端口选择引脚，低电平有效；当CEL#＝1时，禁止对左端口的读、写操作。LR/W#控制对左端口的读写。当LR/W#=1时，左端口进行读操作；LR/W#＝0时，左端口进行写操作。OEL#的作用等同于三态门，当OEL#＝0时，允许左端口读出的数据送到数据总线DBUS上；当OEL#＝1时，禁止左端口的数据放到DBUS。因此，为便于理解，在以后的实验中，我们将OEL#引脚称为RAM_BUS#。控制右端口的三个引脚与左端口的三个完全类似，这里不再赘述。有两点需要说明：
（1）右端口读出的数据（更确切的说法是指令）放到指令总线IBUS上而不是数据总线DBUS，然后送到指令寄存器IR。 （2）所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入，因此我们将右端口处理成一个只读端口，已将RR/W#固定接高电平，OER#固定接地。这两点请同学好好理解。 存储器左端口的地址寄存器AR和右端口的地址寄存器PC都使用2片74LS163，具有地址递增的功能。同时，PC在以后的实验当中也起到程序计数器的作用。左右端口的数据和左右端口的地址都有特定的显示灯显示。存储器地址和写入数据都由实验台操作板上的二进制开关分时给出。 当LDAR#＝0时，AR在T2时从DBUS接收来自SW7－SW0的地址；当AR＋1＝1时，在T2存储器地址加1。LDAR#和AR＋1不能同时有效。在下一个时钟周期，令CEL#＝0，LR/W#＝0，则在T2的上升沿开始进行写操作，将SW7－SW07设置的数据经DBUS写入存储器。 三、实验任务 1.按图3.2所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然后 接通电源。 2.将二进制数码开关SW7－SW0（SW0为最低位）设置为00H，将其作为存储 器地址置入AR；然后将二进制开关的00H作为数据写入RAM中。用这个方 法，向存储器的10H、20H、30H、40H单元依次写入10H、20H、30H和40H。 3.使用存储器的左端口，依次将第2步存入的5个数据读出，观察各单元中存 入的数据是否正确。记录数据。注意：禁止两个或两个以上的数据源同时向 数据总线上发送数据！在本实验中，当存储器进行读出操作时，务必将
四川大学 操作系统上机实验 实验五 Windows虚拟存储器管理
实验报告 实验名称：Windows虚拟存储器管理 实验时间：2013年5月27日 实验人员：____郑笑凡___（姓名）__1143041243__（学号）____2011____（年级） 实验目的：1、了解Windows 2000/XP的内存管理机制，掌握页式虚拟存储技术。 2、理解内存分配原理，特别是以页面为单位的虚拟内存分配方法。 3、学会使用Windows 2000/XP下内存管理的基本API函数 实验环境：windows xp 实验步骤： 1、下载virtumem.cpp； 2、建立工程，将virtumen.cpp加入； 3、编译工程，观察结果，确信六种状态都出现至少一次，必要时可改程 序，方便观察结果； 4、看懂程序，按要求另写一段小程序； 5、编译，执行，观察结果。 6，总结。 实验陈述： 1、基础知识： pagefile.sys文件的位置在：__安装的系统盘根目录下____________________________________此文件的作用：____实现物理内存的扩展__________________________________________________ 改变此文件大小的方法:右击”我的电脑”,依次选择”属性”—“高级”—“性能选项”— “更改”_______________________________________ 虚拟地址空间中的页面分为：提交页面，保留页面，空闲页面 页面的操作可以分为：保留、提交、回收、释放、加锁 2、编程准备. 页面属性是在结构体MEMORY_BASIC_INFORMATION_的字段AllocationProtect 和字段中Protect体现出来的。 简述VirtualFree,VirtualPtotect,VirtualLock,VirtualUnlock,VirtualQuery的作用：_ VirtualFree：__释放虚存___________________________________________________ VirtualPtotect：_保留虚存_________________________________________________ VirtualLock：___加锁虚存_________________________________________________ VirtualUnlock：_解锁虚存________________________________________________ VirtualQuery：____查询虚存_______________________________________________ 3、编程 1）将virtumem.cpp加入工程，编译，执行。 是否能编译成功？是 请描述运行结果：
通信原理实验3
实验三FSK调制及解调实验 一、实验目的 1、掌握用键控法产生FSK信号的方法。 2、掌握FSK非相干解调的原理。 二、实验器材 1、主控&信号源、9号模块各一块 2、双踪示波器一台 3、连接线若干 三、实验原理 1、实验原理框图 FSK调制及解调实验原理框图 2、实验框图说明 基带信号与一路载波相乘得到1电平的ASK调制信号，基带信号取反后再与二路载波相乘得到0电平的ASK调制信号，然后相加合成FSK调制输出；已调信号经过过零检测来识别信号中载波频率的变化情况，通过上、下沿单稳触发电路再相加输出，最后经过低通滤波和门限判决，得到原始基带信号。 四、实验步骤 实验项目一FSK调制 概述：FSK调制实验中，信号是用载波频率的变化来表征被传信息的状态。本项目中，通过调节输入PN序列频率，对比观测基带信号波形与调制输出波形来验证FSK调制原理。 1、关电，按表格所示进行连线。
2、开电，设置主控菜单，选择【主菜单】→【通信原理】→【FSK数字调制解调】。将9号模块的S1拨为0000。调节信号源模块的W2使128KHz载波信号的峰峰值为3V，调节W3使256KHz载波信号的峰峰值也为3V。 3、此时系统初始状态为：PN序列输出频率32KH。 4、实验操作及波形观测。 （1）示波器CH1接9号模块TH1基带信号，CH2接9号模块TH4调制输出，以CH1为触发对比观测FSK调制输入及输出，验证FSK调制原理。 （2）将PN序列输出频率改为64KHz，观察载波个数是否发生变化。 答：PN序列输出频率增大后，载波个数会增多。 实验项目二FSK解调 概述：FSK解调实验中，采用的是非相干解调法对FSK调制信号进行解调。实验中通过对比观测调制输入与解调输出，观察波形是否有延时现象，并验证FSK解调原理。观测解调输出的中间观测点，如TP6（单稳相加输出），TP7（LPF-FSK），深入理解FSK解调过程。 1、保持实验项目一中的连线及初始状态。 2、对比观测调制信号输入以及解调输出：以9号模块TH1为触发，用示波器分别观测9号模块TH1和TP6（单稳相加输出）、TP7（LPF-FSK）、TH8（FSK解调输出），验证FSK解
实验二 数据存储器和程序存储器实验
实验二数据存储器和程序存储器实验 实验目的： 了解DSP内部数据存储器和程序存储器的结构 了解DSP指令的几种寻址方式 实验要求： 主要是对外扩数据存储器进行数据的存储、移动。该实验所需要的硬件主要是DSP、CPLD、DRAM。实验过程是：让学生通过CCS5000的DSP仿真器对DSP 进行仿真，向DSP外扩DRAM写入数据、读数据、数据块的移动，其操作结果通过CCS5000仿真界面进行观察或通过发光二极管观察其正确性。 实验步骤： 经过了实验一以后，相信各位同学对于CCS的基本操作已经了解，故在此不再赘述。 1、以Simulator方式启动CCS，打开项目文件，编译程序，加载目标代码文件。 2、打开各个观察窗口，值得注意的是，本实验需要打开三个内存窗口：Data页的0x2000(.data段)起始处、Data页的0x3000(.stack段)起始处、以及Program页的0x1f00起始处 3、按照实验一的步骤设置断点，观察方法也基本相同，下面仅对各个小段程序进行简要说明： bk0: 通过对XF引脚的置位和复位实现发光二极管的闪烁 bk1: 立即数寻址方式 bk2: 绝对地址寻址方式-数据存储器地址寻址 bk3: 绝对地址寻址方式-程序存储器地址寻址 bk4: 累加器寻址方式 bk5: 直接寻址方式（DP为基准） bk6: 直接寻址方式（SP为基准） bk7: 间接寻址方式 bk8: 存储器映射寄存器寻址方式 bk9: 堆栈寻址方式 bk10: 将程序存储器0x2000为起始地址的0x100个字复制到数据存储器的0x4000为起始地址的空间中
************************************************ * FileName: ex2.asm * * Description: 数据存储器和程序存储器实验* ************************************************ CMD文件： MEMORY { PAGE 0: VECS: origin = 0xff80, length = 0x80 PROG: origin = 0x1000, length = 0x1000 PAGE 1: DATA: origin = 0x2000, length = 0x1000 STACK: origin = 0x3000, length = 0x1000 } SECTIONS { .vectors: {} > VECS PAGE 0 .text: {} > PROG PAGE 0 .data: {} > DATA PAGE 1 .stack: {} > STACK PAGE 1 } 5000系列DSP汇编语言： .title "ex2" ；在清单页头上打印标题 .global reset,_c_int00 ；定义reset和_c_int00两个全局（外部标号），_c_int00是C ; ；行环境的入口点，该入口点在连接的rtsxxx.lib库中，DSP ；复位后，首先跳到0地址，复位向量对应的代码必须跳转 ；到C运行环境的入口点_c_int00. .mmregs ；输入存储器映象寄存器进符号表 .def _c_int00 ；识别定义在当前模块和用在其它模块中的一个或多个符号DA T0 .set 00H ；给符号DAT0设置值为00H DA T1 .set 01H DA T2 .set 02H DA T3 .set 03H DDAT0 .set 2004H DDAT1 .set 2005H DDAT2 .set 2006H DDAT3 .set 2007H PDAT0 .set 1f00H PDAT1 .set 1f01H PDAT2 .set 1f02H PDAT3 .set 1f03H .sect ".vectors" ;中断向量表, 表示以下语句行汇编进名为.vectors的初始化段， ；若用户的程序是要写进EPROM并在上电之后直接运 ；行，则必须包含Vectors.asm文件，这个文件的代码将作为IST ；（中断服务表），并且必须被连接命令文件（.cmd）分配到0 ；地址，DSP复位后，首先跳到0地址，复位向量对应的代码
计算机组成原理双端口存储器实验报告
计算机组成原理实验报告 实验名称双端口存储器实验专业软件工程学院计算机与软件学院 姓名徐振兴班级（2）学号069 指导老师任勇军 实验日期得分 一、实验类别 原理性+分析性 二、实验目的 ⑵了解双端口静态存储器IDT7132的工作特性及其使用方法； ⑵了解半导体存储器怎样存储和读取数据； ⑶了解双端口存储器怎样并行读写； ⑷熟悉TEC-8模型计算机中存储器部分的数据通路。 三、实验设备 ⑴TEC-8 实验系统1台⑵双踪示波器1台 ⑵直流万用表1块⑷逻辑测试笔（在TEC-8 实验台上） 1 支 四、实验电路 双端口RAM 电路由1 片IDT7132 及少许附加电路组成，存放程序和数据。IDT7132 有2 个端口，一个称为左端口，一个称为右端口。2 个端口各有独立的存储器地址线、数据线和3 个读、写控制信号： CE#、R/W#和OE#，可以同时对器件内部的同一存储体同时进行读、写。IDT7132 容量为2048 字节，TEC-8 实验系统只使用64 字节。 在TEC-8 实验系统中，左端口配置成读、写端口，用于程序的初始装入操作，从存储器中取数到数据总线DBUS，将数据总线DBUS 上的数写入存储器。当信号MEMW 为 1 时，在T 2 为1 时，将数据总线DBUS 上的数D7～D0 写入AR7～AR0 指定的存储单 元；当MBUS 信号为1 时，AR7～AR0 指定的存储单元的数送数据总线DBUS。右端口设置成只读方式，从PC7～PC0 指定的存储单元读出指令INS7～INS0，送往指令寄存器IR。 程序计数器PC 由2 片GAL22V10（U53 和U54）组成。向双端口RAM 的右端口提供存储器地址。当复位信号CLR#为0 时，程序计数器复位，PC7～PC0 为00H。当信号LPC 为1 时，在T3 的上升沿，将数据总线DBUS 上的数D7～D0 写入PC。当信号PCINC 为1 时，在T3 的上升沿，完成PC 加1。当PCADD 信号为1 时，PC 和IR 中的转移偏量（IR3～IR0）相加，在T3 的上升沿，将相加得到的和写入PC 程序计数器。 地址寄存器AR 由1 片GAL22V10（U58）组成，向双端口RAM 的左端口提供存储器地址AR7～AR0。当复位信号CLR#为0 时，地址寄存器复位，AR7～AR0 为00H。当信号LAR 为1 时，在T3 的上升沿，将数据总线DBUS 上的数D7～D0 写入AR。当信号ARINC 为1 时，在T3 的上升沿，完成AR 加1。 指令寄存器IR是1片74273（U47），用于保存指令。当信号LIR为1时，在T3的上升沿，将从双端口RAM右端口读出的指令INS7～INS0写入指令寄存器IR。 数据开关SD7～SD0用于设臵双端口RAM的地址和数据。当信号SBUS为1时，数SD7～SD0送往数据总线DBUS。 本实验中用到的信号归纳如下： MBUS 当它为1时，将双端口RAM的左端口数据送到数据总线DBUS。 MEMW 当它为1时，在T2为1期间将数据总线DBUS上的D7～D0写入双端 口RAM 写入的存储器单元由AR7～AR0指定。 LIR 当它为1时，在T3的上升沿将从双端口RAM的右端口读出的指令 INS7～ INS0写入指令寄存器IR。读出的存储器单元由PC7～PC0
存储管理实验报告
实验三、存储管理 一、实验目的： ? 一个好的计算机系统不仅要有一个足够容量的、存取速度高的、稳定可靠的主存储器，而且要能合理地分配和使用这些存储空间。当用户提出申请存储器空间时，存储管理必须根据申请者的要求，按一定的策略分析主存空间的使用情况，找出足够的空闲区域分配给申请者。当作业撤离或主动归还主存资源时，则存储管理要收回作业占用的主存空间或归还部分主存空间。主存的分配和回收的实现虽与主存储器的管理方式有关的，通过本实验理解在不同的存储管理方式下应怎样实现主存空间的分配和回收。 在计算机系统中，为了提高主存利用率，往往把辅助存储器（如磁盘）作为主存储器的扩充，使多道运行的作业的全部逻辑地址空间总和可以超出主存的绝对地址空间。用这种办法扩充的主存储器称为虚拟存储器。通过本实验理解在分页式存储管理中怎样实现虚拟存储器。 在本实验中，通过编写和调试存储管理的模拟程序以加深对存储管理方案的理解。熟悉虚存管理的各种页面淘汰算法通过编写和调试地址转换过程的模拟程序以加强对地址转换过程的了解。 二、实验题目： 设计一个可变式分区分配的存储管理方案。并模拟实现分区的分配和回收过程。 对分区的管理法可以是下面三种算法之一：（任选一种算法实现） 首次适应算法 循环首次适应算法 最佳适应算法 三．实验源程序文件名:cunchuguanli.c
执行文件名:cunchuguanli.exe 四、实验分析： 1)本实验采用可变分区管理，使用首次适应算法实现主存的分配和回收 1、可变分区管理是指在处理作业过程中建立分区，使分区大小正好适合作业的需求，并 且分区个数是可以调整的。当要装入一个作业时，根据作业需要的主存量查看是否有足够的空闲空间，若有，则按需要量分割一个分区分配给该作业；若无，则作业不能装入，作业等待。随着作业的装入、完成，主存空间被分成许多大大小小的分区，有的分区被作业占用，而有的分区是空闲的。 为了说明那些分区是空闲的，可以用来装入新作业，必须有一张空闲说明表 ? 空闲区说明表格式如下：? 第一栏 第二栏 其中，起址——指出一个空闲区的主存起始地址，长度指出空闲区的大小。 长度——指出从起始地址开始的一个连续空闲的长度。 状态——有两种状态，一种是“未分配”状态，指出对应的由起址指出的某个长度的区域是空闲区；另一种是“空表目”状态，表示表中对应的登记项目是空白（无效），可用来登记新的空闲区（例如，作业完成后，它所占的区域就成了空闲区，应找一个“空表目”栏登记归还区的起址和长度且修改状态）。由于分区的个数不定，所以空闲区说明表中应有适量的状态为“空表目”的登记栏目，否则造成表格“溢出”无法登记。 2、当有一个新作业要求装入主存时，必须查空闲区说明表，从中找出一个足够大的空闲区。 有时找到的空闲区可能大于作业需要量，这时应把原来的空闲区变成两部分：一部分分
通信原理实验报告2
通信原理 实验报告 课程名称：通信原理 实验三：二进制数字信号调制仿真实验实验四：模拟信号数字传输仿真实验姓名： 学号： 班级： 2012年12 月
实验三二进制数字信号调制仿真实验 一、实验目的 1.加深对数字调制的原理与实现方法； 2.掌握OOK、2FSK、2PSK功率谱密度函数的求法； 3.掌握OOK、2FSK、2PSK功率谱密度函数的特点及其比较； 4.进一步掌握MATLAB中M文件的调试、子函数的定义和调用方法。 二、实验内容 1. 复习二进制数字信号幅度调制的原理 2. 编写MATLAB程序实现OOK调制； 3. 编写MATLAB程序实现2FSK调制； 4. 编写MATLAB程序实现2PSK调制； 5. 编写MATLAB程序实现数字调制信号功率谱函数的求解。 三、实验原理 在数字通信系统中，需要将输入的数字序列映射为信号波形在信道中传输，此时信源输出数字序列，经过信号映射后成为适于信道传输的数字调制信号。数字序列中每个数字产生的时间间隔称为码元间隔，单位时间内产生的符号数称为符号速率，它反映了数字符号产生的快慢程度。由于数字符号是按码元间隔不断产生的，经过将数字符号一一映射为响应的信号波形后，就形成了数字调制信号。根据映射后信号的频谱特性，可以分为基带信号和频带信号。 通常基带信号指信号的频谱为低通型，而频带信号的频谱为带通型。 调制信号为二进制数字基带信号时，对应的调制称为二进制调制。在二进制数字调制中，载波的幅度、频率和相位只有两种变化状态。相应的调制方式有二进制振幅键控(OOK/2ASK)、二进制频移键控(2FSK)和二进制相移键控(2PSK)。 下面分别介绍以上三种调制方法的原理，及其MATLAB实现： 本实验研究的基带信号是二进制数字信号，所以应该首先设计MATLAB程序生成二进制数字序列。根据实验一的实践和第一部分的介绍，可以很容易的得到二进制数字序列生成的MATLAB程序。 假定要设计程序产生一组长度为500的二进制单极性不归零信号，以之作为后续调制的信源，并求出它的功率谱密度，以方便后面对已调信号频域特性和基带信号频域特性的比较。整个过程可用如下程序段实现： %定义相关参数 clear all; close all; A=1 fc=2; %2Hz; N_sample=8; N=500； %码元数 Ts=1; %1 Baud/s dt=Ts/fc/N_sample; %波形采样间隔 t=0:dt:N*Ts-dt; Lt=length(t);
实验二 I2C存储器实验
I2C存储器实验 实验目的 1、了解I2C总线的工作原理 2、掌握I2C总线驱动程序的设计和调试方法 3、掌握I2C总线存储器的读写方法 实验仪器 单片机开发板、稳压电源、计算机 实验原理 1、 I2C总线常识 I2C总线采用一个双线式漏极开路接口，可在一根总线上支持多个器件和主控器。所连接的器件只会把总线拉至低电平，而决不会将其驱动至高电平。总线在外部通过一个电流源或上拉电阻器连接至一个正电源电压。当总线空闲时，两条线路均为高电平。在标准模式中，I2C 总线上的数据传输速率高达100kbit/s，而在快速模式中则高达400kbit/s。 I2C总线上的每个器件均由一个存储于该器件中的唯一地址来识别，并可被用作一个发送器或接收器（视其功能而定）。除了发送器和接收器之外，在执行数据传输时，还可把器件视作主控器或受控器。主控器是负责启动总线上的数据传输并生成时钟信号以允许执行该传输的器件。同时，任何被寻址的器件均被视作受控器。 CAT24WC01/02/04/08/16是一个1K/2K/4K/8K/16K位串行CMOS EEPROM，内部含有128/256/512/1024/2048个8位字节，CATALYST公司的先进CMOS技术实质上减少了器件的功耗，CAT24WC01有一个8字节页写缓冲器，CAT24WC02/04/08/16有一个16字节页写缓冲器，该器件通过I2C总线接口进行操作，有一个专门的写保护功能，并且器件能与400KHzI2C 总线兼容。 引脚名称和功能如图1所示。 图1 24系例I2C存储器引脚说明 通过器件地址输入端A0、A1和A2可以实现将最多8个24WC01和24WC02器件4个24WC04器件,2个24WC08器件和1个24WC16器件连接到总线上。 2、I2C总线协议 （1）只有在总线空闲时才允许启动数据传送。 （2）在数据传送过程中，当时钟线为高电平时，数据线必须保持稳定状态，不允许有跳变。时钟线为高电平时，数据线的任何电平变化将被看作总线的起始或停止信号。 （3）起始信号 时钟线保持高电平期间，数据线电平从高到低的跳变作为I2C 总线的起始信号。 (4) 停止信号 时钟线保持高电平期间，数据线电平从低到高的跳变作为I2C 总线的停止信号。I2C 总线时序：
实验二 双端口存储器原理实验
实验二双端口存储器原理实验一、实验目的 （1）了解双端口静态随机存储器IDT7132的工作特性及使用方法。 （2）了解半导体存储器怎样存储和读出数据。 （3）了解双端口存储器怎样并行读写，产生冲突的情况如何。 二、实验电路 图7 双端口存储器实验电路图
图7示出了双端口存储器的实验电路图。这里使用了一片IDT7132（U36）(2048×8位)，两个端口的地址输入A8—A10引脚接地，因此实际使用存储容量为256字节。左端口的数据部分连接数据总线DBUS7—DBUS0，右端口的数据部分连接指令总线INS7—INS0。一片GAL22V10(U37)作为左端口的地址寄存器（AR１），内部具有地址递增的功能。两片４位的74HC298(U28、U27)作为右端口的地址寄存器（AR2H、AR2L），带有选择输入地址源的功能。使用两组发光二极管指示灯显示地址和数据：通过开关IR/DBUS 切换显示数据总线DBUS和指令寄存器IR的数据，通过开关AR1/AR2切换显示左右两个端口的存储地址。写入数据由实验台操作板上的二进制开关SW0—SW7设置，并经过SW_BUS三态门74HC244(U38)发送到数据总线DBUS上。指令总线INS的指令代码输出到指令寄存器IR(U20)，这是一片74HC374。 存储器IDT7132有6个控制引脚：CEL#、LRW、OEL#、CER#、RRW、OER#。CEL#、LRW、OEL#控制左端口读、写操作，CER#、RRW、OER#控制右端口读、写操作。CEL#为左端口选择引脚，低有效。当CEL# =1时，禁止左端口读、写操作；当CEL# =0 时，允许左端口读、写操作。当LRW为高时，左端口进行读操作；当LRW为低时，左端口进行写操作。当OEL#为低时，将左端口读出的数据放到数据总线DBUS上；当OEL#为高时，禁止左端口读出的数据放到数据总线DBUS上。CER#、RRW、OER#控制右端口读、写操作的方式与CEL#、LRW、OER#控制左端口读、写操作的方式类似，不过右端口读出的数据放到指令总线上而不是数据总线上。实验台上的OEL#由LRW经反相产生。当CEL#=0且LRW=1时，左端口进行读操作，同时将读出的数据放到数据总线DBUS上。当CER#=0且LRW=0时，在T3的上升沿开始进行写操作，将数据总线上的数据写入存储器。实验台上已连接T3到时序发生器的T3输出。实验台上OER#已固定接地，RRW固定接高电平，CER#由CER反相产生，因此当CER=1且LDIR=1时,右端口读出的指令在T4的上升沿打入IR寄存器。 存储器的地址由地址寄存器AR1、AR2提供，而AR1和AR2的内容根据数码开关SW0—SW7设置产生，并经三态门SW_BUS发送到数据总线时被AR1或AR2接收, 三态门的控制信号SW_BUS#是低电平有效。数据总线DBUS有5个数据来源：运算器ALU，寄存器堆RF，控制台开关SW0—SW7，双端口存储器IDT7132和中断地址寄存器IAR。在任何时刻，都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据,只允许1个(或者没有)数据源向数据总线DBUS输送数据。在本实验中，为了保证数据的正确设置和观察，请令RS_BUS# = 1, ALU_BUS = 0, IAR_BUS# = 1。AR1的控制信号是LDAR1和AR1_INC。当LDAR1 = 1时，AR1从DBUS接收地址；当AR1_INC =1时,使AR1中的存储器地址增加１；在T4的上升沿,产生新的地址；LDAR1和AR1_INC两者不可同时为１。AR2的控制信号是LDAR2和M3。当M3 =1 时，AR2从数据总线DBUS接收数据；当M3=0 时，AR2以PC总线PC0—PC7作为数据来源。当LDAR2=1时，在T2的下降沿，将新的PC值打入AR2。 三、实验设备 （1）TEC－４计算机组成原理实验系统1台 （2）双踪示波器一台 （3）直流万用表一只 （4）逻辑测试笔一支 四、实验任务 （1）按图7所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然后接通电源。 （2）将数码开关SW0—SW7（SW0是最低位）设置为00H，将此数据作为地址置入AR1；然后重新设置二进制开关控制，将数码开关SW0—SW7上的数00H写入RAM第0号单元。依此方法，在存储器10H单元写入数据10H，20H单元写入20H，30H单元写入30H，40H号单元写入40H。共存入5个数据。 使用双端口存储器的左端口，依次读出存储器第00H、10H、20H、30H、40H单元中的内容，观察上述各单元中的内容是否与该单元的地址号相同。请记录数据。注意：总线上禁止两个以上部件同时向总线输出数据。当存储器进行读出操作时，必须关闭SW_BUS三态门！而当向AR1送入地址时，双端口存储器不能被选中。 （3）通过双端口存储器右端口（指令端口），依次把存储器第00H、10H、20H、30H、40H单元中的内容置入指令寄存器IR，观察结果是否与（2）相同，并记录数据。
南京中医药大学虚拟存储器管理实验
实验三虚拟存储管理 实验性质：验证 建议学时：3 实验目的： 存储管理的主要功能之一是合理的分配空间。请求页式管理是一种常用的虚拟存储管理技术。本实验的目的是请求页式存储管理中页面置换算法模拟设计，了解虚拟存储技术的特点，掌握请求页式存储管理的页面置换方法。 预习内容： 阅读教材《计算机操作系统》第四章，掌握存储器管理相关概念和原理。 实验内容： （1）通过随机数产生一个指令序列，共320条指令。指令的地址按下述原则生成： ①50%的指令是顺序执行的； ②25%的指令是均匀分布在前地址部分； ③25%的指令是均匀分布在后地址部分。 具体的实施方法是： ①在[0,319]的指令地址之间随机选取一起点m； ②顺序执行一条指令，即执行地址为m+1的指令； ③在前地址[0,m+1]中随机选取一条指令并执行，该指令的地址为m’； ④顺序执行一条指令，其地址为m’+1； ⑤在后地址[m’+2,319]中随机选取一条指令并执行； ⑥重复上述步骤，直至执行320次指令。 （2）将指令序列变换成页地址流。 设：①页面大小为1K； ②用户内存容量为10块到32块； ③用户虚存容量为32K； 在用户虚存中，按每页存放10条指令排列虚存地址，即320条指令在虚存中的存放方式为： 第0条~第9条指令为第0页（对应的虚存地址为[0，9]）； 第10条~第19条指令为第1页（对应的虚存地址为[10，19]）； …… 第310条~第319条指令为第31页（对应的虚存地址为[310，319]）； 按以上方式，用户指令可组成32页。 （3）计算并输出下述各种算法在不同的内存容量下的缺页率。 ①先进先出的算法（FIFO）； ②最近最少使用算法（LRU）； ③最佳淘汰法（OPT）：先淘汰最不常用的页地址； ④最少访问页面算法（LFU）。 缺页率=（页面失效次数）/（页地址流长度）= 缺页中断次数/ 320 在本实验中，页地址流的长度为320，页面失效次数为每次访问相应指令时，该指令所对应的页不在内存的次数。
通信原理实验一、二实验报告
通信原理 实验一 实 验 报 告 实验日期： 学院： 班级： 学号： 姓名： 指导老师：
实验一数字基带传输系统的MA TLAB仿真 一、实验目的 1、熟悉和掌握常用的用于通信原理时域仿真分析的MATLAB函数； 2、掌握连续时间和离散时间信号的MATLAB产生； 3、牢固掌握冲激函数和阶跃函数等函数的概念，掌握卷积表达式及其物理意义，掌握 卷积的计算方法、卷积的基本性质； 4、掌握利用MATLAB计算卷积的编程方法，并利用所编写的MA TLAB程序验证卷积的 常用基本性质； 5、掌握MATLAB描述通信系统中不同波形的常用方法及有关函数，并学会利用 MATLAB求解系统功率谱，绘制相应曲线。 基本要求：掌握用MATLAB描述连续时间信号和离散时间信号的方法，能够编写 MATLAB程序，实现各种常用信号的MA TLAB实现，并且以图形的方式再现各种信号的波形。 二、实验内容 1、编写MATLAB 程序产生离散随机信号 2、编写MATLAB 程序生成连续时间信号 3、编写MATLAB 程序实现常见特殊信号 三、实验原理 从通信的角度来看，通信的过程就是消息的交换和传递的过程。而从数学的角度来看， 信息从一地传送到另一地的整个过程或者各个环节不外乎是一些码或信号的交换过程。例如 信源压缩编码、纠错编码、AMI编码、扰码等属于码层次上的变换，而基带成形、滤波、调 制等则是信号层次上的处理。码的变换是易于用软件来仿真的。要仿真信号的变换，必须解 决信号与信号系统在软件中表示的问题。 四、实验步骤 （1）分析程序program1_1 每条指令的作用，运行该程序，将结果保存，贴在下面的空白 处。然后修改程序，将dt 改为0.2，并执行修改后的程序，保存图形，看看所得图形的效果 怎样。 dt=0.01 时的信号波形 Sinusoidal signal x(t) -2-1.5-1-0.500.51 1.52 Time t (sec) dt=0.2 时的信号波形
计算机组成原理实验报告二半导体存储器原理实验
半导体存储器原理实验 一、实验目的： 1、掌握静态存储器的工作特性及使用方法。 2、掌握半导体随机存储器如何存储和读取数据。 二、实验要求： 按练习一和练习二的要求完成相应的操作，并填写表2.1各控制端的状态及记录表2.2的写入和读出操作过程。 三、实验方案及步骤： 1、按实验连线图接线，检查正确与否，无误后接通电源。 2、根据存储器的读写原理，按表2.1的要求，将各控制端的状态填入相应的栏中以方便实验的进行。 3、根据实验指导书里面的例子练习，然后按要求做练习一、练习二的实验并记录相关实验结果。 4、比较实验结果和理论值是否一致，如果不一致，就分析原因， 然后重做。 四、实验结果与数据处理： （1）表2.1各控制端的状态
2）练习操作 数据1：（AA）16 =（10101010）2 写入操作过程： 1）写地址操作： ①应设置输入数据的开关状态：将试验仪左下方“ INPUT DEVICE ”中的8位数据开关D7-D0 设置为00000000 即可。 ②应设置有关控制端的开关状态：先在实验仪“SWITCH UNIT ”中打开输入三态门控制端，即SW-B=0 ，打开地址寄存器存数控制信号，即LDAR=1, 关闭片选信号（CE ），写命令信号（WE ）任意，即CE=1,WE=0 或1。 ③应与T3 脉冲配合可将总线上的数据作为地址输入AR 地址寄存器中：按一下微动开关START 即可。 ④应关闭AR 地址寄存器的存数控制信号：LDAR=0 。 2）写内容操作： ①应设置输入数据的开关状态：将试验仪左下方“ INPUT DEVICE ”中的8位数据开关D7-D0 设置为10101010 。 ②应设置有关控制端的开关状态：在实验仪“SWITCH UNIT ”中打开输入三态门控制端， 即SW-B=O,关闭地址寄存器存数控制信号，即LDAR=O，打开片选信号（CE ）和写命令 信号（WE）,即CE=0,WE=1。 ③应与T3 脉冲配合可将总线上的数据写入存储器6116的00000000地址单元中：再按一下 微动开关START 即可。 ④应关闭片选信号和写命令信号：即CE=1,WE=0。 读出操作过程： 1 ）写地址操作：参考写入操作的写地址操作 2）读内容操作： ①关闭输入三态门控制端，即SW-B=1。 ②地址寄存器存数控制信号（LDAR）任意，不过最好关闭，即LDAR=0 ，防止误按脉冲信号存入数据。 ③关闭写命令信号（WE），即WE=0，打开片选信号（CE），即CE=0，不需要T3脉冲，即 不要按微动开关START。此时00000000地址的内容通过“ BUS UNIT ”中数据显示灯B7-B0 显示出来。 数据2：（55）16 =（01010101）2 写入操作过程： 1）写地址操作： ①设置输入数据的开关状态：将试验仪左下方“ INPUT DEVICE ”中的8位数据开关D7-D0 设置为
双端口存储器原理实验
双端口存储器原理实验 Document serial number【UU89WT-UU98YT-UU8CB-UUUT-UUT108】
华中科技大学实验报告实验名称双端口存储器原理实验成绩 实验日期第 2 次试验指导老师陈国平 专业计科班号组别 学生姓名同组学生 一、实验目的 1.了解双端口静态存储器IDT7132的工作特性及其使用方法 2.了解半导体存储器怎样存储和读取数据。 3.了解双端口存储器怎样并行读写，并分析冲突产生的情况。 二、实验电路 图示出了双端口存储器的实验电路图。这里使用一片IDT7132（2048×8位），两个端口的地址输入A8－A10引脚接地，因此实际使用的存储容量为256字节。左端口的数据输出接数据总线DBUS，右端口的数据输出端接指令总线IBUS。 IDT7132有六个控制引脚：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。 CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口的读写操作。CEL#为左端口选择引脚，低电平有效；当CEL#＝1时，禁止对左端口的读、写操作。LR/W#控制对左端口的读写。当LR/W#=1时，左端口进行读操作；LR/W#＝0时，左端口进行写操作。OEL#的作用等同于三态门，当OEL#＝0时，允许左端口读出的数据送到数据总线DBUS上；当OEL#＝1时，禁止左端口的数据放到DBUS。因此，为便于理解，在以后的实验中，我们将OEL#引脚称为
RAM_BUS#。控制右端口的三个引脚与左端口的三个完全类似，这里不再赘述。有两点需要说明： （1）右端口读出的数据（更确切的说法是指令）放到指令总线IBUS上而不是数据总线DBUS，然后送到指令寄存器IR。 （2）所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入，因此我们将右端口处理成一个只读端口，已将RR/W#固定接高电平，OER#固定接地。这两点请同学好好理解。 存储器左端口的地址寄存器AR和右端口的地址寄存器PC都使用2片 74LS163，具有地址递增的功能。同时，PC在以后的实验当中也起到程序计数器的作用。左右端口的数据和左右端口的地址都有特定的显示灯显示。存储器地址和写入数据都由实验台操作板上的二进制开关分时给出。 当LDAR#＝0时，AR在T2时从DBUS接收来自SW7－SW0的地址；当AR＋1＝1时，在T2存储器地址加1。LDAR#和AR＋1不能同时有效。在下一个时钟周期，令CEL#＝0，LR/W#＝0，则在T2的上升沿开始进行写操作，将SW7－SW07设置的数据经DBUS写入存储器。 三、实验任务 1.按图所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然后 接通电源。 2.将二进制数码开关SW7－SW0（SW0为最低位）设置为00H，将其作为存储 器地址置入AR；然后将二进制开关的00H作为数据写入RAM中。用这个 方法，向存储器的10H、20H、30H、40H单元依次写入10H、20H、30H和 40H。